KR20150051824A - 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법 - Google Patents

박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR20150051824A
KR20150051824A KR1020130133831A KR20130133831A KR20150051824A KR 20150051824 A KR20150051824 A KR 20150051824A KR 1020130133831 A KR1020130133831 A KR 1020130133831A KR 20130133831 A KR20130133831 A KR 20130133831A KR 20150051824 A KR20150051824 A KR 20150051824A
Authority
KR
South Korea
Prior art keywords
electrode
gate electrode
contact portion
layer
insulating layer
Prior art date
Application number
KR1020130133831A
Other languages
English (en)
Other versions
KR102227474B1 (ko
Inventor
김정배
김동규
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130133831A priority Critical patent/KR102227474B1/ko
Priority to US14/231,263 priority patent/US9147719B2/en
Publication of KR20150051824A publication Critical patent/KR20150051824A/ko
Application granted granted Critical
Publication of KR102227474B1 publication Critical patent/KR102227474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예는 기판; 이온 불순물이 도핑된 게이트 영역 및 상기 게이트 영역의 좌우측의 미도핑 영역을 포함하는 바텀 게이트 전극; 제1 절연층을 사이에 두고 상기 바텀 게이트 전극 상에 형성되며, 소스 콘택부, 드레인 콘택부 및 산화물 반도체부를 포함하는 활성층; 제2 절연층을 사이에 두고 상기 활성층 상에 형성된 탑 게이트 전극; 및 제3 절연층을 사이에 두고 상기 탑 게이트 전극 상에 형성되며, 상기 소스 콘택부와 접촉하는 소스 전극 및 상기 드레인 콘택부와 접촉하는 드레인 전극; 을 포함하고, 상기 산화물 반도체부는 상기 소스 콘택부 및 드레인 콘택부 사이에 형성되는 박막트랜지스터 어레이 기판을 개시한다.

Description

박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법{Thin film transistor array substrate, organic light-emitting display apparatus and manufacturing of the thin film transistor array substrate}
본 발명의 실시예들은 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조방법에 관한 것이다.
박막트랜지스터 및 커패시터 등과 이들을 연결하는 배선을 포함하는 박막트랜지스터 어레이 기판(thin film transistor array substrate)은 액정 표시 장치나 유기발광표시장치 등의 평판 표시 장치에 널리 사용되고 있다.
박막트랜지스터 어레이 기판을 사용하는 유기발광표시장치는 다수의 게이트 라인 및 데이터 배선이 매트릭스 형태로 배열되어 각 화소를 정의한다. 각각의 화소는 박막트랜지스터와 커패시터 및 이들에 연결된 유기 발광 소자를 포함한다. 유기 발광 소자는 상기 박막트랜지스터와 커패시터로부터 적절한 구동 신호를 인가 받아서 발광하며 원하는 화상을 구현하게 된다.
본 발명은 소자 특성 및 표시 품질이 우수한 발광 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예는 기판; 이온 불순물이 도핑된 게이트 영역 및 상기 게이트 영역의 좌우측의 미도핑 영역을 포함하는 바텀 게이트 전극; 제1 절연층을 사이에 두고 상기 바텀 게이트 전극 상에 형성되며, 소스 콘택부, 드레인 콘택부 및 산화물 반도체부를 포함하는 활성층; 제2 절연층을 사이에 두고 상기 활성층 상에 형성된 탑 게이트 전극; 및 제3 절연층을 사이에 두고 상기 탑 게이트 전극 상에 형성되며, 상기 소스 콘택부와 접촉하는 소스 전극 및 상기 드레인 콘택부와 접촉하는 드레인 전극; 을 포함하고, 상기 산화물 반도체부는 상기 소스 콘택부 및 드레인 콘택부 사이에 형성되는 박막트랜지스터 어레이 기판을 개시한다.
본 실시예에 있어서, 상기 게이트 영역은 상기 소스 콘택부 혹은 드레인 콘택부와 중첩되지 않을 수 있다.
본 실시예에 있어서, 상기 바텀 게이트 전극 및 탑 게이트 전극은 서로 연결될 수 있다.
본 실시예에 있어서, 상기 바텀 게이트 전극은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 절연층 혹은 제2 절연층의 두께는 기준치 이하일 수 있다.
본 실시예에 있어서, 상기 탑 게이트 전극 혹은 제3 절연층의 두께는 기준치 이상일 수 있다.
본 실시예에 있어서, 상기 산화물 반도체부의 길이는 기준치 이하일 수 있다.
본 실시예에 있어서, 상기 산화물 반도체부는 G-I-Z-O, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 혹은 이들의 조합에서 선택된 하나 이상의 산화물를 포함할 수 있다.
본 발명의 다른 실시예는 바텀 게이트 전극, 콘택부와 산화물 반도체부를 포함하는 제1 활성층, 탑 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 구비한 제1 트랜지스터; 상기 바텀 게이트 전극과 동일 층에 동일 재료로 형성된 제2 활성층, 상기 콘택부와 동일 층에 동일 재료로 형성된 게이트 전극, 상기 제1 소스 전극 및 제1 드레인 전극과 동일 층에 동일 재료로 형성된 제2 소스 전극 및 제2 드레인 전극을 구비한 제2 트랜지스터; 화소 전극, 중간층 및 대향 전극을 구비한 발광 소자; 를 포함하고, 상기 산화물 반도체부는 소스 콘택부 및 드레인 콘택부 사이에 형성되고, 상기 바텀 게이트 전극은 상기 소스 콘택부 및 드레인 콘택부와 중첩되지 않는 부분이 도핑된 유기발광표시장치를 개시한다.
본 실시예에 있어서, 상기 바텀 게이트 전극은 실리콘 반도체로 형성되고, 이온 불순물이 도핑된 게이트 영역 및 상기 게이트 영역의 좌우측의 미도핑 영역을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 트랜지스터는 상기 유기발광표시장치의 구동 트랜지스터이고, 상기 제2 트랜지스터는 상기 유기발광표시장치의 구동 트랜지스터일 수 있다.
본 실시예에 있어서, 상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 바텀 게이트 전극의 도핑된 부분과 중첩되지 않을 숭 ㅣㅆ다.
본 실시예에 있어서, 상기 콘택부와 동일 층에 동일 재료로 형성된 제1 전극 및 상기 탑 게이트 전극과 동일 층에 동일 재료로 형성된 제2 전극을 포함하는 커패시터; 를 추가적으로 포함할 수 있다.
본 실시예에 있어서, 상기 커패시터는 상기 제1 소스 전극 및 제1 드레인 전극과 동일 층에 동일 재료로 형성된 제3 전극을 포함할 수 있다.
본 실시예에 있어서, 상기 바텀 게이트 전극은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 트랜지스터는 상기 탑 게이트 전극과 동일 층에 동일 재료로 형성된 보조 게이트 전극을 포함할 수 있다.
본 발명의 다른 실시예는, 기판 상에 실리콘층을 형성한 후 패터닝하여 바텀 게이트 전극을 형성함; 제1 절연층을 형성하고, 상기 제1 절연층 상에 제1 도전층을 형성한 후 패터닝하여 소스 콘택부 및 드레인 콘택부를 형성함; 상기 소스 콘택부 및 드레인 콘택부를 마스크로 하여 상기 바텀 게이트 전극에 이온 불순물을 도핑함; 산화물 반도체층을 형성한 후 패터닝하여 상기 소스 콘택부 및 드레인 콘택부 사이의 공간에 산화물 반도체부를 형성함; 제2 절연층을 형성하고, 상기 제2 절연층 상에 탑 게이트 전극을 형성함; 제3 절연층을 형성하고, 상기 제2 절연층 및 제3 절연층에 형성된 콘택홀을 통해 상기 소스 콘택부에 접하는 소스 전극 및 상기 드레인 콘택부에 접하는 드레인 전극을 형성함; 을 포함하는 박막트랜지스터 어레이 기판의 제조 방법을 개시한다.
상기와 같은 본 실시예에 따른 박막트랜지스터 기판, 표시 장치 및 박막트랜지스터 어레이 기판의제조 방법에 따르면 박막트랜지스터의 기생 커패시턴스를 저감하고, 온 커런트(on-current)를 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치(1)를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 하나의 화소를 구성하는 등가 회로를 예시한 도면이다.
도 3a및 도 3b는 본 발명의 비교예를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 단면도를 간략히 나타낸 도면이다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 제조 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른 유기발광표시장치(1)의 단면을 나타낸 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 유기발광표시장치(1)의 단면을 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치(1)를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 유기발광표시장치(1)의 기판(10) 상에는 복수의 화소(P)가 포함되어 화상을 표시하는 표시 영역(DA)이 구비된다. 표시 영역(DA)은 밀봉 라인(SL) 내부에 형성되고, 밀봉 라인(SL)을 따라 표시 영역(DA)을 봉지하는 봉지 부재(미도시)가 구비된다. 표시 영역(DA)에는 박막트랜지스터 및 유기 발광 소자가 복수개의 화소(P)를 구성하여 배열되어 있다.
도 2는 본 발명의 일 실시예에 따른 하나의 화소를 구성하는 등가 회로를 예시한 도면이다.
복수개의 화소(P)는 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 저장 캐패시터(Cst) 및 발광 소자(OLED)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 스캔 라인(Sn)의 신호가 활성화되면, 스위칭 트랜지스터(M1)를 통해서 데이터 배선(Dm)의 전압 레벨이 저장 커패시터(Cst)에 저장된다. 구동 트랜지스터(M2)는 저장 커패시터(Cst)에 저장된 전압 레벨에 의해 결정되는 게이트-소스 간 전압(Vgs) 에 따라 발광 전류(IOLED)를 생성하여 발광 소자(OLED)에 출력한다. 본 발명의 일 실시예에 의하면, 발광 소자(OLED)는 유기 발광 다이오드일 수 있다.
발광 소자(OLED)를 구동하기 위해서는 주어진 한 프레임의 시간 동안 스캔 라인(Sn)에 인가되는 게이트 신호에 의해 스위칭 트랜지스터(M1)가 순차적으로 ON/OFF 되어야 하고, 스위칭 트랜지스터(M1)가 ON 되어 있는 시간 동안 데이터 라인(Dn)에 인가되는 데이터 전압을 구동 트랜지스터(M2)에 연결된 저장 커패시터(Cst)에 저장할 수 있어야 한다. 스위칭 트랜지스터(M1) 및 구동 트랜지스터(M2)는 박막트랜지스터(thin film transistor)로 구비될 수 있다.
그러나, 유기발광표시장치(1)의 해상도 및 사이즈가 증가함에 따라 스캔 라인(Sn)의 전압 강하로 인해 주어진 시간 안에 복수개의 화소(P)에 존재하는 스위칭 트랜지스터(M1)들의 일괄적인 ON/OFF가 불가능할 수 있다. 이를 개선하기 위해, 스캔 라인(Sn)과 같은 배선들의 저항을 줄이기 위해 고전도성 배선을 사용하거나 배선의 두께를 증가시킬 수 있다. 또한, 오버랩되는 배선들 간에 발생하는 기생 커패시턴스(parasitic capacitance)을 줄이기 위해 절연체의 두께를 증가시키거나, 배선에 연결된 박막트랜지스터의 기생 커패시턴스를 감소시킬 필요가 있다.
도 3(a) 및 도 3(b)는 기존의 박막트랜지스터를 예시한 도면이다. 도 3(a) 및 도 3(b)의 비교예에서, 본 발명의 일 실시예와 비교를 위해 필수적이지 않은 항목은 설명이 생략될 수 있다.
도 3(a)는 제1 비교예에 따른 박막트랜지스터를 도시하고 있다.
도 3(a)의 탑-게이트 구조의 박막트랜지스터는 활성층으로 단일 실리콘 활성층(312)을 구비한다. 실리콘 활성층(312)은 비정질 실리콘 또는 결정질 실리콘을 포함하는 반도체로 형성될 수 있다. 실리콘 활성층(312)은 가운데의 채널 영역(LT)과, 채널 영역의 외측에 이온 불순물이 도핑된 도핑 영역(L1)을 포함할 수 있다. 이때, 도핑 영역(L1)은 소스 영역(좌측 L1) 및 드레인 영역(우측 L1)을 포함하고, 도핑 영역(L1)에는 상부의 게이트 전극(314)을 마스크로 하여 N+ 또는 P+ 이온 불순물이 도핑되므로 전도도가 증가될 수 있다.
실리콘 활성층(312)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 실리콘 활성층(312)의 도핑 영역(L1)은 제1 절연층(113) 및 제2 절연층(116)에 형성된 콘택홀을 통해 소스 전극(319a) 및 드레인 전극(319b)과 접촉된다.
실리콘 활성층(312)은 전자 이동도가 우수하지만, 고전압에서 누설 전류가 발생하여 박막트랜지스터의 구동 시 저장 캐패시터(Cst)에 저장된 전압이 변화 혹은 감소될 수 있다. 따라서, 전압의 변화를 방지하기 위해 저장 캐패시터(Cst)의 사이즈를 증가시킬 필요가 있으나, 이는 한정된 유기발광표시장치(1)의 공간에서 개구율의 감소를 가져와 유기발광표시장치(1)의 수명을 감소시키고 구동 전압의 증가로 인하여 소비 전력이 감소된다. 따라서, 누설 전류의 발생을 억제하기 위하여 전자 이동도는 낮지만 누설 전류 억제 특성이 우수한 산화물 반도체를 스위칭 트랜지스터의 활성층으로 사용할 수 있다.
도 3(b)는 제2 비교예에 따른 박막트랜지스터를 도시하고 있다.
도 4(b)의 박막트랜지스터는 버퍼층(111) 상에 게이트 전극(322)이 형성된다. 또한, 제1 절연층(113)을 사이에 두고 게이트 전극(322) 상부에 산화물 활성층(324)이 구비된다.
산화물 활성층(324)은 산화물 반도체를 포함할 수 있다. 예를 들어 산화물 활성층(324)은 G-I-Z-O[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)를 포함할 수 있으며, 이외에도 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
산화물 활성층(324)은 상에 제2 절연층(116)이 구비되고, 제2 절연층(116)에 형성된 컨택홀을 통해 소스 전극(329a) 및 드레인 전극(329b)과 산화물 활성층(324)이 접촉된다. 도 4(b)의 실시예에서, 제2 절연층(116)은 소스 전극(329a) 및 드레인 전극(329b)의 패터닝 시 산화물 활성층(324)을 보호하기 위한 에지 스탑층(etch stop layer)으로 역할할 수 있다.
제3 트랜지스터(32)는 박막트랜지스터의 구조 상 게이트 전극(322)과 소스 전극(329a), 드레인 전극(329b)이 절연층을 사이에 두고 중첩되는 오버랩 영역(Lov)이 존재한다. 오버랩 영역(Lov)의 게이트 전극(322)과 소스 전극(329a), 드레인 전극(329b)은 각각 커패시터로 작용하여 기생 커패시턴스를 발생시키므로, 유기발광표시장치(1)의 구동 시 전압 강하(RC load)의 원인이 된다. 도 4 (b)에서 볼 수 있듯이, 바텀게이트 타입의 박막트랜지스터 구조에서 제3 트랜지스터(32)가 ON 상태일 때 산화물 활성층(324)은 도체로 작용하여 게이트 전극(322)-제1 절연층(113)-산화물 활성층(324)이 커패시터를 형성하며, OFF 상태일 때 게이트 전극(322)-제1 절연층(113)-산화물 활성층(324)-제2 절연층(116)-소스, 드레인 전극(326a, 329b)이 커패시터를 형성하여 기생 커패시턴스가 발생한다.
따라서, 도 2에 도시된 박막트랜지스터가 도 3b의 산화물 트랜지스터인 경우, 박막트랜지스터가 ON 일 때와 OFF 일 때 기생 커패시턴스로 인해 구동 시 배선에 연결된 저항(레지스턴스)의 값이 증가하며, 대면적 고해상도 디스플레이의 경우 저항과 기생 커패시턴스에 의한 신호 지연으로 인하여 짧은 시간에 스위칭 트랜지스터(Cst)의 ON/OFF가 불가능할 수 있다. 또한, 데이터 라인(Dm)의 신호 전압을 구동 트랜지스터에 연결된 저장 커패시터(Cst)에 저장할 때도 데이터 신호선의 저항 및 기생 커패시턴스에 의한 신호 지연으로 데이터 전압을 충전할 시간이 부족할 수 있다.
기생 커패시턴스를 감소시키기 위해 제1 절연층(113)의 두께를 증가시키는 경우 박막트랜지스터의 ON 상태의 전류가 감소하여, 스위칭 트랜지스터(M2)에 연결된 화소 회로(P)에 사용되는 저장 커패시터(Cst)를 빠른 시간에 충전시킬 수 없다. 또한, 신호 지연을 감소시키기 위해 게이트 전극(322) 등 신호 배선의 두께를 증가시킬 수 있지만, 단차에 의한 단락을 방지하기 위해 제1 절연층(113)의 두께를 증가시켜야 하므로 도 3b의 산화물 트랜지스터의 전류 구동 능력이 감소하고 저장 커패시터(Cst)의 충전 시간이 길어진다.
즉, 기생 저항을 감소시키기 위해 금속 배선(게이트 전극, 소스 전극, 드레인 전극)의 두께를 증가시켜 저항을 감소시킬 수 있지만, 도 3b를 참고할 때 게이트 전극(322)의 두께를 증가시키는 경우 단차에 의한 쇼트(short)를 막기 위해 제1 절연층(113)의 두께를 증가시켜야 한다. 이 경우 도 3b의 산화물 트랜지스터의 전류 구동 능력이 감소하여 저장 커패시터를 충전하는 시간이 길어지게 되어 고해상도 대면적 구동이 어려워진다.
산화물 활성층(324)을 사용하는 박막트랜지스터의 경우, 상술한 오버랩에 의한 기생 커패시턴스를 저감시키기 위해 도 3a와 같은 탑게이트 구조의 박막 트랜지스터를 사용할 수도 있다. 즉, 도 3a의 실리콘 활성층(312) 대신 산화물 활성층을 사용할 수 있다. 이와 같은 경우, 게이트 전극을 마스크로 하여 채널 영역(LT)을 제외한 나머지 부분을 도핑 처리하여 도핑 영역(L1)의 저항을 감소시키고 전도성을 증가시킬 수 있다. 그러나, 이와 같은 구조의 박막트랜지스터는 실리콘 활성층(324)을 갖는 트랜지스터와는 달리 도핑을 통해 소스 영역(L1) 및 드레인 영역(L2)의 저항을 낮추는 것이 쉽지 않고, 전도성을 증가시키기 위해 이온 도핑을 수해하였을 때 박막트랜지스터의 특성 편차가 생기거나 신뢰성이 감소할 수 있다.
추가적으로, 도 3b와 같은 산화물 활성층 박막 트랜지스터는, 공정상의 문제로 인해 채널 길이(LT)를 기준치 이상 감소시키지 못한다. 따라서, 유기발광표시장치(1)에서 박막트랜지스터가 차지하는 영역이 증가하고, 이는 개구율의 감소로 인해 대면적 구동이 어려워지는 원인으로 작용할 수 있다.
따라서, 본 발명의 일 실시예에 따른 유기발광표시장치(1)는 도 3a 및 도 3b의 비교예에 의한 박막트랜지스터보다 기생 커패시턴스가 감소하고, ON 상태 시 박막트랜지스터에 흐르는 전류가 능가하며, OFF 상태 시 누설 전류가 저감되는 박막트랜지스터를 사용하므로 대면적 구동이 가능한 특징을 가진다.
도 4는 본 발명의 일 실시예에 따른 유기발광표시장치의 단면의 일 예를 나타낸 도면이다.
본 발명의 일 실시예에 따른 유기발광표시장치(1)의 단면은 픽셀 영역(PXL)에 발광 소자(25), 제1 트랜지스터 영역(TR1)에 제1 트랜지스터(21), 제2 트랜지스터 영역(TR2)에 제2 트랜지스터(22), 커패시터 영역(CAP)에 커패시터(23)를 포함한다. 도 4의 실시예에 따르면, 제1 트랜지스터(21)는 구동 트랜지스터(M2)로 동작하고, 제2 트랜지스터(22)는 스위칭 트랜지스터(M1)으로 등작하며, 커패시터(23)는 저장 커패시터(Cst)로 동작할 수 있다.
먼저, 본 발명의 일 실시예에 따른 제1 트랜지스터(21)는 기판(110) 및 버퍼층(111) 상에 형성되며, 바텀 게이트 전극(212), 제1 절연층(113), 활성층(214a, 214b, 215), 제2 절연층(116), 탑 게이트 전극(217), 제3 절연층(118), 소스 전극(219a) 및 드레인 전극(219b)을 포함한다.
기판(110)은 유리 기판뿐만 아니라, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판으로 구비될 수 있다.
기판(110)의 상부에 평활한 면을 형성하고 불순 원소가 침투하는 것을 차단하기 위한 버퍼층(111)이 더 구비될 수 있다. 버퍼층(111)은 실리콘질화물 및/또는 실리콘산화물 등으로 단층 또는 복수층으로 형성될 수 있다.
버퍼층(111) 상에 바텀 게이트 전극(212)이 구비된다. 바텀 게이트 전극(212)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함한다. 이때, 바텀 게이트 전극(212)은 N+ 또는 P+ 이온 불순물이 도핑된 게이트 영역(212c)과 도핑되지 않은 미도핑 영역(212a, 212b)를 포함한다. 좌측의 미도핑 영역(212a)은 소스 콘택부(214a)와 중첩되는 영역이고, 우측의 미도핑 영역(212b)은 드레인 콘택부(214b)와 중첩되는 영역이다.
게이트 영역(212c)은 이온 불순물이 도핑되어 전도도가 증가하므로 전자 이동도(mobility)가 우수하며, 바텀 게이트로서 동작한다. 또한, 미도핑 영역(212a, 212b)은 금속인 소스 콘택부(214a) 혹은 드레인 콘택부(214b)와 중첩되지 않으므로, 기생 커패시터가 발생하지 않는다.
바텀 게이트 전극(212) 상에는 제1 절연층(113)이 구비된다. 제1 절연층(113)은 단층 또는 복수층의 무기 절연층으로 구비되고, 제1 절연층(113)을 형성하는 무기 절연층으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함될 수 있다.
제1 절연층(113) 상에는 활성층(214a, 214b, 215)이 구비된다. 활성층(214a, 214b, 215)은 소스 콘택부(214a), 드레인 콘택부(214b) 및 산화물 반도체부(215)를 포함하다. 산화물 반도체부(215)는 소스 콘택부(214a)와 드레인 콘택부(214b) 사이의 공간에 위치할 수 있다.
소스 콘택부(214a) 및 드레인 콘택부(214b)는 전도도가 높은 물질로 형성되며, 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 복수층으로 형성될 수 있다. 소스 콘택부(214a) 및 드레인 콘택부(214b)는 각각 소스 전극(219a) 및 드레인 전극(219b)과 콘택홀을 통해 연결된다.
소스 콘택부(214a)와 드레인 콘택부(214b) 사이의 공간에 위치하는 산화물 반도체부(215)는 산화물 반도체를 포함할 수 있다. 예를 들어 산화물 반도체부(215)는 G-I-Z-O[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)를 포함할 수 있으며, 이외에도 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다. 산화물 반도체부(215)는 제1 트랜지스터(21)의 채널 영역을 형성한다.
제1 트랜지스터(21)에는 소스 콘택부(214a)와 드레인 콘택부(214b) 사이의 공간에 형성된 산화물 반도체부(215)가 박막트랜지스터의 채널로 사용되고, 소스 콘택부(214a)와 드레인 콘택부(214b)가 산화물 반도체부(215) 이전에 먼저 형성이 되므로 공정시 채널 길이를 5um ~ 7 um까지 감소가 가능하다. 따라서 트랜지스터의 사이즈가 감소됨에 따라 트랜지스터 채널에 의해 형성되는 커패시터가 감소되고 채널 길이(length)의 감소로 트랜지스터 채널 저항이 감소하여 온-커런트(on-current)가 증가되어 스위칭 소자로 사용시 저항과 커패서터의 감소 효과로 고속 구동이 가능하게 한다.
활성층(217a, 217b, 215) 상에 제2 절연층(116)이 구비된다. 제2 절연층(116)은 단층 또는 복수층의 무기 절연층으로 구비되고, 제1 절연층(113)을 형성하는 무기 절연층으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함될 수 있다.
본 발명의 일 실시예에 제1 절연층(113) 혹은 제2 절연층(116)의 두께는 기존의 박막 트랜지스터보다 감소할 수 있다. 기존의 박막트랜지스터들은 기생 커패시턴스가 발생하는 문제로 인해 제1 절연층(113) 혹은 제2 절연층(114)의 두께를 일정 이상 감소시키기 어려웠다. 그러나, 기생 커패시턴스를 줄이기 위해 제1 절연층(113) 혹은 제2 절연층(116)의 두께를 증가시키는 경우, 박막트랜지스터의 구동시 흐르는 전류값인 온-커런트(on-current)가 감소하는 문제점이 있었다. 그러나 본 발명의 일 실시예에 따르면, 바텀 게이트 전극(212)은 전도체와 중첩되지 않는 영역인 게이트 영역(212c)만 도핑되어 전도체로 작동하므로 기생 커패시턴스의 문제를 해결할 수 있으므로, 제1 절연층(113) 혹은 제2 절연층(116)의 두께를 감소시킬 수 있다.
따라서, 얇은 제1 절연층(113) 혹은 제2 절연층(116)을 사용함으로써 적은 면적의 박막트랜지스터에서도 고용량 전류를 형성할 수 있으며, 유기발광표시장치(1)에서 박막트랜지스터가 차지하는 면적이 줄어들어 대면적 디스플레이 구동 시 문제되는 RC 지연(RC delay) 현상이 경감되어 유기발광표시장치(1)의 고속 구동이 가능하다. 추가적으로, 대면적 고해상도 디스플레이를 형성할 때 박막트랜지스터 면적의 감소가 가능하므로 개구율이 증가되고, 개구율 향상에 따른 구동전압의 감소 및 유기발광표시장치(1) 수명의 증가를 기대할 수 있다.
제2 절연층(116) 상에 탑 게이트 전극(217)이 구비된다. 탑 게이트 전극(217)은, 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 복수층으로 형성될 수 있다. 도 4에는 도시되어 있지 않지만, 탑 게이트 전극(217)은 바텀 게이트 전극(212)과 연결되어 이중 배선을 형성할 수 있으며, 바텀 게이트 전극(212)과 동일한 신호가 인가될 수 있다. 탑 게이트 전극(217)은 저항을 줄이기 위해 두껍게 형성될 수 있다.
본 발명의 일 실시예에 의하면, 고 저항 바텀 게이트 전극(212) 외에도 저 저항 탑 게이트 전극(217)을 추가로 구비함으로써 실리콘 물질로 형성된 바텀 게이트 전극(212)만으로 배선을 형성할 때 발생될 수 있는 저항 문제를 해결할 수 있다. 또한, 고 저항 실리콘 물질로 형성된 바텀 게이트 전극(212)에 인가된 전압에 의해 일단 전자가 주입되면 추가로 형성된 저저항 탑 게이트 전극(217)에 인가된 전압에 의해 채널에 더 많은 전자의 주입이 가능하여 전류를 증가시키고 고속 구동을 가능하게 한다.
도 3a와 같은 구조를 갖는 탑게이트 산화물 트랜지스터에서는 게이트 전극(314)과 소스 전극(319a), 드레인 전극(319b) 사이에 오버랩이 없으므로 기생캡은 감소하지만 소스 전극(319a), 드레인 전극(319b) 컨택 영역과 게이트 전극(314) 아래의 채널 사이의 영역에서 게이트 전압이 인가되지 않아서 산화물 채널의 저항이 상당히 크므로 온-커런트가 감소하게 된다. 또한, 도 3b의 산화물 박막트랜지스터에서는 바텀 게이트 전극(322)만을 사용할 때 발생하는 컨택 저항(소스 전극(329a), 드레인 전극(329b)과 활성층(324)과의 컨택 저항)에 의해 온-커런트 감소 현상이 발생할 수 있다.
그러나, 본 발명의 일 실시예에 따른 도 4와 같은 제1 트랜지스터(21) 구조에서는 바텀 게이트 전극(212)과 동시에 탑 게이트 전극(217)을 사용하므로 컨택 저항이 감소하여 기존의 박막트랜지스터와 비교할 때 온-커런트가 증가하여 대면적 고해상도 디스플레이의 고속 구동이 가능하다.
탑 게이트 전극(217) 상에 제3 절연층(118)이 구비된다. 제3 절연층(118)은 단층 또는 복수층의 무기 절연층으로 구비되고, 제2 절연층(116)을 형성하는 무기 절연층으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함될 수 있다.
본 발명의 일 실시예에 따르면, 제3 절연층(118)은 제1 절연층(113) 혹은 제2 절연층(116)보다 두껍게 형성될 수 있다. 제3 절연층(118)은 탑 게이트 전극(217) 상에 위치하므로 박막트랜지스터의 구동시 전류에 영향을 미치지 않고 두껍게 형성하여 기생 커패시턴스를 최소화 할 수 있다. 또한, 상술한 바와 같이 탑 게이트 전극(217)을 두껍게 형성할 경우 단차 현상을 방지하기 위해 제3 절연층(118)이 두껍게 형성될 수 있다.
제3 절연층(118) 상에는 소스 전극(219a) 및 드레인 전극(219b)이 구비된다. 소스 전극(219a) 및 드레인 전극(219b)은 제3 절연층(118) 및 제2 절연층(116)에 구비된 콘택홀을 통해 각각 소스 콘택부(214a) 및 드레인 콘택부(214b)에 연결된다.
소스 전극(219a) 및 드레인 전극(219b)은, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
본 발명의 일 실시예에 따른 제1 트랜지스터(21)와 같이 바텀 게이트 전극(212)의 게이트 영역(212c)에만 N+ 혹은 P+ 이온 불순물을 도핑하는 경우, 게이트 영역(212c)은 전자 이동도가 높고, 미도핑 영역(212a, 212b)은 절연체로 작용하므로, 게이트 전극과 소스 콘택부(214a) 및 드레인 콘택부(214b)는 영역은 기생 커패시턴스를 형성하지 않는다.
또한, 제1 트랜지스터(21)는 소스 콘택부(214a) 및 드레인 콘택부(214b)를 전도성이 높은 도전체로 형성함으로써 소스 전극(219a) 및 드레인 전극(219b)과 채널 영역으로 동작하는 산화물 반도체부(215) 사이의 저항을 감소시켜 제1 트랜지스터(21)의 온-커런트를 증가시킬 수 있다. 즉, 산화물 반도체에 이온 불순물을 도핑하는 경우보다 전도도를 개선하는 동시에 소자 신뢰성을 향상시킬 수 있다.
또한, 제1 트랜지스터(21)는 채널 영역에 산화물 반도체부(215)가 존재하므로, 채널 영역에 실리콘만 구비되는 경우보다 박막트랜지스터가 OFF 되었을 때의 누설 전류가 억제될 수 있다.
제2 트랜지스터 영역(TR2)에 위치하는 제2 트랜지스터(22)는 활성층(222), 게이트 전극(224), 보조 게이트 전극(227), 소스 전극(229a) 및 드레인 전극(229b)을 포함한다. 또한, 제2 트랜지스터 영역(TR2)에 위치한 기판(110), 버퍼층(111), 제1 절연층(113), 제2 절연층(116) 및 제3 절연층(118)의 설명은 상술한 제1 트랜지스터(21)에서 설명한 바와 동일하다.
제2 트랜지스터(22)의 활성층(222)은 제1 트랜지스터(21)의 바텀 게이트 전극(212)과 마찬가지로 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함한다. 활성층(222)은 N+ 또는 P+ 이온 불순물이 도핑된 소스 영역(222a) 및 드레인 영역(222b)과 도핑되지 않은 채널 영역(222c)을 포함한다.
제2 트랜지스터(22)의 게이트 전극(224)은 상술한 제1 트랜지스터(21)의 소스 콘택부(214a) 및 드레인 콘택부(214b)와 동일층에 동일 물질로 형성된다. 또한, 보조 게이트 전극(227)은 제1 트랜지스터(21)의 탑 게이트 전극(217)과 동일층에 동일 물질로 형성된다.
본 발명의 일 실시예에 의하면, 제2 트랜지스터(22)는 도 3a의 비교예에 의한 박막 트랜지스터와 비교할 때 보조 게이트 전극(227)을 추가로 구비한다. 보조 게이트 전극(227)은, 비록 도 4에는 도시되어 있지 않지만, 게이트 전극(224)과 연결되어 이중 배선을 형성함으로써 저항값을 감소시킬 수 있다. 혹은, 본 발명의 다른 일 실시예에 의하면 제2 트랜지스터(22)에 보조 게이트 전극(227)이 형성되지 않을 수 있다.
제2 트랜지스터(22)의 소스 전극(229a) 및 드레인 전극(229b)은 제1 트랜지스터(21)의 소스 전극(219a) 및 드레인 전극(219b)과 동일층에 동일 물질로 형성된다.
커패시터 영역(CAP)에는 커패시터(23)가 위치한다. 커패시터(23)는 제1 전극(234), 제2 전극(237) 및 제3 전극(239)을 포함한다. 제1 전극(234)은 제1 트랜지스터(21)의 소스 콘택부(214a) 및 드레인 콘택부(214b)와 동일층에 동일 물질로 형성된다. 제2 전극(237)은 제1 트랜지스터(21)의 탑 게이트 전극(217)과 동일층에 동일 물질로 형성된다. 또한, 제3 전극(239)은 제1 트랜지스터(21)의 소스 전극(219a) 및 드레인 전극(219b)과 동일층에 동일 물질로 형성된다.
본 발명의 일 실시예에 따르면, 제2 절연층(116)의 두께는 기존의 박막 트랜지스터보다 두께보다 얇을 수 있으며, 따라서 제1 전극(234) 및 제2 전극(237)이 형성하는 커패시터의 정전 용량의 크기는 증가할 수 있다. 따라서 대면적 고해상도 디스플레이를 형성할 때 커패시터 영역(CAP)의 감소가 가능하므로 개구율이 증가되고, 개구율 향상에 따른 구동전압의 감소 및 유기발광표시장치(1) 수명의 증가를 기대할 수 있다.
픽셀 영역(PXL)에는 발광 소자(25)가 위치하며, 발광 소자(25)는 화소 전극(251), 중간층(252) 및 대향 전극(253)을 포함할 수 있다.
발광 소자(25)는 평탄화층(119) 상에 형성된다. 평탄화층(119)은 유기 절연층으로 형성하여 평탄화막으로도 기능할 수 있다. 유기 절연층으로는 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 사용될 수 있다.
화소 전극(251)은 평탄화층(119)에 형성된 콘택홀을 통해 소스 전극(219a) 혹은 드레인 전극(219b)과 접촉한다. 배면 발광형인 경우 화소 전극(251)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 혹은, 화소 전극(251)은 투명 도전성 산화물층/반투과 금속층/투명 도전성 산화물층으로 구성된 3중 구조로 구비될 수 있다.
전면 발광형인 경우 화소 전극(251)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 마그네슘(Mg) 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO) 혹은 알루미늄징크옥사이드(AZO)를 형성할 수 있다.
화소 전극(251) 상에는 화소 정의막(120)이 형성된다. 화소 정의막(120)은 화소의 영역을 정의하는 막(pixel define layer)의 역할을 하는 것으로, 예를 들어, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기 절연층으로 형성될 수 있다.
중간층(252)은 적색, 녹색 또는 청색 광을 방출하는 유기 발광층을 포함하며, 유기 발광층은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 유기 발광층이 저분자 유기물로 형성된 저분자 유기층인 경우에는 유기 발광층을 중심으로 화소 전극(251)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer:HIL)등이 위치하고, 대향 전극(253)의 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer:EIL) 등이 적층된다. 물론, 이들 홀 주입층, 홀 수송층, 전자 수송층, 전자 주입층 외에도 다양한 층들이 필요에 따라 적층되어 형성될 수 있다.
한편, 상술한 실시예에서는 각 화소 별로 별도의 유기 발광층이 형성된 경우를 예로 설명하였다. 이 경우에는 화소 별로 적색, 녹색 및 청색의 광을 각각 방출할 수 있으며, 적색, 녹색 및 청색의 광을 방출하는 화소 그룹이 하나의 단위 화소를 이룰 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 유기 발광층이 화소 전체에 공통으로 형성될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층이 수직으로 적층되거나 혼합되어 형성되어 백색광을 방출할 수 있다. 물론, 백색광을 방출하기 위한 색의 조합은 상술한 바에 한정되지 않는다. 한편, 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러필터가 별도로 구비될 수 있다.
중간층(252) 상에는 화소 전극(251)과 대향하는 대향 전극(253)이 구비된다. 대향 전극(253)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 유기 발광막을 향하도록 얇게 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 도전성 산화물로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극(251) 및 대향 전극(253)으로 전도성 폴리머 등 유기물을 사용할 수도 있다.
이하, 도 5a 내지 도 5f를 참조하여 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 제조 방법을 설명한다.
도 5a는 본 실시예에 따른 유기발광표시장치(1)의 제1 마스크 공정을 개략적으로 도시한 단면도이다.
도 5a를 참조하면, 기판(110) 상에 버퍼층(111)을 형성하고, 버퍼층(111) 상에 실리콘 반도체층(미도시)을 형성한 후, 실리콘 반도체층(미도시)을 패터닝하여 제1 트랜지스터(21)의 바텀 게이트 전극(212) 및 제2 트랜지스터(22)의 활성층(222)을 형성한다.
상기 도면에는 도시되어 있지 않지만, 반도체층(미도시) 상에 포토레지스터(미도시)가 도포된 후, 제1 포토마스크(미도시)를 이용한 포토리소그라피 공정에 의해 반도체층(미도시)을 패터닝하여, 전술한 바텀 게이트 전극(212) 및 활성층(222)이 형성된다. 포토리소그라피에 의한 제1 마스크 공정은 제1 포토마스크(미도시)에 노광 장치(미도시)로 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거쳐 진행된다.
실리콘 반도체층(미도시)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
실리콘 반도체층(미도시)이 비정질 실리콘인 경우, ELA법과 같은 결정화 공정을 제거할 수 있으므로 디스플레이 제작시 공정 과정의 단순화와 비용 절감이 가능하다.
도 5b는 본 실시예에 따른 유기발광표시장치(1)의 제2 마스크 공정을 개략적으로 도시한 단면도이다.
도 5a의 제1 마스크 공정의 결과물 상에 제1 절연층(113)을 형성한 후, 제1 금속층(미도시)을 형성한 후 패터닝하여 제1 트랜지스터(21)의 소스 콘택부(214a) 및 드레인 콘택부(214b), 제2 트랜지스터(22)의 게이트 전극(224), 커패시터(23)의 제1 전극(234)을 형성한다. 제1 절연층(113)은 기존의 박막 트랜지스터의 게이트 절연층보다 얇게 형성될 수 있다. 이때, 소스 콘택부(214a) 및 드레인 콘택부(214b)는 후술할 소스 전극(219a) 및 드레인 전극(219b)과 중첩되는 영역으로 패터닝 될 수 있다.
제1 금속층(미도시)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
상기와 같은 구조물 위에 이온 불순물이 도핑 된다. 이온 불순물은 N+ 또는 P+ 이온을 도핑할 수 있는데, 1×1015 atoms/㎠ 이상의 농도로 바텀 게이트 전극(212) 및 활성층(222)을 타겟으로 하여 도핑한다.
소스 콘택부(214a), 드레인 콘택부(214b) 및 게이트 전극(224)을 셀프-얼라인(self-align) 마스크로 사용하여 바텀 게이트 전극(212), 활성층(222)에 이온 불순물을 도핑함으로써 제1 트랜지스터(21)의 게이트 영역(212c) 및 제2 트랜지스터(22)의 소스 영역(222a), 드레인 영역(222b)은 전자 이동도가 증가한다. 제2 트랜지스터(22)에서 소스 영역(222a), 드레인 영역(222b)을 제외한 나머지 영역은 채널 영역(222c)이 된다.
도핑되지 않은 제1 트랜지스터(21)의 미도핑 영역(212a, 212b) 및 제2 트랜지스터(22)의 소스 영역(222a), 드레인 영역(222b)은 전자 이동도가 낮으므로 기생 커패시터를 형성하지 않는다.
도 5c는 본 실시예에 따른 유기발광표시장치(1)의 제3 마스크 공정을 개략적으로 도시한 단면도이다.
제2 마스크 공정의 결과물 상에 산화물 반도체층(미도시)을 형성한 후, 산화물 반도체층(미도시)을 패터닝하여 제1 트랜지스터(21)의 산화물 반도체부(215)를 형성한다. 산화물 반도체부(215)는 소스 콘택부(214a)와 드레인 콘택부(214b)의 사이 공간에 위치하며, 도 5c에서 볼 수 있는 바와 같이 소스 콘택부(214a) 및 드레인 콘택부(214b)와 일부 중첩되도록 형성될 수 있다.
산화물 반도체부(215)는 산화물 반도체로 형성될 수 있다. 예를 들어 반도체층(미도시)은 G-I-Z-O[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)를 포함할 수 있으며, 이외에도 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
도 5d는 본 실시예에 따른 유기발광표시장치(1)의 제4 마스크 공정을 개략적으로 도시한 단면도이다.
도 5c의 제3 마스크 공정의 결과물 상에 제2 절연층(116)을 형성하고, 제2 절연층(116) 상에 제2 금속층(미도시)을 적층한 후 이를 패터닝한다. 제2 절연층(116)은 기존의 박막 트랜지스터의 게이트 절연층보다 얇게 형성될 수 있다. 이때, 제2 금속층(미도시)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
패터닝 결과, 제1 절연층(113) 상에 제1 트랜지스터(21)의 탑 게이트 전극(217) 및 제2 트랜지스터(22)의 보조 게이트 전극(227), 커패시터(23)의 제2 전극(237)이 형성된다.
도 5e는 본 실시예에 따른 유기발광표시장치(1)의 제5 마스크 공정을 개략적으로 도시한 단면도이다.
도 5e의 제4 마스크 공정의 결과물 상에 제3 절연층(118)을 형성하고, 제3 절연층(118)을 패터닝하여 소스 콘택부(214a) 및 드레인 콘택부(214b)를 노출시키는 개구를 형성한다.
도 5f는 본 실시예에 따른 유기발광표시장치(1)의 제6 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 5f를 참조하면, 도 5e의 제5 마스크 공정의 결과물 상에 제3 금속층(미도시)을 형성하고, 제2 금속층(미도시)을 패터닝하여 제1 트랜지스터(21)의 소스 전극(219a)과 드레인 전극(219b), 제2 트랜지스터(22)의 소스 전극(229a)과 드레인 전극(229b), 커패시터(23)의 제3 전극(239)을 동시에 형성한다.
제2 금속층(미도시)은 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 유기발광표시장치(1)의 단면을 나타낸 도면이다.
도 6은 배면 발광 유기발광표시장치(1)의 단면 구조로서, 도 4의 실시예의 변형예이다. 도 6의 실시예에서 도 4 및 도 5의 실시예와 동일한 도면 부호는 동일한 구성을 나타낼 수 있다. 도 6의 실시예는 도 4의 실시예와 달리 탑 게이트 전극(217), 보조 게이트 전극(227) 및 제2 전극(237)과 제2 절연층(116) 사이에 투명 전극층(216, 226, 236)이 추가로 구비된다. 탑 게이트 전극(217), 보조 게이트 전극(227) 및 제2 전극(237)은 각각 투명 전극층(216, 226, 236)과 함께 이중층 전극을 형성한다.
또한, 픽셀 영역(PXL)의 발광 소자(25)의 화소 전극(256)이 투명 전극층으로 구비된다. 투명 전극층(216, 226, 236) 및 화소 전극(256)은 동일 층에 동일 물질로 형성되며, 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
도 7은 본 발명의 다른 일 실시예에 따른 유기발광표시장치(1)의 단면을 나타낸 도면이다.
도 7은 전면 발광 유기발광표시장치(1)의 단면 구조로서, 도 4의 실시예의 변형예이다. 도 7의 실시예에서 도 4 및 도 5의 실시예와 동일한 도면 부호는 동일한 구성을 나타낼 수 있다. 도 7에서는, 발광 소자(25)가 전면적으로 생성되어 개구율이 증가될 수 있다.
이상, 본 발명의 실시예에 따른 유기발광표시장치(1)의 구조에 관하여 설명하였다. 본 발명의 실시예에 따른 유기발광표시장치(1)는 다음과 같은 구조상 특징을 가진다.
먼저, 탑 게이트 전극(217) 및 바텀 게이트 전극(212)을 모두 사용하는 더블 게이트 구조의 박막 트랜지스터로서 온-커런트가 증가되므로 트랜지스터의 크기의 감소가 가능해지고 따라서 개구율의 증가가 가능하다.
또한, 탑 게이트 전극(217)과 소스 전극(219a) 및 드레인 전극(219b)의 오버랩이 제거되고, 바텀 게이트 전극(212)에서 일부 영역만을 도핑하여 소스 전극(219a) 및 드레인 전극(219b)과의 오버랩 영역을 제거됨으로써 기생 커패시터의 영향을 제거할 수 있다. 따라서 박막트랜지스터 내부의 기생 커패시턴스를 감소시켜 고해상도 대면적 디스플레이의 구동이 가능하다.
또한, 채널로 동작하는 산화물 반도체부(215)를 소스 콘택부(214a) 및 드레인 콘택부(214b) 상에(혹은 그 사이 영역에) 형성함으로써 기존의 산화물 박막트랜지스터에 비해 채널 길이의 감소가 가능해지므로 박막트랜지스터의 온-커런트를 증가시킬 수 있다.
또한, 박막트랜지스터의 온-커런트에 영향을 주지 않고 탑 게이트 전극(217) 및 제3 절연층(118)의 두께를 증가시킬 수 있으므로 게이트 배선과 데이터 배선의 저항 및 커패시턴스를 감소시킬 수 있어서 고해상도 대면적 디스플레이의 구동을 가능하게 한다.
또한, 누설 전류 억제 특성이 우수한 산화물 박막트랜지스터와 전자 이동도가 우수한 실리콘 박막트랜지스터를 조합하여 유기발광표시장치(1)를 형성함으로써 화소를 강건하게 설계할 수 있다. 즉, 누설 전류 억제가 필요한 부분에는 같은 산화물 박막트랜지스터를 사용하고, 큰 온-커런트가 필요한 부분에는 실리콘 박막트랜지스터를 사용할 수 있다. 본 발명의 제1 트랜지스터(21)는 누설 전류 억제와 큰 온-커런트가 동시에 요구되는 부분에 적용 가능하다.
마지막으로, 제1 절연층(113) 및 제2 절연층(116)의 두께를 감소시키는 것이 가능하므로 제1 전극(234) 및 제2 전극(237)에 의한 고용량 커패시터를 형성할 수 있다. 또한, 제1 전극(234), 제2 전극(237) 및 제3 전극(239)로 이중 커패시터를 형성하여 커패시터 용량을 증가시킬 수 있다.
TR1: 제1 트랜지스터 영역 TR2: 제2 트랜지스터 영역
CAP: 커패시터 영역 PXL: 픽셀 영역
110: 기판 111: 버퍼층
113: 제1 절연층 116: 제2 절연층
118: 제3 절연층 119: 평탄화층
120: 화소 정의막 21: 제1 트랜지스터
22: 제2 트랜지스터 23: 커패시터
25: 발광 소자 212: 바텀 게이트 전극
214a, 214b, 215: 활성층 219: 탑 게이트 전극
222: 활성층 224: 게이트 전극
227: 보조 게이트 전극 234: 제1 전극
237: 제2 전극 239: 제3 전극
219a, 229a, 239a: 소스 전극 219b, 229b, 239b: 드레인 전극
251: 화소 전극 252: 중간층
253: 대향 전극

Claims (17)

  1. 기판;
    이온 불순물이 도핑된 게이트 영역 및 상기 게이트 영역의 좌우측의 미도핑 영역을 포함하는 바텀 게이트 전극;
    제1 절연층을 사이에 두고 상기 바텀 게이트 전극 상에 형성되며, 소스 콘택부, 드레인 콘택부 및 산화물 반도체부를 포함하는 활성층;
    제2 절연층을 사이에 두고 상기 활성층 상에 형성된 탑 게이트 전극; 및
    제3 절연층을 사이에 두고 상기 탑 게이트 전극 상에 형성되며, 상기 소스 콘택부와 접촉하는 소스 전극 및 상기 드레인 콘택부와 접촉하는 드레인 전극;
    을 포함하고, 상기 산화물 반도체부는 상기 소스 콘택부 및 드레인 콘택부 사이에 형성되는 박막트랜지스터 어레이 기판.
  2. 제1항에 있어서,
    상기 게이트 영역은 상기 소스 콘택부 혹은 드레인 콘택부와 중첩되지 않는 박막트랜지스터 어레이 기판.
  3. 제1항에 있어서,
    상기 바텀 게이트 전극 및 탑 게이트 전극은 서로 연결된 박막트랜지스터 어레이 기판.
  4. 제1항에 있어서,
    상기 바텀 게이트 전극은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함하는 박막트랜지스터 어레이 기판.
  5. 제1항에 있어서,
    상기 제1 절연층 혹은 제2 절연층의 두께는 기준치 이하인 박막트랜지스터 어레이 기판.
  6. 제1항에 있어서,
    상기 탑 게이트 전극 혹은 제3 절연층의 두께는 기준치 이상인 박막트랜지스터 어레이 기판.
  7. 제1항에 있어서,
    상기 산화물 반도체부의 길이는 기준치 이하인 박막트랜지스터 어레이 기판.
  8. 제1항에 있어서,
    상기 산화물 반도체부는 G-I-Z-O, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 혹은 이들의 조합에서 선택된 하나 이상의 산화물를 포함하는 박막트랜지스터 어레이 기판.
  9. 바텀 게이트 전극, 콘택부와 산화물 반도체부를 포함하는 제1 활성층, 탑 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 구비한 제1 트랜지스터;
    상기 바텀 게이트 전극과 동일 층에 동일 재료로 형성된 제2 활성층, 상기 콘택부와 동일 층에 동일 재료로 형성된 게이트 전극, 상기 제1 소스 전극 및 제1 드레인 전극과 동일 층에 동일 재료로 형성된 제2 소스 전극 및 제2 드레인 전극을 구비한 제2 트랜지스터;
    화소 전극, 중간층 및 대향 전극을 구비한 발광 소자;
    를 포함하고, 상기 산화물 반도체부는 소스 콘택부 및 드레인 콘택부 사이에 형성되고, 상기 바텀 게이트 전극은 상기 소스 콘택부 및 드레인 콘택부와 중첩되지 않는 부분이 도핑된 유기발광표시장치.
  10. 제9항에 있어서,
    상기 바텀 게이트 전극은 실리콘 반도체로 형성되고, 이온 불순물이 도핑된 게이트 영역 및 상기 게이트 영역의 좌우측의 미도핑 영역을 포함하는 유기발광표시장치.
  11. 제9항에 있어서,
    상기 제1 트랜지스터는 상기 유기발광표시장치의 구동 트랜지스터이고, 상기 제2 트랜지스터는 상기 유기발광표시장치의 구동 트랜지스터인 유기발광표시장치.
  12. 제9항에 있어서,
    상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 바텀 게이트 전극의 도핑된 부분과 중첩되지 않는 유기발광표시장치.
  13. 제9항에 있어서,
    상기 콘택부와 동일 층에 동일 재료로 형성된 제1 전극 및 상기 탑 게이트 전극과 동일 층에 동일 재료로 형성된 제2 전극을 포함하는 커패시터;
    를 추가적으로 포함하는 유기발광표시장치.
  14. 제13항에 있어서,
    상기 커패시터는 상기 제1 소스 전극 및 제1 드레인 전극과 동일 층에 동일 재료로 형성된 제3 전극을 포함하는 유기발광표시장치.
  15. 제9항에 있어서,
    상기 바텀 게이트 전극은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함하는 유기발광표시장치.
  16. 제9항에 있어서,
    상기 제2 트랜지스터는 상기 탑 게이트 전극과 동일 층에 동일 재료로 형성된 보조 게이트 전극을 포함하는 유기발광표시장치.
  17. 기판 상에 실리콘층을 형성한 후 패터닝하여 바텀 게이트 전극을 형성함;
    제1 절연층을 형성하고, 상기 제1 절연층 상에 제1 도전층을 형성한 후 패터닝하여 소스 콘택부 및 드레인 콘택부를 형성함;
    상기 소스 콘택부 및 드레인 콘택부를 마스크로 하여 상기 바텀 게이트 전극에 이온 불순물을 도핑함;
    산화물 반도체층을 형성한 후 패터닝하여 상기 소스 콘택부 및 드레인 콘택부 사이의 공간에 산화물 반도체부를 형성함;
    제2 절연층을 형성하고, 상기 제2 절연층 상에 탑 게이트 전극을 형성함;
    제3 절연층을 형성하고, 상기 제2 절연층 및 제3 절연층에 형성된 콘택홀을 통해 상기 소스 콘택부에 접하는 소스 전극 및 상기 드레인 콘택부에 접하는 드레인 전극을 형성함;
    을 포함하는 박막트랜지스터 어레이 기판의 제조 방법.
KR1020130133831A 2013-11-05 2013-11-05 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법 KR102227474B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130133831A KR102227474B1 (ko) 2013-11-05 2013-11-05 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US14/231,263 US9147719B2 (en) 2013-11-05 2014-03-31 Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130133831A KR102227474B1 (ko) 2013-11-05 2013-11-05 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150051824A true KR20150051824A (ko) 2015-05-13
KR102227474B1 KR102227474B1 (ko) 2021-03-15

Family

ID=53006352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130133831A KR102227474B1 (ko) 2013-11-05 2013-11-05 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법

Country Status (2)

Country Link
US (1) US9147719B2 (ko)
KR (1) KR102227474B1 (ko)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139679A (ko) * 2015-05-28 2016-12-07 엘지디스플레이 주식회사 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법
KR20170096867A (ko) * 2016-02-17 2017-08-25 경희대학교 산학협력단 다층 전자 장치 및 그의 제조 방법
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
KR20180025425A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 반도체 장치 및 그 제조 방법
CN107799535A (zh) * 2016-09-02 2018-03-13 三星显示有限公司 显示装置及其制造方法
KR20180042882A (ko) * 2016-10-18 2018-04-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180043434A (ko) * 2016-10-19 2018-04-30 삼성디스플레이 주식회사 유기 발광 표시 장치
US10109702B2 (en) 2016-02-17 2018-10-23 Samsung Display Co., Ltd. Display device
US10192890B2 (en) 2016-05-18 2019-01-29 Samsung Display Co., Ltd Transistor array panel and method of manufacturing thereof
US10283533B2 (en) 2015-12-16 2019-05-07 Samsung Display Co., Ltd. Transistor array panel including transistor with top electrode being electrically connected to source electrode and manufacturing method thereof
KR20190046414A (ko) * 2017-10-26 2019-05-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR20190063502A (ko) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US10482817B2 (en) 2016-12-05 2019-11-19 Samsung Display Co., Ltd. Display device and method for driving the same
KR20200001653A (ko) * 2018-06-27 2020-01-07 삼성디스플레이 주식회사 표시패널 및 그 제조방법
WO2020036330A1 (ko) * 2018-08-16 2020-02-20 삼성디스플레이 주식회사 표시 장치
US10629665B2 (en) 2016-08-30 2020-04-21 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
WO2020085584A1 (ko) * 2018-10-22 2020-04-30 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 포함하는 표시 장치
KR20210066097A (ko) * 2019-11-27 2021-06-07 한양대학교 산학협력단 듀얼 게이트 트랜지스터 및 그 제조방법
US11081594B2 (en) 2018-12-20 2021-08-03 Lg Display Co., Ltd. Thin film transistor and display panel using the same
US11257886B2 (en) 2018-10-05 2022-02-22 Samsung Display Co., Ltd. Organic light emitting diode display
US11342401B2 (en) 2019-07-09 2022-05-24 Samsung Display Co., Ltd. Semiconductor device and method for fabricating the same
US11495652B2 (en) 2019-01-28 2022-11-08 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
US11764231B2 (en) 2020-07-09 2023-09-19 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
CN103715147B (zh) * 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板
US20170125452A1 (en) * 2014-06-17 2017-05-04 Sharp Kabushiki Kaisha Semiconductor device
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
CN204391121U (zh) * 2014-12-22 2015-06-10 京东方科技集团股份有限公司 一种显示装置、阵列基板及薄膜晶体管
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
JP6814429B2 (ja) * 2015-08-10 2021-01-20 天馬微電子有限公司 光センサ素子及び光電変換装置
US10439069B2 (en) * 2015-08-10 2019-10-08 Nlt Technologies, Ltd. Optical sensor element and photoelectric conversion device
CN105161519B (zh) * 2015-08-20 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
KR102519942B1 (ko) 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
EP3179297B1 (en) * 2015-12-09 2020-04-01 Samsung Electronics Co., Ltd. Meta device
CN106920801B (zh) * 2015-12-24 2020-07-14 群创光电股份有限公司 显示装置
TWI572020B (zh) * 2016-01-19 2017-02-21 友達光電股份有限公司 陣列基板以及其製作方法
KR102571085B1 (ko) 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device
US20170294459A1 (en) * 2016-04-08 2017-10-12 Innolux Corporation Display device
EP3240036B1 (en) * 2016-04-29 2024-05-01 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
JP2017224676A (ja) 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102458660B1 (ko) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2018031976A (ja) * 2016-08-26 2018-03-01 株式会社ジャパンディスプレイ 表示装置
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
US10043997B2 (en) 2016-09-08 2018-08-07 Apple Inc. Encapsulation design for narrow border
US10157572B2 (en) 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
KR102541552B1 (ko) * 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
KR102516721B1 (ko) * 2016-11-30 2023-03-30 엘지디스플레이 주식회사 트랜지스터 기판, 이를 이용한 유기발광표시패널 및 그 제조 방법과, 이를 이용한 유기발광표시장치
JP6706570B2 (ja) * 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
JP2018125340A (ja) 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
CN106847834B (zh) * 2017-03-30 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20180315808A1 (en) * 2017-04-28 2018-11-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light emitting (oled) display panels, and the manufacturing methods and display devices thereof
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
US10340323B2 (en) * 2017-07-04 2019-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Double-sided OLED display device
CN107293256B (zh) * 2017-07-17 2019-08-06 武汉天马微电子有限公司 一种像素电路、电致发光显示面板及显示装置
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
US10797123B2 (en) * 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
WO2019114834A1 (zh) * 2017-12-15 2019-06-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR102458911B1 (ko) * 2017-12-18 2022-10-25 엘지디스플레이 주식회사 양면 발광형 투명 유기발광 다이오드 표시장치
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
KR20190107227A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN108493198B (zh) 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102600041B1 (ko) * 2018-06-07 2023-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
CN109273409B (zh) * 2018-08-24 2022-01-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US10636931B1 (en) * 2018-10-30 2020-04-28 Innolux Corporation Electronic device
CN109671720B (zh) * 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20200079894A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20200087368A (ko) * 2019-01-10 2020-07-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN113272967A (zh) * 2019-01-22 2021-08-17 深圳市柔宇科技股份有限公司 阵列基板及oled显示装置
CN109935601B (zh) * 2019-04-04 2021-01-26 京东方科技集团股份有限公司 一种显示面板及其制备方法
KR20210027654A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시 장치
KR20210042197A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110718572B (zh) * 2019-10-17 2022-10-11 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置
CN110767665B (zh) * 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
CN111276497B (zh) * 2020-02-18 2023-08-15 京东方科技集团股份有限公司 驱动背板和显示面板
KR20210109090A (ko) * 2020-02-26 2021-09-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2021226759A1 (zh) * 2020-05-09 2021-11-18 京东方科技集团股份有限公司 显示面板及显示装置
US20210359285A1 (en) * 2020-05-18 2021-11-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof
CN111668236A (zh) * 2020-06-08 2020-09-15 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN111710685B (zh) * 2020-06-30 2022-09-06 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111739920B (zh) * 2020-06-30 2024-03-08 京东方科技集团股份有限公司 显示面板及制备方法、显示设备
CN111916462B (zh) * 2020-07-30 2022-12-23 北海惠科光电技术有限公司 一种基板、制备基板的方法和显示面板
KR20220022013A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113270424B (zh) * 2021-05-13 2022-07-29 Tcl华星光电技术有限公司 显示面板及其制备方法
CN115768195A (zh) 2021-09-03 2023-03-07 乐金显示有限公司 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置
WO2023062696A1 (ja) * 2021-10-11 2023-04-20 シャープディスプレイテクノロジー株式会社 表示装置
KR20230071861A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치
KR20230073464A (ko) * 2021-11-19 2023-05-26 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판 및 표시장치
CN117730413A (zh) * 2022-06-30 2024-03-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196090A (ja) * 1998-12-26 2000-07-14 Hyundai Electronics Ind Co Ltd ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法
KR20110010275A (ko) * 2009-07-24 2011-02-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20120044627A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR20130115657A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101512818B1 (ko) 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR101064470B1 (ko) 2009-01-12 2011-09-15 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20120068598A (ko) 2010-12-17 2012-06-27 한국전자통신연구원 멤리스터 장치 및 그 제조 방법
KR101795997B1 (ko) 2011-02-07 2017-12-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196090A (ja) * 1998-12-26 2000-07-14 Hyundai Electronics Ind Co Ltd ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法
KR20110010275A (ko) * 2009-07-24 2011-02-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20120044627A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR20130115657A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139679A (ko) * 2015-05-28 2016-12-07 엘지디스플레이 주식회사 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법
US10283533B2 (en) 2015-12-16 2019-05-07 Samsung Display Co., Ltd. Transistor array panel including transistor with top electrode being electrically connected to source electrode and manufacturing method thereof
KR20170096867A (ko) * 2016-02-17 2017-08-25 경희대학교 산학협력단 다층 전자 장치 및 그의 제조 방법
US10109702B2 (en) 2016-02-17 2018-10-23 Samsung Display Co., Ltd. Display device
US10192890B2 (en) 2016-05-18 2019-01-29 Samsung Display Co., Ltd Transistor array panel and method of manufacturing thereof
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
US10615234B2 (en) 2016-08-30 2020-04-07 Samsung Display Co., Ltd. Crystalline semiconductor and oxide semiconductor thin-film transistor device and method of manufacturing the same
KR20180025425A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 반도체 장치 및 그 제조 방법
US11751434B2 (en) 2016-08-30 2023-09-05 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
US11430847B2 (en) 2016-08-30 2022-08-30 Samsung Display Co., Ltd. Crystalline semiconductor and oxide semiconductor thin-film transistor device and method of manufacturing the same
US11171193B2 (en) 2016-08-30 2021-11-09 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
US10629665B2 (en) 2016-08-30 2020-04-21 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
US10790467B2 (en) 2016-09-02 2020-09-29 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN107799535A (zh) * 2016-09-02 2018-03-13 三星显示有限公司 显示装置及其制造方法
US11871596B2 (en) 2016-09-02 2024-01-09 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN107799535B (zh) * 2016-09-02 2023-09-12 三星显示有限公司 显示装置及其制造方法
US10340472B2 (en) 2016-09-02 2019-07-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11575100B2 (en) 2016-09-02 2023-02-07 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20180026610A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US10854837B2 (en) 2016-09-02 2020-12-01 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10673008B2 (en) 2016-09-02 2020-06-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20180042882A (ko) * 2016-10-18 2018-04-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180043434A (ko) * 2016-10-19 2018-04-30 삼성디스플레이 주식회사 유기 발광 표시 장치
US10902778B2 (en) 2016-12-05 2021-01-26 Samsung Display Co., Ltd. Display device and method for driving the same
US10482817B2 (en) 2016-12-05 2019-11-19 Samsung Display Co., Ltd. Display device and method for driving the same
US11348522B2 (en) 2016-12-05 2022-05-31 Samsung Display Co., Ltd. Display device and method for driving the same
KR20190046414A (ko) * 2017-10-26 2019-05-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR20190063502A (ko) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11824065B2 (en) 2017-11-29 2023-11-21 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
CN112368839A (zh) * 2018-06-27 2021-02-12 三星显示有限公司 显示面板及制造该显示面板的方法
CN112368839B (zh) * 2018-06-27 2024-04-12 三星显示有限公司 显示面板及制造该显示面板的方法
KR20200001653A (ko) * 2018-06-27 2020-01-07 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11581396B2 (en) 2018-06-27 2023-02-14 Samsung Display Co., Ltd. Display panel including a signal line having a two-layer structure, and method for manufacturing the same
US20210167125A1 (en) * 2018-08-16 2021-06-03 Samsung Display Co., Ltd. Display device
KR20200021011A (ko) * 2018-08-16 2020-02-27 삼성디스플레이 주식회사 표시 장치
WO2020036330A1 (ko) * 2018-08-16 2020-02-20 삼성디스플레이 주식회사 표시 장치
US11856818B2 (en) 2018-10-05 2023-12-26 Samsung Display Co., Ltd. Organic light emitting diode display
US11257886B2 (en) 2018-10-05 2022-02-22 Samsung Display Co., Ltd. Organic light emitting diode display
WO2020085584A1 (ko) * 2018-10-22 2020-04-30 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 포함하는 표시 장치
US11950455B2 (en) 2018-10-22 2024-04-02 Samsung Display Co., Ltd. Transistor substrate and display device comprising same
US11081594B2 (en) 2018-12-20 2021-08-03 Lg Display Co., Ltd. Thin film transistor and display panel using the same
US11495652B2 (en) 2019-01-28 2022-11-08 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
US11903254B2 (en) 2019-07-09 2024-02-13 Samsung Display Co., Ltd. Semiconductor device and method for fabricating the same
US11342401B2 (en) 2019-07-09 2022-05-24 Samsung Display Co., Ltd. Semiconductor device and method for fabricating the same
KR20210066097A (ko) * 2019-11-27 2021-06-07 한양대학교 산학협력단 듀얼 게이트 트랜지스터 및 그 제조방법
US11764231B2 (en) 2020-07-09 2023-09-19 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR102227474B1 (ko) 2021-03-15
US20150123084A1 (en) 2015-05-07
US9147719B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
US11843060B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
KR102227474B1 (ko) 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US10128322B2 (en) Organic light-emitting display device including conductive layer and manufacturing method thereof
US9601527B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
US9123594B2 (en) Organic light-emitting display apparatus having high aperture ratio
KR101880720B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US10483339B2 (en) Organic light-emitting device including a bridge electrode
KR101802860B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8994027B2 (en) Thin film transistor array substrate, organic light-emitting display device including the same, and method of manufacturing the same
KR102483953B1 (ko) 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
US9076746B2 (en) Organic light-emitting display device and method for manufacturing the organic light-emitting display device
US20130037783A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102512718B1 (ko) 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법
KR20150029207A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10153334B2 (en) Display apparatus and method of manufacturing the same
KR102357996B1 (ko) 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102492628B1 (ko) 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150072962A (ko) 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant