CN113270424B - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN113270424B CN113270424B CN202110521953.2A CN202110521953A CN113270424B CN 113270424 B CN113270424 B CN 113270424B CN 202110521953 A CN202110521953 A CN 202110521953A CN 113270424 B CN113270424 B CN 113270424B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- substrate
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 86
- 230000008569 process Effects 0.000 claims abstract description 67
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 50
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种显示面板及其制备方法。所述显示面板包括一衬底、间隔设置于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括位于所述衬底上的第一栅极、位于所述第一栅极上方的第一有源层、及位于所述第一有源层上的第一源漏极层；所述第二薄膜晶体管包括位于所述衬底上的第二源漏极层、位于所述第二源漏极层上方且与所述第二源漏极层连接的金属氧化物半导体层、及位于所述金属氧化物半导体层上方的第二栅极。本发明中通过第一栅极与第二源漏极层同层设置且采用同一道制程一体成型；第一源漏极层与第二栅极同层设置且采用同一道制程一体成型，减少显示面板制程中的光罩使用数量，简化工艺流程，提升显示面板的产品质量。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法。
背景技术
目前大部分的显示面板设备采用的是低温多晶硅(Low TemperaturePoly-silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)的面板技术。在经历过去数年的改良，LTPS显示面板拥有高分辨率、高反应速度、高亮度、高开口率等优势，使其成为了当今市面上最成熟和主流的TFT面板技术方案。虽然LTPS显示面板尽管受到了市场欢迎，但其具有生产成本较高、所需功耗较大的劣势，增加成本，将LTPS显示面板技术和氧化物(Oxide)显示面板技术相结合得到的低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)显示面板，LTPO显示面板不仅具有LTPS显示面板的高分辨率、高反应速度、高亮度、高开口率等优势，其还具有生产成本低和功耗低的优势。
但是，现有的LTPO制程中通常使用9-12道光罩，光罩数目较多；如何减少光罩数量，简化工艺流程是目前亟需解决的问题。
发明内容
本发明的目的在于，提供一种显示面板及其制备方法，通过栅极层与源漏极层采用同一道制程一体成型，减少显示面板制程中的光罩使用数量，简化工艺流程，提升显示面板的产品质量。
为实现上述目的，本发明的实施例提供一种显示面板，所述显示面板包括一衬底、间隔设置于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括位于所述衬底上的第一栅极、位于所述第一栅极上方的第一有源层、及位于所述第一有源层上的第一源漏极层；
所述第二薄膜晶体管包括位于所述衬底上的第二源漏极层、位于所述第二源漏极层上方且与所述第二源漏极层连接的金属氧化物半导体层、及位于所述金属氧化物半导体层上方的第二栅极；
其中，所述第一栅极与所述第二源漏极层同层设置且采用同一道制程一体成型，所述第一源漏极层与所述第二栅极同层设置且采用同一道制程一体成型。
在一些实施例中，所述金属氧化物半导体层至少包括有源段；
所述第二源漏极层在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
在一些实施例中，所述金属氧化物半导体层还包括位于所述有源段两端的第一连接段和第二连接段；所述第二源漏极层包括第二漏极和第二源极，所述衬底、第一栅极、第二漏极和所述第二源极上设有覆盖所述第一栅极、第二漏极和所述第二源极的第一绝缘层，所述第一绝缘层设有与所述第二源极相对应的第一过孔和与所述第二漏极相对应的第二过孔，所述有源段一端通过所述第一连接段穿过所述第一过孔与所述第二漏极连接，所述有源段另一端通过所述第二连接段穿过所述第二过孔与所述第二源极连接；
所述第二漏极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合；或
所述第二源极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
在一些实施例中，所述第一有源层包括设置于所述第一栅极上方的多晶硅半导体层、及设置于所述多晶硅半导体层上的n型掺杂层。
在一些实施例中，所述n型掺杂层包括间隔设置于所述多晶硅半导体层上的第一掺杂子层和第二掺杂子层；
所述第一源漏极层包括分别与所述多晶硅半导体层连接的第一源极和第一漏极，所述第一掺杂子层位于所述多晶硅半导体层与所述第一源极之间，所述第二掺杂子层位于所述多晶硅半导体层与所述第一漏极之间。
本发明实施例还提供一种显示面板的制备方法，包括：
提供一衬底，在所述衬底上形成间隔设置的第一薄膜晶体管和第二薄膜晶体管；
所述的在所述衬底上形成所述第一薄膜晶体管的步骤包括：
在所述衬底上形成第一栅极；
在所述第一栅极上方形成第一有源层；
在所述第一有源层上形成第一源漏极层；
所述的在所述衬底上形成所述第二薄膜晶体管的步骤包括：
在所述衬底上形成第二源漏极层；
在所述第二源漏极层上方形成与所述第二源漏极层连接的金属氧化物半导体层；
在所述金属氧化物半导体层上方形成第二栅极；
其中，所述第一栅极与所述第二源漏极层同层设置且采用同一道制程一体成型；所述第一源漏极层与所述第二栅极同层设置且采用同一道制程一体成型。
在一些实施例中，所述金属氧化物半导体层至少包括有源段；
所述第二源漏极层在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
在一些实施例中，所述金属氧化物半导体层还包括形成于所述有源段两端的第一连接段和第二连接段；所述第二源漏极层包括第二漏极和第二源极；
所述的在所述第二源漏极层上方形成与所述第二源漏极层连接的金属氧化物半导体层的步骤之前还包括，
在所述衬底、第一栅极、第二漏极和所述第二源极上形成覆盖所述第一栅极、第二漏极和所述第二源极的第一绝缘层，所述第一绝缘层设有与所述第二源极相对应的第一过孔和与所述第二漏极相对的第二过孔；
其中，所述有源段一端通过所述第一连接段穿过所述第一过孔与所述第二漏极连接，所述有源段另一端通过所述第二连接段穿过所述第二过孔与所述第二源极连接；
所述第二漏极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合；或
所述第二源极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
在一些实施例中，所述的在所述第一栅极上方形成第一有源层的步骤包括：
在所述第一栅极上方形成多晶硅半导体层；
在所述多晶硅半导体层上形成n型掺杂层。
在一些实施例中，所述的在所述多晶硅半导体层上形成n型掺杂层的步骤包括，在所述多晶硅半导体层上形成间隔设置的第一掺杂子层和第二掺杂子层；
所述第一源漏极层包括分别与所述多晶硅半导体层连接的第一源极和第一漏极；
其中，所述第一掺杂子层形成于所述多晶硅半导体层与所述第一源极之间，所述第二掺杂子层形成于所述多晶硅半导体层与所述第一漏极之间。
有益效果：本发明公开了一种显示面板及其制备方法。所述显示面板包括间隔设置的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管采用多晶硅半导体层，所述第二薄膜晶体管采用金属氧化物半导体层；通过第一栅极与第二源漏极层同层设置且采用同一道制程一体成型；第一源漏极层与第二栅极同层设置且采用同一道制程一体成型，减少显示面板制程中的光罩使用数量，简化工艺流程，提升显示面板的产品质量。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明一实施例提供的一种显示面板的结构示意图；
图2为本发明一实施例提供的一种显示面板制备方法的层级结构流程图；
图3为本发明一实施例提供的一种显示面板制备方法的层级结构流程图；
图4为本发明一实施例提供的一种显示面板制备方法的层级结构流程图；
图5为本发明一实施例提供的一种显示面板制备方法的层级结构流程图；
图6为本发明一实施例提供的一种显示面板制备方法的层级结构流程图；
图7为本发明一实施例提供的一种显示面板制备方法的层级结构流程图；
图8为本发明一实施例提供的一种显示面板制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1，本发明提供一种显示面板100，所述显示面板100包括一衬底101、间隔设置于所述衬底101上的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括位于所述衬底101上的第一栅极11、位于所述第一栅极11上方的第一有源层15、及位于所述第一有源层15上的第一源漏极层14；所述第二薄膜晶体管包括位于所述衬底101上的第二源漏极层20、位于所述第二源漏极层20上方且与所述第二源漏极层20连接的金属氧化物半导体层23、及位于所述金属氧化物半导体层23上方的第二栅极25；
其中，所述第一栅极11与所述第二源漏极层20同层设置且采用同一道制程一体成型，所述第一源漏极层14与所述第二栅极25同层设置且采用同一道制程一体成型。
可以理解的是，现有技术中，多晶硅有源层的迁移率较大，使得LTPS TFT的漏电流较大，LTPS基板在低频驱动下的功耗较大，难以很好的保持静态黑画面，画面品质较差；并且，为了更好的展开灰阶，在LTPS基板中，需要将驱动薄膜晶体管(Driver Thin FilmTransistor，DTFT)的沟道制作的很长，这样就难以实现LTPS基板的高分辨率，分辨率指的是每英寸所设置的像素数目(PixelPer Inch，PPI)；此外，多晶硅有源层的迟滞较大，因此LTPS基板容易出现画面残像的问题。氧化物有源层的迁移率较小，使得氧化物TFT的漏电流较小，氧化物基板在低频驱动下的功耗较小，能够很好的保持静态黑画面，提升画面品质；并且，在氧化物基板中，无需将DTFT的沟道制作的很长，就能更好的展开灰阶，实现高PPI；此外，氧化物有源层的迟滞较小，氧化物基板不容易出现画面残像问题；进一步地，氧化物TFT的均一性比LTPSTFT的均一性好，故采用LTPO制程，以金属氧化TFT为开关TFT，LTPS为驱动TFT。现有的LTPO制程中通常使用9-12道光罩，光罩数目较多，亟需解决如何减少光罩数量，简化工艺流程。本发明实施例中的显示面板100，第一薄膜晶体管为低温多晶硅TFT,作为显示面板100的驱动TFT；第二薄膜晶体管为金属氧化物TFT，作为显示面板100的开关TFT。具体的，如图1所示，所述第一薄膜晶体管与所述第二薄膜晶体管间隔设置于所述显示面板100的衬底101上；所述衬底101可以是玻璃基板，所述第一薄膜晶体管包括位于所述衬底101上的第一栅极11、位于所述第一栅极11上方的第一有源层15、及位于所述第一有源层15上的第一源漏极层14。所述第二薄膜晶体管包括位于所述衬底101上的第二源漏极层20、位于所述第二源漏极层20上方且与所述第二源漏极层20连接的金属氧化物半导体层23、及位于所述金属氧化物半导体层23上方的第二栅极25。其中，所述第一栅极11与所述第二源漏极层20同层设置且采用同一道制程一体成型，所述第一源漏极层14与所述第二栅极25同层设置且采用同一道制程一体成型。采用物理气相沉积工艺在所述衬底101上一体成型制备一金属层，然后利用黄光工艺和刻蚀工艺制得具有图形的所述第一栅极11与所述第二源漏极层20；同样地，采用物理气相沉积工艺制备一金属层，再利用黄光工艺和刻蚀工艺制得具有图形化的所述第一源漏极层14与所述第二栅极25。所述第一栅极11和所述第二源漏极层20的材质可以是钼/铝，也可以是其他金属材质，厚度为2000-5500埃；所述第一源漏极层14和所述第二栅极25的材质为钼/铜，厚度为3000-7000埃。本实施例能够减少LTPO制备流程中的光罩数量，简化工艺流程，降低显示面板100的生产成本。
同时，在所述第一薄膜晶体管和所述第二薄膜晶体管上利用等离子增强化学气相沉积工艺沉积钝化层103，所述钝化层103的材质可以为SiOx或者SiNx和SiOx的复合层，其沉积厚度为2000-5000埃，再次利用黄光工艺和刻蚀工艺对所述钝化层103进行开孔。通过物理气相沉积工艺沉积像素电极层104，所述像素电极层104的材质为ITO或其他透明导电材料，其厚度为400-1000埃，然后利用黄光工艺和刻蚀工艺制得具有图形化的透明像素电极层104。
在一些实施例中，所述金属氧化物半导体层23至少包括有源段230；
所述第二源漏极层20在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合。所述金属氧化物半导体层23还包括位于所述有源段230两端的第一连接段231和第二连接段232。
可以理解的是，如图1所示，所述第二薄膜晶体管为金属氧化物TFT，所述金属氧化物半导体层23是通过导体化处理后桥接所述第二源漏极层20的源/漏极。具体的，所述金属氧化物半导体层23可分为连续设置的三部分，包括有源段230、位于所述有源段230两端的第一连接段231和第二连接段232。所述第二源漏极层20在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合，所述第二源漏极层20的位于投影区重合的部分可以用在所述有源段230的遮光层，由于有源区的材质对光敏感，设置遮光层能避免其受到光照后造成的器件不稳定，提高所述第二薄膜晶体管的工作稳定性。
在一些实施例中，所述第二源漏极层20包括第二漏极21和第二源极22，所述衬底101、第一栅极11、第二漏极21和所述第二源极22上设有覆盖所述第一栅极11、第二漏极21和所述第二源极22的第一绝缘层102，所述第一绝缘层102设有与所述第二源极22相对应的第一过孔26和与所述第二漏极21相对应的第二过孔27，所述有源段230一端通过所述第一连接段231穿过所述第一过孔26与所述第二漏极21连接，所述有源段230另一端通过所述第二连接段232穿过所述第二过孔27与所述第二源极22连接；
所述第二漏极21在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合；或
所述第二源极22在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合。
可以理解的是，所述第二源漏极层20与所述金属氧化物半导体层23之间设置第一绝缘层102，所述第一绝缘层102设有与所述第二源极22相对应的第一过孔26和与所述第二漏极21相对应的第二过孔27，所述第一连接段231穿过所述第一过孔26与所述第二漏极21连接，所述第二连接段232穿过所述第二过孔27与所述第二源极22连接，因此，所述金属氧化物半导体层23与所述第二源漏极层20连接。所述第二源极22或所述第二漏极21在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合，所述第二源极22或第二漏极21位于投影区重合的部分可以用在所述有源段230的遮光层，由于有源区的材质对光敏感，设置遮光层能避免其受到光照后造成的器件不稳定，提高所述第二薄膜晶体管的工作稳定性。
在一些实施例中，所述第一有源层15包括设置于所述第一栅极11上方的多晶硅半导体层12、及设置于所述多晶硅半导体层12上的n型掺杂层13。
所述n型掺杂层13包括间隔设置于所述多晶硅半导体层12上的第一掺杂子层131和第二掺杂子层132；
所述第一源漏极层14包括分别与所述多晶硅半导体层12连接的第一源极141和第一漏极142，所述第一掺杂子层131位于所述多晶硅半导体层12与所述第一源极141之间，所述第二掺杂子层132位于所述多晶硅半导体层12与所述第一漏极142之间。
可以理解的是，所述第一有源层15包括多晶硅半导体层12和n型掺杂层13，所述多晶硅半导体层12采用BLDA(Blue Laser Diode Annealing)或ELA(Excimer LaserAnnealing)结晶化完成后，然后再化学气相沉积n型掺杂层13，取消通常使用的离子注入工艺，节省工艺时间。在所述第一源漏极层14分别设置于所述多晶硅半导体层12的两端，所述第一有源层15利用图案化工艺处理所述第一绝缘层102后形成硅岛，其中间具有开口结构，所述n型掺杂层13包括第一掺杂子层131和第二掺杂子层132，其分别对应地设于所述第一源漏极层14与所述多晶硅半导体层12之间。其中，所述多晶硅半导体层12的厚度为600-1500埃，所述n型掺杂层13的厚度为300-800埃。
具体的，请参阅图2-8，本发明提供一种显示面板100的制备方法，包括：
S10，提供一衬底101，在所述衬底101上形成间隔设置的第一薄膜晶体管和第二薄膜晶体管；
S101，所述的在所述衬底101上形成所述第一薄膜晶体管的步骤包括：
S1011，在所述衬底101上形成第一栅极11；
S1012，在所述第一栅极11上方形成第一有源层15；
S1013，在所述第一有源层15上形成第一源漏极层14；
S102，所述的在所述衬底101上形成所述第二薄膜晶体管的步骤包括：
S1021，在所述衬底101上形成第二源漏极层20；
S1022，在所述第二源漏极层20上方形成与所述第二源漏极层20连接的金属氧化物半导体层23；
S1023，在所述金属氧化物半导体层23上方形成第二栅极25；
其中，所述第一栅极11与所述第二源漏极层20同层设置且采用同一道制程一体成型；所述第一源漏极层14与所述第二栅极25同层设置且采用同一道制程一体成型。
可以理解的是，现有的LTPO制程中通常使用9-12道光罩，光罩数目较多，亟需解决如何减少光罩数量，简化工艺流程。如图8所示，本发明实施例中的显示面板100的制备方法，同时参阅图2-5，提供一衬底101，所述衬底101可以是玻璃基板，所述第一薄膜晶体管与所述第二薄膜晶体管间隔设置于所述显示面板100的衬底101上；
所述第一薄膜晶体管的形成步骤包括：在所述衬底101上形成第一栅极11；在所述第一栅极11上方形成第一有源层15；在所述第一有源层15上形成第一源漏极层14；所述第二薄膜晶体管的形成步骤包括：所述衬底101上形成第二源漏极层20；在所述第二源漏极层20上方形成与所述第二源漏极层20连接的金属氧化物半导体层23；在所述金属氧化物半导体层23上方形成第二栅极25；其中，所述第一栅极11与所述第二源漏极层20同层设置且采用同一道制程一体成型，所述第一源漏极层14与所述第二栅极25同层设置且采用同一道制程一体成型。具体的，采用物理气相沉积工艺在所述衬底101上一体成型制备一金属层，然后利用黄光工艺和刻蚀工艺制得具有图形的所述第一栅极11与所述第二源漏极层20；同样地，采用物理气相沉积工艺制备一金属层，再利用黄光工艺和刻蚀工艺制得具有图形化的所述第一源漏极层14与所述第二栅极25。所述第一栅极11和所述第二源漏极层20的材质可以是钼/铝，也可以是其他金属材质，厚度为2000-5500埃；所述第一源漏极层14和所述第二栅极25的材质为钼/铜，厚度为3000-7000埃。本实施例能够减少LTPO制备流程中的光罩数量，简化工艺流程，降低显示面板100的生产成本。
同时，如图6-7所示，在所述第一薄膜晶体管和所述第二薄膜晶体管上利用等离子增强化学气相沉积工艺沉积钝化层103，所述钝化层103的材质可以为SiOx或者SiNx和SiOx的复合层，其沉积厚度为2000-5000埃，再次利用黄光工艺和刻蚀工艺对所述钝化层103进行开孔。通过物理气相沉积工艺沉积像素电极层104，所述像素电极层104的材质为ITO或其他透明导电材料，其厚度为400-1000埃，然后利用黄光工艺和刻蚀工艺制得具有图形化的透明像素电极层104。
在一些实施例中，所述金属氧化物半导体层23至少包括有源段230；所述第二源漏极层20在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合。所述金属氧化物半导体层23还包括形成于所述有源段230两端的第一连接段231和第二连接段232。
可以理解的是，如图4所示，所述第二薄膜晶体管为金属氧化物TFT，所述金属氧化物半导体层23是利用第二栅极25进行自对准对栅绝缘层24进行刻蚀，并对所述金属氧化物半导体层23进行导体化处理后桥接所述第二源漏极层20的源/漏极。所述金属氧化物半导体层23的材质可以是IGZO，IGZO制作半导体体需要退火，对半导体材料进行活化保证其迁移率,退火过程可在IGZO完成进行也可沉积栅绝缘层24后完成，可利用栅绝缘层24调整氢(H)和氧(O)含量对其IGZO缺陷进行修复。具体的，所述金属氧化物半导体层23可分为连续设置的三部分，包括有源段230、位于所述有源段230两端的第一连接段231和第二连接段232。所述第二源漏极层20在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合，所述第二源漏极层20的位于投影区重合的部分可以用在所述有源段230的遮光层，由于有源区的材质对光敏感，设置遮光层能避免其受到光照后造成的器件不稳定，提高所述第二薄膜晶体管的工作稳定性。
在一些实施例中，所述第二源漏极层20包括第二漏极21和第二源极22；
所述的在所述第二源漏极层20上方形成与所述第二源漏极层20连接的金属氧化物半导体层23的步骤之前还包括，
在所述衬底101、第一栅极11、第二漏极21和所述第二源极22上形成覆盖所述第一栅极11、第二漏极21和所述第二源极22的第一绝缘层102，所述第一绝缘层102设有与所述第二源极22相对应的第一过孔26和与所述第二漏极21相对的第二过孔27；
其中，所述有源段230一端通过所述第一连接段231穿过所述第一过孔26与所述第二漏极21连接，所述有源段230另一端通过所述第二连接段232穿过所述第二过孔27与所述第二源极22连接；
所述第二漏极21在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合；或
所述第二源极22在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合。
可以理解的是，如图3-4所示，所述第二源漏极层20与所述金属氧化物半导体层23之间设置第一绝缘层102，所述第一绝缘层102设有与所述第二源极22相对应的第一过孔26和与所述第二漏极21相对应的第二过孔27，所述第一连接段231穿过所述第一过孔26与所述第二漏极21连接，所述第二连接段232穿过所述第二过孔27与所述第二源极22连接，因此，所述金属氧化物半导体层23与所述第二源漏极层20连接。所述第二源极22或所述第二漏极21在所述衬底101上的正投影与所述有源段230在所述衬底101上的正投影至少部分重合，所述第二源极22或第二漏极21位于投影区重合的部分可以用在所述有源段230的遮光层，由于有源区的材质对光敏感，设置遮光层能避免其受到光照后造成的器件不稳定，提高所述第二薄膜晶体管的工作稳定性。
在一些实施例中，所述的在所述第一栅极11上方形成第一有源层15的步骤包括：
在所述第一栅极11上方形成多晶硅半导体层12；
在所述多晶硅半导体层12上形成n型掺杂层13；在所述多晶硅半导体层12上形成间隔设置的第一掺杂子层131和第二掺杂子层132；
所述第一源漏极层14包括分别与所述多晶硅半导体层12连接的第一源极141和第一漏极142；
其中，所述第一掺杂子层131形成于所述多晶硅半导体层12与所述第一源极141之间，所述第二掺杂子层132形成于所述多晶硅半导体层12与所述第一漏极142之间。
可以理解的是，如图3-5所示，所述第一有源层15包括多晶硅半导体层12和n型掺杂层13，所述多晶硅半导体层12采用BLDA(Blue Laser DiodeAnnealing)或ELA(ExcimerLaser Annealing)晶华完成后，然后再化学气相沉积n型掺杂层13，取消通常使用的离子注入工艺，节省工艺时间。在所述第一源漏极层14分别设置于所述多晶硅半导体层12的两端，所述第一有源层15利用图案化工艺处理所述第一绝缘层102后形成硅岛，其中间具有开口结构，所述n型掺杂层13包括第一掺杂子层131和第二掺杂子层132，其分别对应地设于所述第一源漏极层14与所述多晶硅半导体层12之间。其中，所述多晶硅半导体层12的厚度为600-1500埃，所述n型掺杂层13的厚度为300-800埃。
本发明公开了一种显示面板及其制备方法。所述显示面板包括一衬底、间隔设置于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括位于所述衬底上的第一栅极、位于所述第一栅极上方的第一有源层、及位于所述第一有源层上的第一源漏极层；所述第二薄膜晶体管包括位于所述衬底上的第二源漏极层、位于所述第二源漏极层上方且与所述第二源漏极层连接的金属氧化物半导体层、及位于所述金属氧化物半导体层上方的第二栅极。本发明中通过第一栅极与第二源漏极层同层设置且采用同一道制程一体成型；第一源漏极层与第二栅极同层设置且采用同一道制程一体成型，减少显示面板制程中的光罩使用数量，简化工艺流程，提升显示面板的产品质量。
以上对本发明实施例所提供的一种显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种显示面板，其特征在于，所述显示面板包括一衬底、间隔设置于所述衬底上的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括位于所述衬底上的第一栅极、位于所述第一栅极上方的第一有源层、及位于所述第一有源层上的第一源漏极层；
所述第二薄膜晶体管包括位于所述衬底上的第二源漏极层、位于所述第二源漏极层上方且与所述第二源漏极层连接的金属氧化物半导体层、及位于所述金属氧化物半导体层上方的第二栅极；
其中，所述第一栅极与所述第二源漏极层同层设置且采用同一道制程一体成型，所述第一源漏极层与所述第二栅极同层设置且采用同一道制程一体成型。
2.如权利要求1所述的显示面板，其特征在于，所述金属氧化物半导体层至少包括有源段；
所述第二源漏极层在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
3.如权利要求2所述的显示面板，其特征在于，所述金属氧化物半导体层还包括位于所述有源段两端的第一连接段和第二连接段；
所述第二源漏极层包括第二漏极和第二源极，所述衬底、第一栅极、第二漏极和所述第二源极上设有覆盖所述第一栅极、第二漏极和所述第二源极的第一绝缘层，所述第一绝缘层设有与所述第二源极相对应的第一过孔和与所述第二漏极相对应的第二过孔，所述有源段一端通过所述第一连接段穿过所述第一过孔与所述第二漏极连接，所述有源段另一端通过所述第二连接段穿过所述第二过孔与所述第二源极连接；
所述第二漏极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合；或
所述第二源极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
4.如权利要求1所述的显示面板，其特征在于，所述第一有源层包括设置于所述第一栅极上方的多晶硅半导体层、及设置于所述多晶硅半导体层上的n型掺杂层。
5.如权利要求4所述的显示面板，其特征在于，所述n型掺杂层包括间隔设置于所述多晶硅半导体层上的第一掺杂子层和第二掺杂子层；
所述第一源漏极层包括分别与所述多晶硅半导体层连接的第一源极和第一漏极，所述第一掺杂子层位于所述多晶硅半导体层与所述第一源极之间，所述第二掺杂子层位于所述多晶硅半导体层与所述第一漏极之间。
6.一种显示面板的制备方法，其特征在于，包括：
提供一衬底，在所述衬底上形成间隔设置的第一薄膜晶体管和第二薄膜晶体管；
所述的在所述衬底上形成所述第一薄膜晶体管的步骤包括：
在所述衬底上形成第一栅极；
在所述第一栅极上方形成第一有源层；
在所述第一有源层上形成第一源漏极层；
所述的在所述衬底上形成所述第二薄膜晶体管的步骤包括：
在所述衬底上形成第二源漏极层；
在所述第二源漏极层上方形成与所述第二源漏极层连接的金属氧化物半导体层；
在所述金属氧化物半导体层上方形成第二栅极；
其中，所述第一栅极与所述第二源漏极层同层设置且采用同一道制程一体成型；所述第一源漏极层与所述第二栅极同层设置且采用同一道制程一体成型。
7.如权利要求6所述的显示面板的制备方法，其特征在于，所述金属氧化物半导体层至少包括有源段；
所述第二源漏极层在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
8.如权利要求7所述的显示面板的制备方法，其特征在于，所述金属氧化物半导体层还包括形成于所述有源段两端的第一连接段和第二连接段；
所述第二源漏极层包括第二漏极和第二源极；
所述的在所述第二源漏极层上方形成与所述第二源漏极层连接的金属氧化物半导体层的步骤之前还包括，
在所述衬底、第一栅极、第二漏极和所述第二源极上形成覆盖所述第一栅极、第二漏极和所述第二源极的第一绝缘层，所述第一绝缘层设有与所述第二源极相对应的第一过孔和与所述第二漏极相对的第二过孔；
其中，所述有源段一端通过所述第一连接段穿过所述第一过孔与所述第二漏极连接，所述有源段另一端通过所述第二连接段穿过所述第二过孔与所述第二源极连接；
所述第二漏极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合；或
所述第二源极在所述衬底上的正投影与所述有源段在所述衬底上的正投影至少部分重合。
9.如权利要求6所述的显示面板的制备方法，其特征在于，所述的在所述第一栅极上方形成第一有源层的步骤包括：
在所述第一栅极上方形成多晶硅半导体层；
在所述多晶硅半导体层上形成n型掺杂层。
10.如权利要求9所述的显示面板的制备方法，其特征在于，所述的在所述多晶硅半导体层上形成n型掺杂层的步骤包括，在所述多晶硅半导体层上形成间隔设置的第一掺杂子层和第二掺杂子层；
所述第一源漏极层包括分别与所述多晶硅半导体层连接的第一源极和第一漏极；
其中，所述第一掺杂子层形成于所述多晶硅半导体层与所述第一源极之间，所述第二掺杂子层形成于所述多晶硅半导体层与所述第一漏极之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110521953.2A CN113270424B (zh) | 2021-05-13 | 2021-05-13 | 显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110521953.2A CN113270424B (zh) | 2021-05-13 | 2021-05-13 | 显示面板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113270424A CN113270424A (zh) | 2021-08-17 |
| CN113270424B true CN113270424B (zh) | 2022-07-29 |
Family
ID=77230639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110521953.2A Active CN113270424B (zh) | 2021-05-13 | 2021-05-13 | 显示面板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270424B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377204B (zh) * | 2022-10-25 | 2023-04-18 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558593A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN111446295A (zh) * | 2020-04-08 | 2020-07-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757031B2 (en) * | 2001-02-09 | 2004-06-29 | Prime View International Co., Ltd. | Metal contact structure and method for thin film transistor array in liquid crystal display |
| KR102227474B1 (ko) * | 2013-11-05 | 2021-03-15 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| CN110098201A (zh) * | 2019-05-16 | 2019-08-06 | 合肥京东方光电科技有限公司 | 晶体管器件及其制造方法、显示基板、显示装置 |
-
2021
- 2021-05-13 CN CN202110521953.2A patent/CN113270424B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558593A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN111446295A (zh) * | 2020-04-08 | 2020-07-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113270424A (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106981520B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| KR101987218B1 (ko) | 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US11139316B2 (en) | LTPS array substrate and method for manufacturing same | |
| WO2019205333A1 (zh) | 阵列基板及其制作方法 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2017133145A1 (zh) | 金属氧化物薄膜晶体管及其制造方法 | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| CN110620119A (zh) | 阵列基板及其制备方法 | |
| CN110634804A (zh) | 一种阵列基板及其制备方法、触控显示面板 | |
| KR20020001737A (ko) | 트랜지스터를 제작하는 방법 | |
| US7410842B2 (en) | Method for fabricating thin film transistor of liquid crystal display device | |
| CN113270424B (zh) | 显示面板及其制备方法 | |
| JPH1065176A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| CN101740524B (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
| CN113433747B (zh) | 阵列基板及制作方法、移动终端 | |
| CN208738249U (zh) | 显示面板 | |
| US11521993B2 (en) | Display panel and method of manufacturing the same | |
| KR20100130523A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| CN112331680A (zh) | 阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |