CN107799535A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN107799535A
CN107799535A CN201710778238.0A CN201710778238A CN107799535A CN 107799535 A CN107799535 A CN 107799535A CN 201710778238 A CN201710778238 A CN 201710778238A CN 107799535 A CN107799535 A CN 107799535A
Authority
CN
China
Prior art keywords
electrode
insulating barrier
semiconductor pattern
display device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710778238.0A
Other languages
English (en)
Other versions
CN107799535B (zh
Inventor
金宰范
金亿洙
孙暻锡
林俊亨
林志勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202311108509.3A priority Critical patent/CN117116951A/zh
Publication of CN107799535A publication Critical patent/CN107799535A/zh
Application granted granted Critical
Publication of CN107799535B publication Critical patent/CN107799535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

提供一种显示装置及其制造方法，所述显示装置包括基体基底、第一晶体管、第二晶体管、有机发光二极管和电连接到第一晶体管的电容器。第一晶体管包括位于第一层间绝缘层下方的第一半导体图案和位于第一层间绝缘层上方并位于第二层间绝缘层下方的第一控制电极。第二晶体管包括位于第一层间绝缘层上方并位于第二层间绝缘层下方的第二控制电极。第二半导体图案位于第二层间绝缘层上方。

Description

显示装置及其制造方法
技术领域
本发明的示例性实施例涉及一种显示装置，更具体地，涉及一种制造该显示装置的方法。
背景技术
显示装置可以包括多个像素和控制所述多个像素的驱动电路(例如，扫描驱动电路和数据驱动电路)。多个像素中的每个可以包括显示元件和控制显示元件的像素驱动电路。像素驱动电路可以包括彼此有机地连接的多个薄膜晶体管。
扫描驱动电路和/或数据驱动电路可以通过与多个像素相同的工艺来形成。驱动电路可以包括彼此有机地连接的多个薄膜晶体管。
根据驱动时序，可以将不同的偏置电压施加到像素驱动电路中的每个薄膜晶体管的控制电极、输入电极和输出电极。根据驱动时序，可以将不同的偏置电压施加到扫描驱动电路和/或数据驱动电路中的每个薄膜晶体管的控制电极、输入电极和输出电极。
发明内容
本发明的示例性实施例提供一种包括具有增大的导通速度和可靠性的薄膜晶体管的显示装置。
本发明的示例性实施例提供一种制造包括薄膜晶体管的显示装置的方法。
本发明的示例性实施例提供一种包括基体基底和位于基体基底上方的第一晶体管的显示装置。第一薄膜晶体管包括第一输入电极、第一输出电极、位于第一绝缘层下方的第一半导体图案以及位于第一绝缘层上方并位于第二绝缘层下方的第一控制电极。第二晶体管位于基体基底上方。第二晶体管包括第二输入电极、第二输出电极、位于第一绝缘层上方并位于第二绝缘层下方的第二控制电极以及位于第二绝缘层上方的第二半导体图案。至少一个第三绝缘层位于第二绝缘层上方。发光二极管位于所述至少一个第三绝缘层上方。电容器电连接到第一晶体管和第二晶体管中的至少一个。
在本发明的示例性实施例中，第一半导体图案可以包括多晶硅半导体，第二半导体图案可以包括氧化物半导体。
在本发明的示例性实施例中，氧化物半导体可以包括垂直晶体。
在本发明的示例性实施例中，第二输入电极和第二输出电极中的每个可以包括与第二半导体图案直接接触的下部。第二输入电极和第二输出电极中的每个的上部可以设置在所述至少一个第三绝缘层上，并且可以经由穿透所述至少一个第三绝缘层的第一接触孔连接到下部。
在本发明的示例性实施例中，第一输入电极和第一输出电极中的每个可以设置在所述至少一个第三绝缘层上，并且可以经由穿透第一绝缘层、第二绝缘层和所述至少一个第三绝缘层的第二接触孔连接到第一半导体图案。
在本发明的示例性实施例中，电容器可以包括设置在与第一控制电极相同的层上的第一电极和设置在与下部相同的层上的第二电极。第二绝缘层可以设置在第一电极与第二电极之间。
在本发明的示例性实施例中，显示装置可以包括设置在第二电极与第二绝缘层之间的虚设半导体图案。
在本发明的示例性实施例中，虚设半导体图案和第二半导体图案可以包括相同的半导体材料。
在本发明的示例性实施例中，第二输入电极的下部和第二输出电极的下部可以在第二半导体图案上沿第一方向彼此间隔开。第二输入电极的下部和第二输出电极的下部可以在平面上与第二半导体图案的上表面和侧表面直接接触。
在本发明的示例性实施例中，第二输入电极的下部的第一外表面可以基本上与第二半导体图案的第一外表面对齐。第二输出电极的下部的第二外表面可以基本上与第二半导体图案的第二外表面对齐。
在本发明的示例性实施例中，显示装置可以包括与第一控制电极叠置并设置在第二绝缘层上的导电图案。
在本发明的示例性实施例中，导电图案可以连接到电容器的第一电极和第二电极中的一个。
在本发明的示例性实施例中，显示装置可以包括设置在导电图案与第二绝缘层之间的虚设半导体图案。
在本发明的示例性实施例中，虚设半导体图案与第二半导体图案可以包括相同的半导体材料。
在本发明的示例性实施例中，第二半导体图案的与下部叠置的部分可以掺杂有掺杂剂，并且虚设半导体图案可以掺杂有与第二半导体图案的所述部分相同的掺杂剂。
在本发明的示例性实施例中，第二薄膜晶体管可以包括设置在所述至少一个第三绝缘层上的第三控制电极。第三控制电极可以电连接到第二控制电极。
本发明的示例性实施例提供一种制造显示装置的方法。所述方法包括在基体基底上方形成第一半导体图案。所述方法包括在基体基底上形成基本上覆盖第一半导体图案的第一绝缘层。所述方法包括在第一绝缘层上形成与第一半导体图案叠置的第一控制电极和与第一控制电极间隔开的第二控制电极。所述方法包括在第一绝缘层上形成基本覆盖第一控制电极和第二控制电极的第二绝缘层。所述方法包括在第二绝缘层上形成与第二控制电极叠置的第二半导体图案、连接到第二半导体图案的第二输入电极的下部和第二输出电极的下部。所述方法包括在第二绝缘层上形成至少一个第三绝缘层；在所述至少一个第三绝缘层上形成分别连接到第二输入电极的下部和第二输出电极的下部的第二输入电极的上部和第二输出电极的上部。所述方法包括形成连接到第一半导体图案的第一输入电极和第一输出电极。第一输入电极和第一输出电极中的每个的一部分设置在所述至少一个第三绝缘层上。所述方法包括在所述至少一个第三绝缘层上形成发光二极管。
在本发明的示例性实施例中，形成第二半导体图案、第二输入电极的下部和第二输出电极的下部的步骤可以包括在第二绝缘层上形成半导体层。可以在半导体层上形成导电层。形成第二半导体图案、第二输入电极的下部和第二输出电极的下部的步骤可以包括通过使用半色调掩模来蚀刻半导体层和导电层，所述半色调掩模包括位于与第二输入电极的下部对应的位置中的第一光屏蔽部、位于与第二输出电极的下部对应的位置中的第二光屏蔽部以及设置在第一光屏蔽部与第二光屏蔽部之间的半透明部。
在本发明的示例性实施例中，所述方法可以包括在第二绝缘层上形成与第一控制电极叠置的虚设半导体图案。可以在虚设半导体图案上形成导电图案。
在本发明的示例性实施例中，所述方法可以包括在所述至少一个第三绝缘层上形成连接到第二控制电极的第三控制电极。
附图说明
通过参照附图详细地描述本发明的示例性实施例，本发明的以上和其它特征将变得更加明显，在附图中：
图1是根据本发明的示例性实施例的显示装置的框图；
图2A是根据本发明的示例性实施例的像素的等效电路图；
图2B是用于驱动图2A中所示的像素的驱动信号的波形图；
图3是根据本发明的示例性实施例的与像素对应的显示装置的剖视图；
图4是根据本发明的示例性实施例的像素的等效电路图；
图5是根据本发明的示例性实施例的与像素对应的显示装置的剖视图；
图6A至图6G是示出根据本发明的示例性实施例的制造显示装置的方法的剖视图；
图7是根据本发明的示例性实施例的显示装置的剖视图；
图8A至图8F是示出根据本发明的示例性实施例的制造显示装置的方法的剖视图；以及
图9是根据本发明的示例性实施例的显示装置的剖视图。
具体实施方式
将理解的是，当诸如层、膜、区域或板之类的组件被称为“在”另一组件“上”时，该组件可以直接在所述另一组件上或者可以存在中间组件。
贯穿说明书和附图，同样的附图标记可以指示同样的元件。
将理解的是，尽管可以在这里使用术语“第一”和“第二”来描述各种组件，但是这些组件不应受这些术语的限制。
图1是根据本发明的示例性实施例的显示装置的框图。
根据本发明的示例性实施例的显示装置可以包括时序控制器TC、扫描驱动电路SDC、数据驱动电路DDC和显示面板DP。在本发明的示例性实施例中，显示面板DP可以是发光型显示面板；然而，本发明的示例性实施例不限于此。
时序控制器TC可以接收输入图像信号，并且可以通过将输入图像信号的数据格式转换成与扫描驱动电路SDC的接口规格匹配来生成图像数据D-RGB。时序控制器TC可以输出图像数据D-RGB和各种控制信号DCS和SCS。
扫描驱动电路SDC可以从时序控制器TC接收扫描控制信号SCS。扫描控制信号SCS可以包括使扫描驱动电路SDC的操作开始的垂直起始信号和确定信号的输出时序的时钟信号。扫描驱动电路SDC可以产生多个扫描信号，并且可以将每个扫描信号顺序地输出到多条扫描线SL1至SLn中的相应的扫描线。扫描驱动电路SDC可以响应于扫描控制信号SCS产生多个发光控制信号，并且可以将多个发光控制信号中的每个输出到多条发光线EL1至ELn中的相应的发光线。
多个扫描信号和多个发光控制信号可以从一个扫描驱动电路SDC输出；然而，本发明的示例性实施例不限于此。根据本发明的示例性实施例，多个扫描驱动电路可以均输出多个扫描信号中的一些和多个发光控制信号中的一些。根据本发明的示例性实施例，产生并输出多个第一扫描信号的第一驱动电路和产生并输出与多个第一扫描信号不同的多个第二发光控制信号的第二驱动电路可以彼此分开。
数据驱动电路DDC可以从时序控制器TC接收数据控制信号DCS和图像数据D-RGB。数据驱动电路DDC可以将图像数据D-RGB转换为数据信号，并将数据信号中的每个输出到多条数据线DL1至DLm中的相应的数据线。数据信号可以均是与图像数据D-RGB的灰度值对应的模拟电压。
发光显示面板DP可以包括多条扫描线SL1至SLn、多条发光线EL1至ELn、多条数据线DL1至DLm以及多个像素PX。多条扫描线SL1至SLn可以在第一方向DR1上延伸，并且可以布置在与第一方向DR1正交的第二方向DR2上。多条发光线EL1至ELn中的每条可以与多条扫描线SL1至SLn中的对应的扫描线基本平行地布置。多条数据线DL1至DLm可以与多条扫描线SL1至SLn相交。多条数据线DL1至DLm可以与多条扫描线SL1至SLn绝缘。多个像素PX中的每个可以连接到多条扫描线SL1至SLn中的相应的扫描线、多条发光线EL1至ELn中的相应的发光线以及多条数据线DL1至DLm中的相应的数据线。
多个像素PX中的每个可以接收第一电压ELVDD和具有比第一电压ELVDD的电平低的电平的第二电压ELVSS。多个像素PX中的每个可以连接到向其施加第一电压ELVDD的电源线PL。多个像素PX中的每个可以连接到接收初始化电压Vint的初始化线RL。
多个像素PX中的每个可以电连接到三条扫描线。参照图1，第二像素行的像素可以连接到第一扫描线SL1至第三扫描线SL3。
显示面板DP可以包括多条虚设扫描线。发光显示面板DP可以包括连接到第一像素行的像素PX的虚设扫描线和连接到第n个像素行的像素PX的虚设扫描线。多个像素(例如，布置在像素列中的像素)可以连接到多条数据线DL1至DLm中的一条数据线，并且可以彼此连接。例如，像素列中的多个像素中的相邻的两个像素可以彼此电连接。
根据本发明的示例性实施例的显示装置不限于特定类型的显示装置。例如，在根据本发明的示例性实施例的显示装置中的像素驱动电路的构造中，可以根据需要添加或省略信号线。此外，可以根据需要改变像素与一条或更多条扫描线之间的连接关系。
多个像素PX可以包括发射红色光的红色像素、发射绿色光的绿色像素和发射蓝色光的蓝色像素。多个像素PX中的每个可以包括发光二极管和控制发光二极管的发光的像素驱动电路。红色像素的发光二极管、绿色像素的发光二极管和蓝色像素的发光二极管可以均包括包含彼此不同的材料的发光层。在本发明的示例性实施例中，发光二极管可以是包括有机发光层的有机发光二极管。然而，本发明的示例性实施例不限于此。发光层可以包括诸如量子点、量子棒或量子管的无机发光材料。作为示例，下面将更详细地描述有机发光显示面板。
像素驱动电路可以包括多个薄膜晶体管和电连接到所述多个薄膜晶体管的电容器。扫描驱动电路SDC和数据驱动电路DDC中的至少一个可以包括通过与像素驱动电路相同的工艺而形成的多个薄膜晶体管。
可以在基体基底上通过光刻工艺的多次迭代形成多条扫描线SL1至SLn、多条发光线EL1至ELn、多条数据线DL1至DLm、电源线PL、初始化线RL、多个像素PX、扫描驱动电路SDC和数据驱动电路DDC。可以执行沉积工艺或涂覆工艺的多次迭代，因此可以在基体基底上形成多个绝缘层。多个绝缘层中的每个可以是基本上覆盖整个显示面板DP(例如，基本上覆盖下面参照图3更详细描述的基体基底SUB的整个上表面)的薄膜。多个绝缘层中的每个可以包括与显示面板DP的至少一部分叠置的至少一个绝缘图案。绝缘层可以均包括有机层和/或无机层。保护多个像素PX的密封层可以设置在基体基底SUB上。
图2A是根据本发明的示例性实施例的像素的等效电路图。图2B是用于驱动图2A中所示的像素的驱动信号的波形图。
参照图2A，第i个像素PXi可以连接到多条数据线DL1至DLm中的第k条数据线DLk。第i个像素PXi可以响应于施加到第i条扫描线SLi的第i个扫描信号Si而激活(activate)。
第i个像素PXi可以包括有机发光二极管OLED和控制有机发光二极管OLED的像素驱动电路。作为示例，像素驱动电路可以包括七个薄膜晶体管T1至T7和一个电容器Cst。作为示例，将七个薄膜晶体管T1至T7描述为N型薄膜晶体管；然而，本发明的示例性实施例不限于此。在本发明的示例性实施例中，七个薄膜晶体管T1至T7可以是P型薄膜晶体管。如这里所使用的，术语“晶体管”可以指薄膜晶体管。
驱动晶体管可以控制供应到有机发光二极管OLED的驱动电流。根据本发明的示例性实施例，驱动晶体管可以是第一晶体管T1。第一晶体管T1的输出电极可以电连接到有机发光二极管OLED。第一晶体管T1的输出电极可以与有机发光二极管OLED的阳极直接接触，或者可以通过另一个晶体管连接到阳极。
控制晶体管的控制电极可以接收控制信号。施加到第i个像素PXi的控制信号可以包括第i-1个扫描信号Si-1、第i个扫描信号Si、第i+1个扫描信号Si+1、数据信号DK和第i个发光控制信号Ei。根据本发明的示例性实施例，控制晶体管可以包括第二晶体管T2至第七晶体管T7。
第四晶体管T4的输出电极和第一晶体管T1的控制电极之间的节点可以是第一节点N1，第七晶体管T7和电容器Cst之间的节点可以是第二节点N2。
第一晶体管T1可以包括经由第五晶体管T5接收第一电压ELVDD的输入电极、连接到第一节点N1的控制电极和输出电极。第一晶体管T1的输出电极可以经由第六晶体管T6将第一电压ELVDD提供给有机发光二极管OLED。第一晶体管T1的输入电极可以经由第三晶体管T3连接到第一节点N1。第一晶体管T1可以根据第一节点N1的电势来控制供应到有机发光二极管OLED的驱动电流。
第二晶体管T2可以包括连接到第k条数据线DLk的输入电极、连接到第i条扫描线SLi的控制电极和连接到第一晶体管T1的输出电极的输出电极。第二晶体管T2可以通过施加到第i条扫描线SLi的扫描信号Si(例如，第i个扫描信号)来导通，并且可以向电容器Cst提供施加到第k条数据线DLk的数据信号Dk。第二晶体管T2可以被称为开关晶体管。
第三晶体管T3可以包括连接到第一晶体管T1的输入电极的输入电极、连接到第i条扫描线SLi的控制电极和连接到第一节点N1的输出电极。第三晶体管T3可以响应于第i个扫描信号Si而导通。
当第二晶体管T2和第三晶体管T3被导通时，第一晶体管T1可以以二极管形式连接在第二晶体管T2与第三晶体管T3之间。因此，第二晶体管T2可以经由第一晶体管T1和第三晶体管T3连接到第一节点N1。
电容器Cst可以连接在第一节点N1与有机发光二极管OLED的阳极之间。电容器Cst可以存储与施加到第一节点N1的电压对应的电压。
第四晶体管T4可以包括连接到电源线PL的输入电极、接收第i-1个扫描信号Si-1的控制电极和连接到第一节点N1的输出电极。第四晶体管T4可以响应于第i-1个扫描信号Si-1而导通。第四晶体管T4的控制电极可以连接到第i-1条扫描线SLi-1。传输第i-1个扫描信号Si-1的信号线可以改变为虚设信号线。
第五晶体管T5可以包括连接到电源线PL的输入电极、连接到第i条发光线ELi的控制电极和连接到第一晶体管T1的输入电极的输出电极。第五晶体管T5可以响应于第i个发光控制信号Ei而导通。
第六晶体管T6可以包括连接到第一晶体管T1的输出电极的输入电极、连接到第i条发光线ELi的控制电极和连接到有机发光二极管OLED的阳极的输出电极。第六晶体管T6可以响应于从第i条发光线ELi供应的第i个发光控制信号Ei而导通。
根据第五晶体管T5和第六晶体管T6的操作，可以在电源线PL与有机发光二极管OLED之间形成或阻挡电流路径。根据本发明的示例性实施例，可以省略第五晶体管T5和第六晶体管T6中的一个。
第七晶体管T7可以包括连接到初始化线RL的输入电极、接收第i+1个扫描信号Si+1的控制电极和连接到有机发光二极管OLED的阳极的输出电极。第七晶体管T7的控制电极可以连接到第i+1条扫描线SLi+1。传输第i+1个扫描信号Si+1的信号线可以改变为虚设信号线。
当第四晶体管T4被导通时，第一节点N1可以被第一电压ELVDD复位。当第七晶体管T7被导通时，第二节点N2可以被初始化电压Vint初始化。当第七晶体管T7被导通时，有机发光二极管OLED的阳极可以被初始化电压Vint初始化。初始化电压Vint与施加到有机发光二极管OLED的阴极的第二电压ELVSS之间的电势差可以小于有机发光二极管OLED的发光阈值电压。
参照图2A和图2B，下面将更详细地描述第i个像素PXi的操作。有机发光显示面板DP可以在每个帧部分显示图像。在每个帧部分期间，可以从多条扫描线SL1至SLn顺序地扫描多个扫描信号。图2B示出了一个帧部分的一部分。
第i-1个扫描信号Si-1可以在第一初始化部分RP1期间激活。在本发明的示例性实施例中，当参照图2A描述的信号具有高电平时，可以激活扫描信号。参照图2B描述的高电平的信号可以是向其施加相应信号的晶体管的导通电压。
当第四晶体管T4被第i-1个扫描信号Si-1导通时，第一电压ELVDD可以被施加到第一节点N1。第i个扫描信号Si可以在定义在第一初始化部分RP1之后的数据写入部分DIP期间激活。当在数据写入部分DIP期间通过激活的第i个扫描信号Si使第二晶体管T2和第三晶体管T3导通时，第一晶体管T1可以二极管连接在第二晶体管T2与第三晶体管T3之间。
可以在数据写入部分DIP期间将数据信号Dk供应到第k条数据线DLk。数据信号Dk可以经由第二晶体管T2、第一晶体管T1和第三晶体管T3提供给第一节点N1。此时，由于第二晶体管T2处于二极管连接状态，所以可以向第一节点N1提供数据信号Dk与第二晶体管T2的阈值电压之间的电压差。在数据写入部分DIP期间，第一节点N1与第二节点N2之间的电压差可以存储在电容器Cst中。第二节点N2可以在先前帧中被初始化电压Vint初始化。
在第一初始化部分RP1和数据写入部分DIP期间失活(deactivate)的第i个发光控制信号Ei可以在定义在数据写入部分DIP之后的发光部分EP期间被激活。第五晶体管T5和第六晶体管T6可以通过第i个发光控制信号Ei被导通，并且可以将充入电容器Cst中的电压施加到第一晶体管T1的控制电极。
电流路径可以通过第i个发光控制信号Ei形成在电源线PL与有机发光二极管OLED之间。因此，有机发光二极管OLED可以在发光部分EP期间发光。有机发光二极管OLED可以发射具有与充到电容器Cst的电压对应的亮度的光。
第i+1个扫描信号Si+1可以在定义在发光部分EP之后的第二初始化部分RP2期间被激活。当第七晶体管T7被第i+1个扫描信号Si+1导通时，可以将初始化电压Vint施加到第二节点N2，并且可以通过初始化电压Vint使有机发光二极管OLED的阳极初始化。有机发光二极管OLED可以在第二初始化部分RP2期间停止发光。
参照图2B，作为示例，预定的延迟部分可以存在于第一初始化部分RP1、数据写入部分DIP、发光部分EP和第二初始化部分RP2之间；然而，本发明的示例性实施例不限于此。在本发明的示例性实施例中，第一初始化部分RP1、数据写入部分DIP、发光部分EP和第二初始化部分RP2可以是连续的，并且可以在它们之间不包括任何延迟。
尽管参照图2A和图2B描述了根据本发明的示例性实施例的像素PXi，但是本发明的示例性实施例不限于此。像素PXi可以包括有机发光二极管以及作为驱动有机发光二极管的驱动电路的开关晶体管、驱动晶体管和电容器。像素电路不限于具体的布置。尽管这里描述了包括六个晶体管的控制晶体管作为示例，但是本发明的示例性实施例不限于此，并且控制晶体管可以包括少于或者多于六个的薄膜晶体管。
图3是根据本发明的示例性实施例的与像素对应的显示装置的剖视图。
图3示出了包括参照图2A描述的等效电路的第一晶体管T1、第二晶体管T2、第六晶体管T6和有机发光二极管OLED的像素的剖面。
参照图3，第一晶体管T1、第二晶体管T2、第六晶体管T6和有机发光二极管OLED可以设置在基体基底SUB的上表面上方。基体基底SUB的上表面可以沿着第一方向DR1(例如，参见图1)和第二方向DR2延伸。基体基底SUB可以包括塑料基底、玻璃基底或金属基底。塑料基底可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝树脂中的至少一种。
第一晶体管T1、第二晶体管T2和第六晶体管T6中的每个可以包括输入电极、输出电极、控制电极和半导体图案。下面，术语输入电极、输出电极、控制电极和半导体图案之前的术语“第一”、“第二”和“第六”可以分别表示第一晶体管T1、第二晶体管T2和第六晶体管T6的组件。
参照图3，作为示例，第一晶体管T1、第二晶体管T2和第六晶体管T6可以在第一方向DR1上彼此间隔开；然而，本发明的示例性实施例不限于此。例如，当第一晶体管T1的第一输入电极DE1和第一输出电极SE1在第一方向DR1上彼此间隔开时，第二晶体管T2的第二输入电极DE2和第二输出电极SE2可以沿着基体基底SUB的上表面在与第一方向DR1交叉的另一个方向上彼此间隔开。
缓冲层BFL可以设置在基体基底SUB的上表面上。缓冲层BFL可以增大基体基底SUB与导电图案或半导体图案的结合强度。缓冲层BFL可以包括无机层。阻挡层可以设置在基体基底SUB的上表面上。阻挡层和/或缓冲层BFL可以减少或防止外来物质的渗透。可以根据需要包括或省略缓冲层BFL和阻挡层。与第一控制电极GE1、第二控制电极GE2和第六控制电极GE6叠置的光屏蔽图案可以设置在基体基底SUB与缓冲层BFL之间。
第一半导体图案OSP1和第六半导体图案OSP6可以设置在缓冲层BFL上。第一半导体图案OSP1和第六半导体图案OSP6中的每个可以包括多晶硅。然而，本发明的示例性实施例不限于此，第一半导体图案OSP1和第六半导体图案OSP6中的每个可以包括非晶硅。
第一半导体图案OSP1和第六半导体图案OSP6中的每个可以包括输入区域、输出区域以及限定在输入区域与输出区域之间的沟道区域。第一半导体图案OSP1和第六半导体图案OSP6的沟道区域可以限定在与第一控制电极GE1和第六控制电极GE6对应的位置中。输入区域和输出区域可以掺杂有掺杂剂，因此与沟道区域相比，输入区域和输出区域可以均具有相对高的导电性。输入区域和输出区域可以掺杂有n型掺杂剂。
第一绝缘层10(例如，第一层间绝缘层)可以设置在缓冲层BFL上。第一层间绝缘层10可以与多个像素PX叠置，并且可以基本覆盖第一半导体图案OSP1和第六半导体图案OSP6。第一层间绝缘层10可以是无机层或有机层，并且可以具有单层结构或多层结构。第一层间绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。
第一控制电极GE1、第二控制电极GE2、第六控制电极GE6以及电容器Cst的第一电极E1可以设置在第一层间绝缘层10上。第一控制电极GE1和第六控制电极GE6可以分别与第一半导体图案OSP1的沟道区域和第六半导体图案OSP6的沟道区域叠置。第一电极E1可以连接到第一控制电极GE1。
基本覆盖第一控制电极GE1、第二控制电极GE2、第六控制电极GE6和第一电极E1的第二绝缘层20(例如，第二层间绝缘层)可以设置在第一层间绝缘层10上。第二层间绝缘层20可以与多个像素PX中的每个像素共同地叠置。第二像素层间绝缘层20可以是无机层或有机层，并可以具有单层或多层结构。第二层间绝缘层20可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。第二层间绝缘层20可以包括氮化硅，并相对于层的厚度可以是具有相对高的介电常数的层。因此，可以增大电容器Cst的电容。
第二半导体图案OSP2和电容器Cst的第二电极E2可以设置在第二层间绝缘层20上。第二半导体图案OSP2可以包括氧化物半导体。氧化物半导体可以包括ITO、IGZO、ZnO、IZnO、ZIO、InO、TiO、IZTO或ZTO。
第二半导体图案OSP2可以包括结晶氧化物半导体。结晶氧化物半导体可以在垂直方向DR3上结晶。参照图3，垂直方向DR3可以是可以指示基体基底SUB的上表面的法线方向的第三方向DR3。垂直结晶氧化物半导体可以被定义为具有沟道的法线方向的生长轴的氧化物半导体。垂直结晶氧化物半导体可以被定义为c轴取向的晶体氧化物半导体。第二半导体图案OSP2可以部分地结晶。因此，第二半导体图案OSP2可以包括非晶氧化物半导体。
导电图案可以设置在第二层间绝缘层20上。导电图案可以通过与第二电极E2的工艺相同的工艺形成。作为示例，导电图案可以包括相同的材料，并可以具有与第二电极E2基本相同的分层结构。
导电图案可以包括第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1。第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以与第二半导体图案OSP2的上表面直接接触。第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1中的每个可以在平面上包括与第二半导体图案OSP2叠置的部分以及不与第二半导体图案OSP2叠置的部分。不与第二半导体图案OSP2叠置的部分可以与第二层间绝缘层20直接接触。
欧姆接触件可以限定在接触第二半导体图案OSP2的第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1的区域中。暴露于第二半导体图案OSP2的第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1的区域被定义为沟道区域。第二半导体图案OSP2可以包括设置在输入区域与输出区域之间的沟道区域，并且输入区域和输出区域中的每个可以掺杂有n型掺杂剂。第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以控制第二晶体管T2的沟道长度和沟道宽度。
多个导电图案中的一个导电图案CP可以与第一控制电极GE1叠置。所述一个导电图案CP可以连接到第二电极E2。
第三绝缘层30(例如，上绝缘层)可以设置在第二层间绝缘层20上。上绝缘层30可以具有单层结构或多层结构。上绝缘层30可以包括有机层和/或无机层。
至少一个上绝缘层30作为无机层可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和或氧化铪中的至少一种。当无机层基本上覆盖第二半导体图案OSP2的暴露的沟道区域时，可以减少或防止对第二半导体图案OSP2的沟道的损坏(例如，由于暴露于有机材料而对第二半导体图案OSP2的沟道的损坏)。
与第一层间绝缘层10和第二层间绝缘层20相比，上绝缘层30可以具有更大的厚度。因此，可以防止数据线DLk和第二控制电极GE2的干扰。与第一层间绝缘层10和第二层间绝缘层20相比，上绝缘层30可以提供相对平坦的上表面。
第一输入电极DE1、第一输出电极SE1、第六输入电极DE6、第六输出电极SE6、数据线DLk、第二输入电极DE2的上部DE2-P2和第二输出电极SE2的上部SE2-P2可以设置在上绝缘层30上。通过分别暴露第一半导体图案OSP1的输入区域和输出区域的第一接触孔CH1和第二接触孔CH2，第一输入电极DE1和第一输出电极SE1可以连接到第一半导体图案OSP1。通过分别暴露第六半导体图案OSP6的输入区域和输出区域的第五接触孔CH5和第六接触孔CH6，第六输入电极DE6和第六输出电极SE6可以连接到第六半导体图案OSP6。第一接触孔CH1、第二接触孔CH2、第五接触孔CH5和第六接触孔CH6可以穿透第一层间绝缘层10、第二层间绝缘层20和上绝缘层30。第一输出电极SE1和第六输入电极DE6可以在上绝缘层30上连接。
通过分别暴露第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1的第三接触孔CH3和第四接触孔CH4，第二输入电极DE2的上部DE2-P2和第二输出电极SE2的上部SE2-P2可以分别连接到第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1。第三接触孔CH3和第四接触孔CH4可以穿透上绝缘层30。
像素限定层PDL和有机发光二极管OLED可以设置在上绝缘层30上。作为示例，像素限定层PDL和有机发光二极管OLED可以与可以是单层的上绝缘层30直接接触；然而，本发明的示例性实施例不限于此。作为示例，有机层可以设置在上绝缘层30上。
阳极AE可以设置在上绝缘层30上。阳极AE可以直接连接到第六输出电极。像素限定层PDL的开口部OP可以暴露阳极AE的至少一部分。
像素限定层PDL的开口部OP可以限定像素PXi的发光区域PXA。例如，多个像素PX可以布置在显示面板DP的平面上以具有预定的构造。可以将设置有多个像素PX的区域定义为像素区域，并且一个像素区域可以包括发光区域PXA和与发光区域PXA相邻的非发光区域NPXA。非发光区域NPXA可以基本上围绕发光区域PXA。
空穴控制层HCL可以设置在发光区域PXA和非发光区域NPXA中。诸如空穴控制层HCL的层可以位于多个像素PX中的每个中。空穴控制层HCL可以包括空穴传输层和空穴注入层。
有机发光层EML可以设置在空穴控制层HCL上。有机发光层EML可以设置在与开口部OP对应的区域中。作为示例，有机发光层EML可以位于多个像素PX中的每个中。
电子控制层ECL可以设置在有机发光层EML上。电子控制层ECL可以包括电子传输层和电子注入层。阴极CE可以设置在电子控制层ECL上。阴极CE可以位于多个像素PX中的每个中。
薄膜密封层TFE可以设置在阴极CE上。薄膜密封层TFE可以位于多个像素PX中的每个中。薄膜密封层TFE可以包括至少两个无机层和它们之间的有机层。薄膜密封层TFE可以包括可以交替地且重复地堆叠的多个无机层和多个有机层。
有机发光层EML可以位于多个像素PX中的每个中。有机发光层EML可以产生白色光。有机发光层EML可以具有多层结构。
根据本发明的示例性实施例，薄膜密封层TFE可以基本上覆盖阴极CE并且可以与阴极CE直接接触。根据本发明的示例性实施例，覆盖层可以基本上覆盖阴极CE。薄膜密封层TFE可以基本上覆盖覆盖层，并且可以与覆盖层直接接触。
参照图3，第一晶体管T1和第六晶体管T6可以包括多晶硅半导体，因此第一晶体管T1和第六晶体管T6可以具有相对高的电子迁移率。可以是第二晶体管T2中的栅极绝缘层的第二层间绝缘层20可以相对薄，因此可以增大第二晶体管T2的导通电流速度和可靠性。上绝缘层30可以相对厚，因此可以减少或消除数据线DLk的信号干扰。
图4是根据本发明的示例性实施例的像素的等效电路图。图5是根据本发明的示例性实施例的与像素对应的显示装置的剖视图。
像素PXi可以包括作为显示元件的有机发光二极管OLED。有机发光二极管OLED可以是前发光型二极管或后发光型二极管。像素PXi可以包括可以是驱动有机发光二极管OLED的驱动电路的第一晶体管T1(例如，驱动晶体管)、第二晶体管T2(例如，开关晶体管)和电容器Cst。
第二晶体管T2可以响应于施加到第i条扫描信号线SLi的扫描信号而输出施加到第k条数据线DLk的数据信号。电容器Cst可以存储与从第二晶体管T2接收的数据信号对应的电压。
第一晶体管T1可以与存储在电容器Cst中的电荷(例如，电压)量对应地控制流过有机发光二极管OLED的驱动电流。有机发光二极管OLED可以在第一晶体管T1的导通部分期间发光。
参照图5，第一晶体管T1与有机发光二极管OLED之间的连接关系可以与参照图3描述的显示装置中的连接关系不同。如参照图3所述，第一晶体管T1可以经由第六晶体管T6间接连接到阳极AE；然而，参照图5描述的第一晶体管T1的输出电极SE1可以直接连接到有机发光二极管OLED中的阳极AE。
如参照图2A至图5所描述的，可以根据需要修改像素中的驱动电路的构造。然而，即使像素中的驱动电路的构造被修改，第一晶体管T1、第二晶体管T2和电容器Cst的剖面结构也可以保持基本相同。
图6A至图6G是示出根据本发明的示例性实施例的制造显示装置的方法的剖视图。
尽管下面参照图5进行了描述，但是相同的描述可以基本上相同地应用于这里参照图3描述的显示装置。然而，关于参照图3描述的显示装置，第六晶体管T6可以通过与第一晶体管T1相同的工艺形成。参照图2A描述的第三晶体管T3至第五晶体管T5和第七晶体管T7可以通过与第一晶体管T1或第六晶体管T6相同的工艺来形成。
参照图6A，可以在基体基底SUB的上表面上形成缓冲层BFL。可以通过沉积、涂覆或印刷无机材料来形成缓冲层BFL。可以在缓冲层BFL的部分区域中形成第一半导体图案OSP1。在缓冲层BFL的整个上表面上形成半导体层之后，可以通过光刻工艺来使它图案化。第一半导体图案OSP1可以包括多晶硅。作为示例，可以执行结晶操作。
参照图6B，可以在缓冲层BFL上形成基本覆盖第一半导体图案OSP1的第一层间绝缘层10。可以通过沉积、涂覆或印刷无机材料或有机材料来形成第一层间绝缘层10。可以在第一层间绝缘层10上形成与第一半导体图案OSP1叠置的第一控制电极GE1和不与第一半导体图案OSP1叠置的第二控制电极GE2。
在第一层间绝缘层10上形成导电层之后，可以通过光刻工艺使导电层图案化来形成第一控制电极GE1和第二控制电极GE2。第一控制电极GE1可以在第一方向DR1上设置在第一半导体图案OSP1的内侧处。可以通过相同的工艺形成电容器Cst的第一电极E1。
可以用掺杂剂对第一半导体图案OSP1进行掺杂。在掺杂工艺期间，第一控制电极GE1可以用作掩模。与第一控制电极GE1叠置的区域(例如，沟道区域)可以基本上不掺杂，在沟道区域的相对侧上的区域(例如，输入区域和输出区域)可以掺杂。可以通过使用诸如五价元素的n型掺杂剂来执行掺杂。
参照图6C，可以在第一层间绝缘层10上形成覆盖第一控制电极GE1、第二控制电极GE2和第一电极E1的第二层间绝缘层20。可以通过沉积无机材料，或者沉积、涂覆或印刷有机材料来形成第二层间绝缘层20。
可以在第二层间绝缘层20上形成第二半导体图案OSP2。在第二层间绝缘层20的基本上整个上表面上形成半导体层之后，可以通过光刻工艺来使它图案化。
第二半导体图案OSP2可以包括氧化物半导体。第二半导体图案OSP2可以包括非晶氧化物半导体或结晶氧化物半导体。可以通过执行额外的结晶工艺来形成结晶氧化物半导体，或者可以通过控制用于形成氧化物半导体层的工艺条件来形成结晶氧化物半导体。
参照图6D，可以在第二层间绝缘层20上形成导电图案。在通过沉积工艺、涂覆工艺或印刷工艺在第二层间绝缘层20上形成导电层之后，可以通过光刻工艺使它图案化。因此，可以形成连接到第二半导体图案OSP2的第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1。可以与第二输入电极DE2的下部DE2-P1一起基本同时地形成与第一控制电极GE1叠置的导电图案CP和电容器Cst的第二电极E2。
参照图6E，可以在第二层间绝缘层20上形成上绝缘层30。可以通过沉积无机材料或者沉积、涂覆或印刷有机材料来形成上绝缘层30。
可以通过光刻工艺来形成第一接触孔CH1至第四接触孔CH4。第一接触孔CH1和第二接触孔CH2可以分别暴露第一半导体图案OSP1的输入区域和输出区域。第一接触孔CH1和第二接触孔CH2可以穿透第一层间绝缘层10、第二层间绝缘层20和上绝缘层30。第三接触孔CH3和第四接触孔CH4可以分别暴露第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1。
参照图6F，可以在上绝缘层30上形成导电图案。在通过沉积工艺、涂覆工艺或印刷工艺在上绝缘层30上形成导电层之后，可以通过光刻工艺来使它图案化。可以形成分别经由第一接触孔CH1和第二接触孔CH2连接到第一半导体图案OSP1的输入区域和输出区域的第一输入电极DE1和第一输出电极SE1。可以形成分别经由第三接触孔CH3和第四接触孔CH4连接到第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1的第二输入电极DE2的上部DE2-P2和第二输出电极SE2的上部SE2-P2。
参照图6G，可以在上绝缘层30上形成像素限定层PDL、有机发光二极管OLED和薄膜密封层TFE。可以在上绝缘层30上形成阳极AE。可以形成具有暴露阳极AE的开口部的像素限定层PDL。然后，可以通过沉积工艺、涂覆工艺或印刷工艺的多次迭代形成多个层。另外，可以通过光刻工艺使特定层图案化。通过这样的工艺，可以形成有机发光二极管OLED和薄膜密封层TFE。
图7是根据本发明的示例性实施例的显示装置的剖视图。图8A至图8F是示出根据本发明的示例性实施例的制造显示装置的方法的剖视图。
下面将参照图7和图8A至图8F更详细地描述根据本发明的示例性实施例的制造显示装置的方法。下面描述的方法可以与上面参照图5和图6A至图6G描述的方法基本相同，因此可以省略重复的描述，并且可以关注方法之间的差异。
参照图7，第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以设置在第二半导体图案OSP2的内侧处。第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以在第一方向DR1上彼此间隔开。第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以在平面上设置在第二半导体图案OSP2的内侧处。作为示例，第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以与第二半导体图案OSP2叠置。第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1可以不与第二层间绝缘层20直接接触。
第二输入电极DE2的下部DE2-P1的外表面P1-S1可以与第二半导体图案OSP2的第一外表面OSP2-S1对齐，并且第二输出电极SE2的下部SE2-P1的外表面P1-S2可以与第二半导体图案OSP2的第二外表面OSP2-S2对齐。作为示例，通过相同的蚀刻工艺分别被蚀刻，第二输入电极DE2的下部DE2-P1的外表面P1-S1可以与第二半导体图案OSP2的第一外表面OSP2-S1对齐并且第二输出电极SE2的下部SE2-P1的外表面P1-S2可以与第二半导体图案OSP2的第二外表面OSP2-S2对齐。
第二半导体图案OSP2的第一外表面OSP2-S1和第二半导体图案OSP2的第二外表面OSP2-S2可以在第一方向DR1上彼此面对。第二输入电极DE2的下部DE2-P1的内表面和第二输出电极SE2的下部SE2-P1的内表面可以在第一方向DR1上彼此间隔开。第二输入电极DE2的下部DE2-P1的内表面与第二输出电极SE2的下部SE2-P1的内表面之间的距离可以与第二半导体图案OSP2的沟道长度基本相同。
参照图7，虚设半导体图案OSP-C可以设置在第二电极E2与第二层间绝缘层20之间。虚设半导体图案OSP-T1可以设置在导电图案CP与第二层间绝缘层20之间。
虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以包括相同的半导体材料。虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以包括氧化物半导体。
虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以通过相同的工艺形成，因此虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以具有彼此基本上相同的特性。例如，虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以包括垂直结晶氧化物半导体。
虚设半导体图案OSP-C和OSP-T1中的每个可以是介电层或导电层。虚设半导体图案OSP-C和OSP-T1中的每个可以包括具有相对高的介电常数的半导体材料。因此，虚设半导体图案OSP-C和OSP-T1可以具有介电性质。虚设半导体图案OSP-C可以增大电容器Cst的电容。
虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以掺杂有n型掺杂剂。因此，虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2可以均是导电的。然而，第二半导体图案OSP2的沟道区域可以不是导电的。下面将更详细地描述虚设半导体图案OSP-C和OSP-T1以及第二半导体图案OSP2。
参照图8A，可以在基体基底SUB上形成缓冲层BFL、第一半导体图案OSP1、第一层间绝缘层10、第一控制电极GE1、第二控制电极GE2、第一电极E1和第二层间绝缘层20。参照图8A描述的工艺可以与参照图6A至图6C描述的工艺基本相同，因此，可以省略重复的描述。
参照图8B，可以在第二层间绝缘层20上形成半导体层OSL和导电层ML。在形成半导体层OSL之后，可以在半导体层OSL上直接形成导电层ML。半导体层OSL可以包括氧化物半导体。在形成半导体层OSL之后，可以执行掺杂工艺。例如，掺杂有n型掺杂剂的半导体层OSL可具有导电性。
可以基本上同时使导电层ML和半导体层OSL图案化。例如，半色调掩模MSK可以用作图案化掩模。半色调掩模MSK可以包括位于与第二输入电极DE2的下部DE2-P1对应的位置中的第一光屏蔽部ST1、位于与第二输出电极SE2的下部SE2-P1对应的位置中的第二光屏蔽部ST2以及设置在第一光屏蔽部ST1与第二光屏蔽部ST2之间的半透明部HT。可以在半透明部HT中限定多个狭缝。半色调掩模MSK可以包括位于与第一控制电极GE1对应的位置中的第三光屏蔽部ST3以及位于与第二电极E2对应的位置中的第四光屏蔽部ST4。半色调掩模MSK可以包括被构造为透射光的多个光透射部MSK-OP。
参照图8B和图8C，当基本上同时使导电层ML和半导体层OSL图案化时，可以在第二绝缘层20上形成第二半导体图案OSP2、虚设半导体图案OSP-T1和OSP-C、第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1。可以在第二半导体图案OSP2以及虚设半导体图案OSP-T1和OSP-C中的对应的半导体图案上设置第二输入电极DE2的下部DE2-P1、第二输出电极SE2的下部SE2-P1、导电图案CP和第二电极E2中的每个。因此，第二输入电极DE2的下部DE2-P1、第二输出电极SE2的下部SE2-P1、导电图案CP和第二电极E2中的每个可以不与第二层间绝缘层20直接接触。
第二半导体图案OSP2的基本中心的区域可以被第二输入电极DE2的下部DE2-P1和第二输出电极SE2的下部SE2-P1暴露。可以通过等离子体处理去除基本中心的区域，从而形成沟道区域，因此可以去除第二半导体图案OSP2的基本中心的区域的导电性。可以通过使用N2气体作为等离子体气体PT来使第二半导体图案OSP2的暴露的基本中心的区域失活。
可以根据需要选择性地执行等离子体处理。例如，如果半导体层OSL未被掺杂，则可以省略等离子体处理。
参照图8D至图8F，可以执行与参照图6E至图6G描述的工艺基本相同的工艺，因此可以省略重复的描述。
图9是根据本发明的示例性实施例的显示装置的剖视图。
下面参照图9描述的显示装置可以与上面参照图7描述的显示装置基本相同，因此可以省略重复的描述，并且可以关注显示装置之间的差异。
参照图9，第二晶体管T2可以包括两个控制电极GE2-1和GE2-2。第二晶体管T2可以具有双栅极结构。两个控制电极GE2-1和GE2-2中的一个控制电极GE2-1(例如，下控制电极)可以设置在第一层间绝缘层10与第二层间绝缘层20之间，另一个控制电极GE2-2(例如，上控制电极)可以设置在上绝缘层30上。除了描述下控制电极GE2-1与第二控制电极GE2之间的差异之外，参照图9描述的下控制电极GE2-1可以与参照图7描述的第二控制电极GE2基本相同。上控制电极GE2-2可以被称为第三控制电极。
上控制电极GE2-2可以设置在第二输入电极DE2的上部DE2-P2与第二输出电极SE2的上部SE2-P2之间。下控制电极GE2-1和上控制电极GE2-2可以彼此电连接。两个控制电极GE2-1和GE2-2可以通过穿透上绝缘层30和第二层间绝缘层20的接触孔而彼此连接。上绝缘层30可以是与第二层间绝缘层20相似的栅极绝缘层。
可以通过用于形成第二输入电极DE2的上部DE2-P2(例如，参见图8E)的工艺基本上同时形成上控制电极GE2-2和第二输入电极DE2的上部DE2-P2。上控制电极GE2-2和第二输入电极DE2的上部DE2-P2可以包括相同的材料并且可以具有彼此基本相同的层结构。
上面参照图3描述的第二晶体管T2也可以包括两个控制电极GE2-1和GE2-2。
根据本发明的示例性实施例，可以是第二薄膜晶体管中的栅极绝缘层的第二层间绝缘层可以具有相对薄的厚度。可以增大第二薄膜晶体管的导通电流速度和可靠性。
数据线可以设置在上绝缘层上。上绝缘层可以基本上覆盖氧化物半导体的沟道区域。可以省略用于覆盖氧化物半导体的额外的无机层。
虽然已经参照本发明的示例性实施例示出和描述了本发明，但是对于本领域普通技术人员将明显的是，在不脱离本发明的精神和范围的情况下，可以对其做出形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
基体基底；
第一晶体管，位于所述基体基底上方，并包括第一输入电极、第一输出电极、位于第一绝缘层下方的第一半导体图案以及位于所述第一绝缘层上方并位于第二绝缘层下方的第一控制电极；
第二晶体管，位于所述基体基底上方，并包括第二输入电极、第二输出电极、位于所述第一绝缘层上方并位于所述第二绝缘层下方的第二控制电极以及位于所述第二绝缘层上方的第二半导体图案；
至少一个第三绝缘层，位于所述第二绝缘层上方；
发光二极管，位于所述至少一个第三绝缘层上方；以及
电容器，电连接到所述第一晶体管和所述第二晶体管中的至少一个。
2.根据权利要求1所述的显示装置，其中，所述第一半导体图案包括多晶硅半导体，并且所述第二半导体图案包括氧化物半导体。
3.根据权利要求2所述的显示装置，其中，所述氧化物半导体包括垂直晶体。
4.根据权利要求1所述的显示装置，其中，所述第二输入电极和所述第二输出电极中的每个包括：
下部，与所述第二半导体图案直接接触；以及
上部，设置在所述至少一个第三绝缘层上，并经由穿透所述至少一个第三绝缘层的第一接触孔连接到所述下部。
5.根据权利要求4所述的显示装置，其中，所述第一输入电极和所述第一输出电极中的每个设置在所述至少一个第三绝缘层上，并且经由穿透所述第一绝缘层、所述第二绝缘层和所述至少一个第三绝缘层的第二接触孔连接到所述第一半导体图案。
6.根据权利要求4所述的显示装置，其中，所述电容器包括：
第一电极，与所述第一控制电极设置在同一层上；以及
第二电极，与所述下部设置在同一层上，
其中，所述第二绝缘层设置在所述第一电极与所述第二电极之间。
7.根据权利要求6所述的显示装置，所述显示装置还包括设置在所述第二电极与所述第二绝缘层之间的虚设半导体图案。
8.根据权利要求7所述的显示装置，其中，所述虚设半导体图案和所述第二半导体图案包括相同的半导体材料。
9.根据权利要求4所述的显示装置，其中，所述第二输入电极的下部和所述第二输出电极的下部在所述第二半导体图案上沿第一方向彼此间隔开，并且所述第二输入电极的下部和所述第二输出电极的下部与所述第二半导体图案的上表面和侧表面直接接触。
10.根据权利要求4所述的显示装置，其中，所述第二输入电极的下部的第一外表面基本上与所述第二半导体图案的第一外表面对齐；
所述第二输出电极的下部的第二外表面基本上与所述第二半导体图案的第二外表面对齐。
11.根据权利要求4所述的显示装置，所述显示装置还包括与所述第一控制电极叠置并设置在所述第二绝缘层上的导电图案。
12.根据权利要求11所述的显示装置，其中，所述导电图案连接到所述电容器的第一电极和第二电极中的一个。
13.根据权利要求11所述的显示装置，所述显示装置还包括设置在所述导电图案与所述第二绝缘层之间的虚设半导体图案。
14.根据权利要求13所述的显示装置，其中，所述虚设半导体图案与所述第二半导体图案包括相同的半导体材料。
15.根据权利要求13所述的显示装置，其中，所述第二半导体图案的与所述下部叠置的部分掺杂有掺杂剂，并且所述虚设半导体图案掺杂有与所述第二半导体图案的所述部分相同的掺杂剂。
16.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管还包括设置在所述至少一个第三绝缘层上的第三控制电极，其中，所述第三控制电极电连接到所述第二控制电极。
17.一种制造显示装置的方法，所述方法包括下述步骤：
在基体基底上方形成第一半导体图案；
在所述基体基底上形成基本上覆盖所述第一半导体图案的第一绝缘层；
在所述第一绝缘层上形成与所述第一半导体图案叠置的第一控制电极和与所述第一控制电极间隔开的第二控制电极；
在所述第一绝缘层上形成基本覆盖所述第一控制电极和所述第二控制电极的第二绝缘层；
在所述第二绝缘层上形成与所述第二控制电极叠置的第二半导体图案、连接到所述第二半导体图案的第二输入电极的下部和第二输出电极的下部；
在所述第二绝缘层上形成至少一个第三绝缘层；
在所述至少一个第三绝缘层上形成分别连接到所述第二输入电极的所述下部和所述第二输出电极的所述下部的所述第二输入电极的上部和所述第二输出电极的上部；
形成连接到所述第一半导体图案的第一输入电极和第一输出电极，其中，所述第一输入电极和所述第一输出电极中的每个的一部分设置在所述至少一个第三绝缘层上；以及
在所述至少一个第三绝缘层上形成发光二极管。
18.根据权利要求17所述的方法，其中，所述形成所述第二半导体图案、所述第二输入电极的下部和所述第二输出电极的下部的步骤包括：
在所述第二绝缘层上形成半导体层；
在所述半导体层上形成导电层；以及
通过使用半色调掩模来蚀刻所述半导体层和所述导电层，所述半色调掩模包括位于与所述第二输入电极的下部对应的位置中的第一光屏蔽部、位于与所述第二输出电极的下部对应的位置中的第二光屏蔽部以及设置在所述第一光屏蔽部与所述第二光屏蔽部之间的半透明部。
19.根据权利要求17所述的方法，所述方法还包括：
在所述第二绝缘层上形成与所述第一控制电极叠置的虚设半导体图案；以及
在所述虚设半导体图案上形成导电图案。
20.根据权利要求17所述的方法，所述方法还包括在所述至少一个第三绝缘层上形成连接到所述第二控制电极的第三控制电极。
CN201710778238.0A 2016-09-02 2017-09-01 显示装置及其制造方法 Active CN107799535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311108509.3A CN117116951A (zh) 2016-09-02 2017-09-01 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160113445A KR102389264B1 (ko) 2016-09-02 2016-09-02 표시장치 및 그 제조방법
KR10-2016-0113445 2016-09-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311108509.3A Division CN117116951A (zh) 2016-09-02 2017-09-01 显示装置

Publications (2)

Publication Number Publication Date
CN107799535A true CN107799535A (zh) 2018-03-13
CN107799535B CN107799535B (zh) 2023-09-12

Family

ID=61282149

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311108509.3A Pending CN117116951A (zh) 2016-09-02 2017-09-01 显示装置
CN201710778238.0A Active CN107799535B (zh) 2016-09-02 2017-09-01 显示装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311108509.3A Pending CN117116951A (zh) 2016-09-02 2017-09-01 显示装置

Country Status (3)

Country Link
US (7) US10340472B2 (zh)
KR (2) KR102389264B1 (zh)
CN (2) CN117116951A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216727A (zh) * 2019-07-09 2021-01-12 三星显示有限公司 显示装置及制造该显示装置的方法
CN112435622A (zh) * 2020-11-25 2021-03-02 合肥京东方卓印科技有限公司 显示基板及其驱动方法、显示装置
WO2022110940A1 (zh) * 2020-11-26 2022-06-02 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
WO2022246593A1 (zh) * 2021-05-24 2022-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
WO2023035141A1 (zh) * 2021-09-08 2023-03-16 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR102527793B1 (ko) * 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN109920922B (zh) * 2017-12-12 2020-07-17 京东方科技集团股份有限公司 有机发光器件及其制备方法、显示基板、显示驱动方法
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN108470747B (zh) * 2018-02-05 2021-04-02 惠科股份有限公司 一种显示面板和显示装置
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN108877674A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102620228B1 (ko) * 2018-08-16 2024-01-02 삼성디스플레이 주식회사 표시 장치
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
CN113196875A (zh) * 2018-12-27 2021-07-30 夏普株式会社 显示装置及显示装置的制造方法
KR20200107012A (ko) 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102658007B1 (ko) * 2019-07-30 2024-04-17 삼성디스플레이 주식회사 표시패널, 이에 포함되는 박막 트랜지스터, 및 이의 제조 방법
KR20210021218A (ko) 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN114447029A (zh) * 2020-10-19 2022-05-06 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110021259A (ko) * 2009-08-25 2011-03-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130023079A (ko) * 2011-08-26 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 모듈, 발광 장치, 발광 모듈의 제작 방법, 발광 장치의 제작 방법
KR20150010523A (ko) * 2013-07-19 2015-01-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US20150055047A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Liquid Crystal Displays with Oxide-Based Thin-Film Transistors
KR20150051824A (ko) * 2013-11-05 2015-05-13 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150101394A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160013473A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
CN105552083A (zh) * 2014-10-27 2016-05-04 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
US20160217746A1 (en) * 2015-01-26 2016-07-28 Samsung Display Co., Ltd. Organic light emitting diode display

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563068B1 (ko) 2004-06-30 2006-03-24 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR101240651B1 (ko) 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
KR102469154B1 (ko) * 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102241160B1 (ko) * 2008-11-28 2021-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101073301B1 (ko) 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
EP2486569B1 (en) * 2009-10-09 2019-11-20 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
KR101622182B1 (ko) 2009-11-19 2016-05-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
KR101935465B1 (ko) 2012-07-02 2019-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140044578A (ko) 2012-10-05 2014-04-15 삼성디스플레이 주식회사 화소, 표시장치 및 그 구동 방법
KR102035302B1 (ko) * 2013-04-25 2019-10-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로
KR20140139304A (ko) 2013-05-27 2014-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102056466B1 (ko) * 2013-06-04 2019-12-17 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR20140144566A (ko) 2013-06-11 2014-12-19 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR102103960B1 (ko) 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
JP6258047B2 (ja) * 2014-01-27 2018-01-10 株式会社ジャパンディスプレイ 発光素子表示装置
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) * 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR101561803B1 (ko) * 2014-02-24 2015-10-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10381600B2 (en) 2015-09-10 2019-08-13 Sharp Kabushiki Kaisha Organic electroluminescence device, illumination device, and display device
US9911762B2 (en) * 2015-12-03 2018-03-06 Innolux Corporation Display device
KR102626961B1 (ko) 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180025354A (ko) 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110021259A (ko) * 2009-08-25 2011-03-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130023079A (ko) * 2011-08-26 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 모듈, 발광 장치, 발광 모듈의 제작 방법, 발광 장치의 제작 방법
KR20150010523A (ko) * 2013-07-19 2015-01-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US20150055047A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Liquid Crystal Displays with Oxide-Based Thin-Film Transistors
KR20150051824A (ko) * 2013-11-05 2015-05-13 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150101394A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160013473A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
CN105552083A (zh) * 2014-10-27 2016-05-04 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
US20160217746A1 (en) * 2015-01-26 2016-07-28 Samsung Display Co., Ltd. Organic light emitting diode display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216727A (zh) * 2019-07-09 2021-01-12 三星显示有限公司 显示装置及制造该显示装置的方法
CN112435622A (zh) * 2020-11-25 2021-03-02 合肥京东方卓印科技有限公司 显示基板及其驱动方法、显示装置
WO2022111101A1 (zh) * 2020-11-25 2022-06-02 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
US11854509B2 (en) 2020-11-25 2023-12-26 Hefei Boe Joint Technology Co., Ltd. Display substrate and driving method conducive to reduce total number of gate scan lines narrowing bezel of display substate
WO2022110940A1 (zh) * 2020-11-26 2022-06-02 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
US11887540B2 (en) 2020-11-26 2024-01-30 Hefei Visionox Technology Co., Ltd. Pixel circuit and driving method thereof, and display panel
WO2022246593A1 (zh) * 2021-05-24 2022-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
GB2615665A (en) * 2021-05-24 2023-08-16 Boe Technology Group Co Ltd Pixel circuit and driving method therefor, and display device
WO2023035141A1 (zh) * 2021-09-08 2023-03-16 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Also Published As

Publication number Publication date
KR20220053537A (ko) 2022-04-29
US10673008B2 (en) 2020-06-02
US11871596B2 (en) 2024-01-09
US20200227668A1 (en) 2020-07-16
US10790467B2 (en) 2020-09-29
US10854837B2 (en) 2020-12-01
US11575100B2 (en) 2023-02-07
US20190326543A1 (en) 2019-10-24
US20210074943A1 (en) 2021-03-11
US10340472B2 (en) 2019-07-02
US20200328369A1 (en) 2020-10-15
US20210074944A1 (en) 2021-03-11
KR102389264B1 (ko) 2022-04-22
KR20180026610A (ko) 2018-03-13
CN107799535B (zh) 2023-09-12
US20230099080A1 (en) 2023-03-30
US20180069190A1 (en) 2018-03-08
CN117116951A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
CN107799535A (zh) 显示装置及其制造方法
US11751434B2 (en) Semiconductor device including an oxide thin film transistor
US11690259B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US11289588B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
KR102550604B1 (ko) 반도체장치 및 그 제조방법
CN107799064A (zh) 有机发光显示装置及其制造方法
KR102605250B1 (ko) 반도체 장치 및 그 제조 방법
KR102629893B1 (ko) 유기발광 표시장치
EP3945587A1 (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant