KR101038685B1 - 유기전계 발광소자와 그 제조방법 - Google Patents

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 특히 저마스크 공정으로 제작된 유기전계 발광소자용 박막트랜지스터 어레이기판의 구성과 그 제조방법에 관한 것이다.

본 발명에 따른 유기전계 발광소자용 어레이기판의 제조방법을 요약하면 아래와 같다.

제 1 마스크 공정 : 다결정 액티브층 형성.

제 2 마스크 공정 : 화소 전극 형성.

제 3 마스크 공정 : 소스 및 드레인 전극과 데이터 배선 및 데이터 패드 형성.

제 4 마스크 공정 : 게이트 전극과 게이트 배선 및 게이트 패드형성.

제 5 마스크 공정 : 뱅크 형성.

전술한 바와 같은 5 마스크 공정으로 본 발명에 따른 유기전계 발광소자용 어레이기판을 제작할 수 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}

도 1은 종래의 유기전계 발광소자의 한 화소를 개략적으로 도시한 평면도이고,

도 2는 일반적인 유기전계 발광소자의 한 화소를 나타낸 등가회로도이고,

도 3a 내 3f는 종래에 따른 유기전계 발광소자용 어레이기판의 제조공정을 종래의 공정순서에 따라 도시한 공정 단면도이고,

도 4는 본 발명에 따른 유기전계 발광소자용 어레이기판의 한 화소를 도시한 확대 평면도이고,

도 5a와 도 5b와 도 5c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여, 본 발명에 따른 제 1 마스크 공정을 나타낸 도면이고,

도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여, 본 발명에 따른 제 2 마스크 공정을 나타낸 도면이고,

도 9a와 도 9b와 도 9c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여, 본 발명에 따른 제 3 마스크 공정을 나타낸 도면이고,

도 10a와 도 10b와 도 10c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여, 본 발명에 따른 제 4 마스크 공정을 나타낸 도면이고,

도 11a와 도 1b와 도 11c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여, 본 발명에 따른 제 5 마스크 공정을 나타낸 도면이고,

도 12는 본 발명에 따른 유기전계 발광소자의 단면도이다.

<도면의 주요부분에 대한 간단한 설명>

100 : 기판 102 : 제 1 액티브 패턴

104 : 제 2 액티브 패턴 124 : 화소 전극

126 : 제 1 소스 전극 128 : 제 1 드레인 전극

130 : 제 2 소스 전극 132 : 제 2 드레인 전극

134 : 스토리지 제 1 전극 136 : 데이터 배선

138 : 데이터 패드 142,144 : 게이트 전극

146 : 스토리지 제 2 전극 148 : 게이트 배선

150 : 게이트 패드

본 발명은 유기전계 발광소자에 관한 것으로 특히, 저마스크 공정으로 제작 된 유기전계 발광소자용 어레이기판과 이를 포함하는 유기전계 발광소자의 제조방법에 관한 것이다.

일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.

이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.

상기 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.

상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.

따라서, 소형의 표시소자에 적용할 경우에는 상기 수동 매트릭스형 유기전계발광소자를 사용하는 반면, 대면적의 표시소자에 적용할 경우에는 상기 능동매트릭스형 유기전계 발광소자를 사용한다.

이하, 도 1를 참조하여 종래의 능동 매트릭스형 소자의 구성을 개략적으로 설명한다.

도 1은 종래의 능동매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.

도시한 바와 같이, 유기전계 발광소자(70)는 투명하고 유연성이 있는 제 1 기판(10)의 상부에 박막트랜지스터(T) 어레이부(72)와, 상기 박막트랜지스터 어레이부(72)의 상부에 양극 전극(74, anode electrode)과 유기 발광층(78)과 음극 전극(82, cathode electrode)을 구성한다.

상기 양극 전극(74)은 홀 주입전극으로 주로 투명한 재질로 형성되고, 상기 음극 전극(82)은 전자 주입전극으로 불투명한 재질로 형성되기 때문에, 빛은 어레이부(72)를 통과하여 하부로 발광된다.

이때, 상기 발광층(78)은 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.

상기 제 1 기판(10)이 흡습제(92)가 부착된 제 2 기판(90)과 실런트(80)를 통해 합착되므로서 유기전계 발광소자(70)가 완성된다.

이때, 상기 흡습제(92)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(90)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(92)를 놓고 테이프(95)를 부착함으로서 흡습제(92)를 고정한다.

전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성 및 구동방식을 이하, 도 2의 등가회로도를 참조하여 설명한다.

도 2는 종래의 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.

도시한 바와 같이, 기판(10)의 일 방향으로 게이트 배선(GL)과 이와는 수직 하게 교차하는 데이터 배선(DL)이 구성된다.

상기 데이터 배선(DL)과 게이트 배선(GL)의 교차지점에는 스위칭 소자(T_S)와 전기적으로 연결된 구동 소자(T_D)가 구성된다.

이때, 상기 구동 소자(T_D)는 p타입 박막트랜지스터이기 때문에, 박막트랜지스터의 소스 전극(56)과 게이트 전극(22)사이에 스토리지 캐패시터(C_ST)가 구성되고, 상기 구동 소자(T_D)의 드레인 전극(58)은 유기 발광층(E)의 양극 전극(도 1의 74, anode electrode)과 접촉하여 구성된다.

전술한 구성에서, 상기 구동소자(T_D)의 게이트 전극(22)과 소스 전극(56)사에 스토리지 캐패시터(C_ST)가 구성된다.

상기 구동 소자(T_D)의 소스 전극(56)과 전원배선(30)을 연결하여 구성한다.

전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.

먼저, 상기 스위칭 소자(T_S)의 게이트 전극(20)에 게이트 신호가 인가되면 상기 데이터 배선(DL)을 흐르는 전류 신호는 상기 스위칭 소자(T_S)를 통해 전압 신호로 바뀌어 구동 소자(T_D)의 게이트 전극(22)에 인가된다.

이와 같이 하면, 상기 구동 소자(T_D)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.

이때, 상기 스토리지 캐패시터(C_ST)에 저장된 신호는 상기 게이트 전극(22)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(T_S)가 오프 상태가 되더라도 다음신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.

상기 스위칭 소자(T_S)와 구동 소자(T_D)는 다결정 박막트랜지스터로 구성할 수 있다.

전술한 구성에서, 상기 발광부를 제외한 박막트랜지스터 어레이기판은 일반적으로 6 마스크 공정으로 제작될 수 있다.

이하, 도 3a 내지 도 3f를 참조하여, 종래에 따른 유기전계 발광소자용 어레이기판의 제조공정을 상세히 설명한다.

도 3a 내지 도 3f는 유기전계 발광소자용 어레이기판의 제조공정을 종래의 공정순서에 따라 도시한 공정 단면도이다.

(도 3a 내지 도 3f는 종래의 제조공정을 마스크 공정 순서로 설명한 것이며, 상기 마스크 공정이라 함은 기판에 형성된 박막층을 노광-현상-식각의 순서로 패터닝하는 공정을 의미한다.)

먼저, 도 3a는 제 1 마스크 공정 단계로, 공정에 앞서 기판(10)상에 스위칭부(S)와 구동부(D)와 스토리지부(C)와 화소부(P)를 정의한다.

연속하여, 상기 기판(10)의 전면에 비정질 실리콘(a-Si:H)을 증착한 후, 탈수소화 공정과 열을 이용한 결정화 공정을 통해 폴리 실리콘층(미도시)을 형성한다.

상기 폴리 실리콘 층을 제 1 마스크 공정으로 패턴하여, 상기 스위칭부(S)와 구동부(D)에는 제 1, 2 액티브 패턴(12,14)을 형성한다.

상기 스위칭부(S)와 구동부(D)에 형성된 제 1, 2 액티브 패턴(12,14)은 각각 제 1 액티브 영역(12a,14a)과 제 2 액티브 영역(12b,14b)으로 정의된다.

연속하여, 상기 제 1, 2액티브 패턴(12,14)이 형성된 기판(10)의 전면에 절연물질을 증착하여 제 1 절연막인 게이트 절연막(16)을 차례로 형성한다.

도 3b는 제 2 마스크 공정 단계로, 상기 게이트 절연막(16)이 형성된 기판(10)의 전면에 알루미늄(Al),알루미늄합금(AlNd), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리텅스텐(MoW)을 포함하는 도전성 금속 그룹 중 선택된 하나 이상의 금속을 증착하여 제 1 금속층(미도시)을 형성한다.

상기 제 1 금속층을 증착한 후 제 2 마스크 공정으로 패턴하여, 상기 스위칭부(S)와 구동부(D)의 각 제 1 액티브 영역(12a,14a)에 게이트 전극(20, 22)을 형성하게 된다. 동시에,상기 스토리지부에 스토리지 제 1 전극(24)을 형성한다.

다음으로, 상기 각 게이트 전극(20,22) 및 스토리지 제 1 전극(24)을 형성한 후, 상기 게이트 전극(20,22)을 도핑 방지막으로 하여 스위칭부(S)의 제 2 액티브 영역(12b)과 상기 구동부(D)의 제 2 액티브 영역(14b)에 p+ 또는 n+를 도핑하여, 상기 각 제 2 액티브 영역(12b,14b)이 오믹 콘택(ohmic contact)영역이 되도록 한 다.

도 3c는 제 3 마스크 공정을 나타낸 것으로, 상기 도핑 공정이 완료된 기판(10)의 전면에 제 2 절연막인 층간 절연막(26)을 형성한다.

상기 층간 절연막(26)이 형성된 기판(10)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착한 후 제 3 마스크 공정으로 패턴하여, 상기 화소 영역(P)에 투명한 화소 전극(28)을 형성하고, 상기 스토리지 제 1 전극(24)의 상부에는 스토리지 제 2 전극(30)을 형성한다.

도 3d는 제 4 마스크 공정을 나타낸 도면으로, 상기 화소 전극 및 스토리지 제 2 전극(28,30)이 형성된 기판(10)의 전면에 전술한 절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 제 2 층간 절연막(34)을 형성한 후 4 마스크 공정으로 패턴하여, 스위칭 영역(S)의 제 2 액티브 영역(12b)을 각각 노출하는 제 1 콘택홀(36)과 제 2 콘택홀(38)과, 상기 구동 영역(D)에 구성한 게이트 전극(22)의 일부를 노출하는 제 3 콘택홀(40)과, 상기 화소 전극(28)의 일부를 노출하는 제 4 콘택홀(42)과, 상기 구동 영역(D)의 제 2 액티브 영역(14b)을 노출하는 제 5 콘택홀(44)과 제 6 콘택홀(46)과, 상기 스토리지 제 2 전극(30)을 노출하는 제 7 콘택홀(48)과, 상기 스토리지 제 1 전극(24)을 노출하는 제 8 콘택홀(50)을 형성한다.

도 3e는 제 5 마스크 공정을 나타낸 도면으로, 상기 제 2 층간절연막(34)이 형성된 기판(10)의 전면에 알루미늄(Al),알루미늄합금(AlNd), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리텅스텐(MoW)을 포함하는 도전 성 금속 그룹 중 선택된 하나 이상의 금속을 증착하여 제 2 금속층(미도시)을 형성한다.

상기 제 2 금속층을 5 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)의 노출된 제 2 액티브 영역(12b)과 접촉하면서 이격된 제 1 소스 전극(52)과 제 1 드레인 전극(54)을 형성하고, 상기 구동 영역(D)의 노출된 제 2 액티브 영역(14b)과 접촉하면서 이격된 제 2 소스 전극(56)과 제 2 드레인 전극(58)을 형성하고, 상기 제 1 스토리지 전극(24)과 접촉하는 스토리지 배선(60)을 형성한다.

이때, 상기 제 1 드레인 전극(54)은 상기 구동 영역(D)의 노출된 게이트 전극(22)과 동시에 접촉하면서 구성되고, 상기 제 2 드레인 전극(58)은 상기 노출된 화소 전극(28)과 동시에 접촉하면서 구성된다.

또한, 상기 제 2 소스 전극(56)은 상기 노출된 스토리지 제 2 전극(30)과 접촉하면서 구성된다.

도 3f는 제 6 마스크 공정을 나타낸 도면으로, 상기 스위칭 영역 및 구동 영역(S,D)에 각각 제 1 소스 및 드레인 전극(52,54)과 제 2 소스 및 드레인 전극(56,58)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 무기절연물질 그룹 중 선택된 하나를 도핑한 후 패턴하여, 화소 영역(P)을 노출하는 뱅크(62)를 형성한다.

전술한 바와 같은 6마스크 공정을 통해 종래에 따른 유기전계 발광소자용 어레이기판을 제작할 수 있다.

이후 공정은, 상기 화소 전극(28)과 접촉하는 유기발광부의 제 1 전극과, 상 기 제 1 전극 상부에 유기발광층과, 상기 유기 발광층의 상부에 제 2 전극을 형성하는 공정을 진행함으로써 유기전계 발광소자를 제작할 수 있다.

전술한 유기전계 발광소자는 일반적인 어레이기판의 제조공정 및 유기발광부의 제조공정을 더해 최소 9~10마스크 공정이 소요된다.

이와 같이 다수의 마스크 공정을 진행하다보면, 불량발생 확률이 훨씬 높을 뿐 아니라 공정 비용 및 공정시간 면에서 생산수율을 저하하는 원인이 된다.

따라서, 이러한 마스크 공정을 하나만 줄여도 공정 비용 및 공정시간을 대폭 줄일 수 있고 불량확률을 훨씬 줄일 수 있게 된다.

본 발명은 유기전계 발소자용 어레이기판을 제작할 때, 종래에 비해 마스크 공정을 줄일 수 있는 유기전계 발광소자용 어레이기판의 제조방법을 제안하여, 공정 비용 및 공정 시간을 줄이고 불량 확률을 낮춰 제품의 생산수율을 개선하는 것을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 기판 상에 형성되고, 제 1 액티브 패턴, 상기 제 1 액티브 패턴 상의 제 1 게이트 전극, 및 상기 기판과 상기 제 1 액티브 패턴에 직접 접촉하여 연결되는 제 1 소스전극과 제 1 드레인전극을 포함하는 스위칭 소자와; 상기 기판 상에 형성되고 상기 스위칭 소자와 연결되며, 제 2 액티브 패턴, 상기 제 2 액티브 패턴 상의 제 2 게이트 전극, 및 상기 기판과 상기 제 2 액티브 패턴에 직접 접촉하여 연결되는 제 2 소스전극과 제 2 드레인전극을 포함하는 구동소자와; 상기 구동소자의 상기 제 2 드레인 전극에 직접 접촉하여 연결되는 제 1 전극과; 상기 제 1 전극 상에 형성되는 유기 발광층과; 상기 유기 발광층 상의 제 2 전극을 포함하는 유기전계 발광소자를 제공한다.
이때, 상기 구동소자의 제 2 소스 전극과 연결된 스토리지 제 1 전극과, 상기 스토리지 제 1 전극 상부의 절연막과, 상기 절연막 상부에 상기 제 1 및 제 2 게이트 전극과 동시에 형성된 스토리지 제 2 전극을 포함하는 스토리지 캐패시터를 포함하며, 상기 제 1 및 제 2 액티브 패턴과 상기 제 1 및 제 2 게이트 전극 사이에 절연패턴 및 투명 전도패턴이 개재된다.
그리고, 상기 제 1 전극은 상기 유기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 유기 발광층에 전자를 주입하는 음극 전극(cathode electrode)이며, 상기 제 1 전극은 인듐-틴-옥사이드(ITO)이다.
또한, 상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성되며, 상기 제 1 전극은 상기 구동소자의 상기 제 2 드레인 전극의 하층에 위치하여 접촉한다.
그리고, 상기 제 1 및 제 2 액티브 패턴은 다결정 실리콘층이다.

삭제

삭제

삭제

삭제

삭제

삭제

본 발명의 특징에 따른 유기전계 발광소자 제조방법은 기판 상에 스위칭부와 구동부와 화소부를 정의하는 단계와; 상기 스위칭부와 구동부에 각각 액티브 패턴을 형성하는 제 1 마스크 공정 단계와; 상기 화소부에 제 1 전극을 형성하는 제 2 마스크 공정 단계와; 상기 스위칭부와 구동부의 액티브 패턴과 접촉하는 소스전극과 드레인 전극을 형성하는 제 3 마스크 공정단계와; 상기 스위칭부와 구동부의 액티브 패턴 상부에 제 1 절연막을 사이에 두고 위치하는 게이트 전극을 형성하는 제 4 마스크 공정 단계와; 상기 스위칭부와 구동부를 덮고, 상기 화소부의 제 1 전극을 노출하는 제 2 절연막(뱅크, BANK)을 형성하는 제 5 마스크 공정 단계를 포함한다.

상기 제 3 마스크 공정에서, 상기 스위칭부의 소스 전극과 연결되고 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계를 포함한다.

상기 제 4 마스크 공정에서, 상기 스위칭부의 게이트 전극과 연결되고 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계를 포함한다.

상기 제 1 절연막은 상기 스위칭부 및 구동부의 게이트 전극과, 상기 게이트 배선과 게이트 패드의 하부에 구성된다.

상기 제 5 마스크 공정 단계에서, 상기 게이트 패드를 상기 제 2 절연막으로부터 노출하는 단계를 포함 한다.

상기 구동소자의 소스 전극과 연결된 스토리지 제 1 전극과, 스토리지 제 1 전극 상부의 상기 제 1 절연막과, 상기 제 1 절연막 상부에 상기 게이트 전극과 동시에 형성된 스토리지 제 2 전극을 포함하는 스토리지 캐패시터가 더욱 형성된다.

상기 제 1 전극의 상부에 유기 발광층과, 상기 유기 발광층의 상부에 제 2 전극을 형성하는 단계를 더욱 포함한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

본 발명은 유기전계 발광소자용 어레이 기판을 5 마스크 공정으로 제작하는 것을 특징으로 한다.

도 4는 본 발명에 따른 유기전계 발광소자용 어레이 기판의 한 화소를 확대한 확대 평면도이다.

투명한 절연 기판(100)에 게이트 배선(148)과 데이터 배선(136)이 교차하여 화소부(P)를 정의하고, 상기 두 배선이 교차하는 교차지점에 스위칭 소자(T_S)를 구성한다.

상기 스위칭 소자(T_S)는 게이트 전극(142)과 액티브 패턴(102)과 드레인 전극(128)과 소스 전극(126)을 포함하며, 상기 드레인 전극(128)과 접촉하는 게이트 전극(144)과, 게이트 전극(144)의 하부에 구성된 액티브 패턴(104)과, 액티브 패턴(104)과 각각 접촉하는 소스 전극(130)과 드레인 전극(132)을 포함하는 구동소자(T_D)를 구성한다.

상기 구동소자(T_D)의 드레인 전극(132)은 상기 화소부(P)의 일부에 구성한 제 1 전극(124)과 접촉하도록 구성한다.

상기 구동소자와 병렬로 스토리지 캐패시터가 구성되며, 상기 스토리지 캐패 시터(C_ST)는 스토리지 제 1 전극(134)과 스토리지 제 2 전극(146)으로 구성되며, 상기 스토리지 제 2 전극(146)은 동시에 상기 구동소자(T_D)의 소스 전극(130)과 연결되어 이에 신호를 인가하는 기능을 하게 된다.

전술한 바와 같이 구성된 유기전계 발광소자의 제조공정을 이하, 도면을 참조하여 설명한다.

도 5a와 도 5b와 도 5c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여 제 1 마스크 공정을 나타낸 도면이고, 도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여 제 2 마스크 공정을 나타낸 도면이고, 도 9a와 도 9b와 도 9c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여 제 3 마스크 공정을 나타낸 도면이고, 도 10a와 도 10b와 도 10c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여 제 4 마스크 공정을 나타낸 도면이고, 도 11a와 도 11b와 도 11c는 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단하여 제 5 마스크 공정을 나타낸 도면이다.

(각 도면은 본 발명의 제조공정을 마스크 공정 순서로 설명한 것이며, 상기 마스크 공정이라 함은 박막을 노광-현상-식각의 순서를 거쳐 소정의 형상으로 패터닝하는 공정을 의미한다.)

먼저, 도 5a와 도 5b와 도 5c는 제 1 마스크 공정을 나타낸 도면으로, 기판 상에 스위칭 영역(S)과 구동 영역(D)과 스토리지 영역(C)과 게이트 영역(GA)과 데이터 영역(DA)과 화소 영역(P)을 정의한다.

연속하여, 상기 기판(100)의 전면에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정과 열을 이용한 결정화 공정을 진행하여 폴리 실리콘층을 형성한다.

상기 폴리 실리콘층을 제 1 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 각각 제 1, 2 액티브 패턴(112,114)을 형성한다.

상기 제 1, 2 액티브 패턴(112,114)은 각각 제 1 액티브 영역(112a,114a)과 제 2 액티브 영역(112b,114b)으로 정의 될 수 있다.

연속하여, 상기 제 1, 2 액티브 패턴(112,114)이 형성된 기판(100)의 전면에 절연물질을 증착하여, 제 1 절연막(116)과 투명 도전층(118)차례로 형성한다.

상기 제 1 절연막(116)은 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 형성하며, 상기 투명 도전층(118)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하여 형성한다.

도 6a 내지 6f와 도 7a 내지 도 7f와 도 7g는 제 2 마스크 공정을 나타낸 도면으로,

도 6a와 도 7a와 도 8a에 도시한 바와 같이, 상기 투명 도전층(118)이 형성된 기판(100)의 전면에 포토레지스트(photo-resist)를 도포하여 감광층(120)을 형성한다.

상기 감광층(120)의 이격된 상부에 투과부(B1)와 반사부(B2)와 반투과부(B3)로 구성된 마스크(M)를 위치시킨다.

이때, 상기 반투과부(B3)는 이에 대응하는 감광층(120)을 일부만 노광하고 현상하기 위한 것으로 이를 위해, 도시한 바와 같이 슬릿(slit)형상을 구성하여 이 부분을 통과하는 빛이 회절 하도록 함으로써 빛의 강도를 낮추는 방법을 사용하거나, 반투명한 막으로 구성하여 통과하는 빛의 양을 줄이는 방법을 사용할 수 있다.

상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(120)을 노광하고 현상하는 공정을 진행한다.

도 6b와도 7b와 도 8b에 도시한 바와 같이, 상기 현상공정 후 패턴된 감광층(122a,122b)은 스위칭 영역(S)과 구동 영역(D)에 제 1 액티브 영역(112a,114b)과, 화소 영역(P)을 덮게 되고 그 이외의 영역(GA,DA)에서는 제거된다.

이때, 상기 패턴된 감광층(122a,122b)중 상기 스위칭 및 구동영역(S,D)의 제 1 액티브 영역(112a,114b)에 대응한 부분은 앞서 마스크의 반투과부(도 5a의 B3)에 대응한 부분이므로 감광층(122a)이 표면으로 일부가 현상되어 남겨지게 되고, 상기 화소 영역(P)에 대응한 부분의 감광층(122b)은 마스크의 반사부(도 5a의 B2)에 대응한 부분이므로 원래의 코팅된 높이대로 남겨지게 된다.

도 6c와 도 7c와 도 8c에 도시한 바와 같이, 상기 감광층(122a,122b)사이로 노출된 투명 도전층(118)과 그 하부의 제 1 절연막(116)을 제거하는 공정을 진행한다.

이와 같은 공정에서, 상기 스위칭 영역(S)과 구동 영역(D)의 제 2 액티브 영역(112b,114b)이 노출된다.

도 6d와 도 7d와 도 8d에 도시한 바와 같이, 상기 스위칭 영역(S)과 구동 영역(D)의 노출된 제 2 액티브 영역에 불순물 이온을 도핑하는 공정을 진행한다.

이때, 불순물 이온은 n+ 또는 p+이온을 도핑하게 된다.

이와 같이, 상기 제 2 액티브 영역(112b,114b)에 불순물을 도핑하게 되면, 제 2 액티브 영역(112b,114b)은 오믹 콘택층(ohmic contact layer)이 된다.

도 6e와 도 7e와 도 8e는 상기 패턴된 감광층(122a,122b)을 제거하는 애싱공정을 나타낸 도면으로 도시한 바와 같이, 상기 스위칭 영역(S)과 구동 영역(D)에 대응하는 감광층(미도시)이 제거될 때 가지 애싱공정을 진행한다.

이와 같이 하면, 상기 스위칭 영역 및 구동 영역(S,D)에 남겨진 감광층(미도시)은 모두 제거되어 패턴된 투명 도전층(118)이 노출되고, 상기 화소 영역(P)에 대응하는 감광층(122b)은 표면으로부터 일부가 제거되는 형상이 된다.

도 6f에 도 7f에 도 8f에 도시한 바와 같이, 상기 스위칭 영역(S)과 구동 영역(D)에 남겨진 패턴된 투명 도전층을 제거하는 공정을 진행한다.

연속하여, 상기 화소 영역에(P) 남겨진 패턴된 감광층(122b)을 제거하는 공정을 진행한다.

도 9a와 도 9b와 도 9c는 제 3 마스크 공정을 나타낸 도면으로, 상기 감광층을 제거하게 되면 화소 영역(P)에는 비로소 투명한 화소 전극(124)이 형성되는데, 이러한 화소 전극(124)이 형성된 기판(100)의 전면에 알루미늄(Al),알루미늄합금(AlNd), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리텅스텐(MoW)을 포함하는 도전성 금속 그룹 중 선택된 하나 이상의 금속을 증착하여 제 1 금속층(미도시)을 형성한다.

상기 제 1 금속층을 제 3 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)의 노출된 제 2 액티브 영역(오믹 콘택층,112b)과 각각 접촉하는 제 1 소스 전극(126)과 제 1 드레인 전극(128)을 형성하고, 상기 구동 영역(D)의 노출된 제 2 액티브 영역(오믹 콘택층,114b)과 각각 접촉하는 제 2 소스 전극(130)과 제 2 드레인 전극(132)을 형성한다.

동시에, 상기 스토리지 영역(C)에는 스토리지 제 1 전극(134)을 형성하고, 상기 데이터 영역(DA)에는 상기 스위칭 영역(S)의 제 1 소스 전극(126)과 연결된 데이터 배선(도 4의 136)과, 데이터 배선의 일 끝단에 이보다 넓은 면적이 데이터 패드(138)를 형성 한다.

도 10a와 도 10b와 도 10c는 제 4 마스크 공정을 나타낸 도면으로, 상기 1 소스 및 드레인 전극(126,128)과 제 2 소스 및 드레인 전극(130,132)과, 스토리지 제 1 전극(134)이 형성된 기판(100)의 전면에, 전술한 절연물질을 증착하여 제 3 절연층(미도시)과, 제 3 절연층(미도시)의 상부에 전술한 도전성 금속그룹 중 선택된 하나를 증착하여 제 2 금속층(미도시)을 형성한다.

상기 제 2 금속층을 제 4 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)의 제 1 액티브 영역(112b,114b)에 각각 게이트 전극(142,144)을 형성한다.

동시에, 상기 게이트 영역(GA)에는 상기 스위칭 영역(S)의 게이트 전극(142)과 연결된 게이트 배선(도 4의 148)과 상기 게이트 배선의 일 끝단에 이보다 넓은 면적의 게이트 패드(150)를 형성한다.

또한, 상기 스토리지 영역(C)에 상기 스토리지 제 1 전극(134)의 상부에 제 2 스토리지 전극(146)을 형성한다.

이때, 상기 구동 영역(D)의 게이트 전극(144)은 상기 스위칭 영역(S)의 드레인 전극(128)과 접촉하도록 구성한다.

다음으로, 상기 게이트 전극(142,144) 및 게이트 배선과 게이트 패드(150)의 외부로 노출된 제 2 절연막(140)을 패턴하는 제거하는 공정을 진행한다.

이때, 제 2 절연막(140)을 패턴하는 이유는 상기 게이트 영역(GA)의 데이터 패드(138)를 노출하기 위한 것이다.

따라서, 상기 제 2 절연막(140)은 게이트 전극(142,144)과 게이트 배선(도 4의 148)과 게이트 패드(150)의 하부에만 존재하게 된다.

도 11a와 도 11b와 도 11c는 제 5 마스크 공정을 나타낸 것으로, 도시한 바와 같이 상기 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 뱅크(152)를 형성하고 제 5 마스크 공정으로 패턴하여, 상기 화소 영역(P)의 화소 전극(124)을 노출하는 화소 전극 콘택홀(154)과, 상기 게이트 패드(150)를 노출하는 게이트 패드 콘택홀(156)과 상기 데이터 패드(138)를 노출하는 데이터 패드 콘택홀(158)을 형성한다.

전술한 바와 같이 5 마스크 공정으로 유기전계 발광소자의 어레이기판을 제작할 수 있다.

다음으로 도 12에 도시한 바와 같이, 상기 화소부(P)에 대응하여 노출된 화소 전극(124)의 상부에 발광층(156)을 형성하고, 상기 발광층(156)의 상부에 제 2 전극인 전자 주입전극(158)을 형성한다.

이때, 상기 화소 전극(124)은 유기 발광부의 제 1 전극인 정공 주입 전극이 된다.

상기 제 1 전극은

전술한 바와 같이 구성된 유기 발광소자는 상기 제 1 전극(124)과 제 2 전극(158)에서 발광층(156)으로 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하면서 상기 투명 전극인 제 1 전극(124)방향으로 출사하게 된다.

전술한 바와 같은 공정을 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.

본 발명은 유기전계 발광소자용 어레이기판을 제작함에 있어 5 마스크 공정으로 제작이 가능하여 종래에 비해 1 마스크 공정을 줄일 수 있으므로, 공정 시간 및 공정 비용을 줄일 수 있는 효과가 있다.

또한, 공정이 줄어들었으므로 그만큼 불량 확률이 줄어드는 효과가 있다.

따라서, 생산수율을 개선할 수 있는 효과가 있다.

Claims (18)

1. 기판 상에 형성되고, 제 1 액티브 패턴, 상기 제 1 액티브 패턴 상의 제 1 게이트 전극, 및 상기 기판과 상기 제 1 액티브 패턴에 직접 접촉하여 연결되는 제 1 소스전극과 제 1 드레인전극을 포함하는 스위칭 소자와;

   상기 기판 상에 형성되고 상기 스위칭 소자와 연결되며, 제 2 액티브 패턴, 상기 제 2 액티브 패턴 상의 제 2 게이트 전극, 및 상기 기판과 상기 제 2 액티브 패턴에 직접 접촉하여 연결되는 제 2 소스전극과 제 2 드레인전극을 포함하는 구동소자와;

   상기 구동소자의 상기 제 2 드레인 전극에 직접 접촉하여 연결되는 제 1 전극과;

   상기 제 1 전극 상에 형성되는 유기 발광층과;

   상기 유기 발광층 상의 제 2 전극

   을 포함하는 유기전계 발광소자.
2. 제 1 항에 있어서,

   상기 구동소자의 제 2 소스 전극과 연결된 스토리지 제 1 전극과, 상기 스토리지 제 1 전극 상부의 절연막과, 상기 절연막 상부에 상기 제 1 및 제 2 게이트 전극과 동시에 형성된 스토리지 제 2 전극을 포함하는 스토리지 캐패시터를 포함하는 유기전계 발광소자.
3. 제 1 항에 있어서,

   상기 제 1 및 제 2 액티브 패턴과 상기 제 1 및 제 2 게이트 전극 사이에 절연패턴 및 투명 전도패턴이 개재된 유기전계 발광소자.
4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서,

   상기 제 1 전극은 상기 유기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 유기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자.
5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서,

   상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자.
6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서,

   상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성한 유기전계 발광소자.
7. 제 1 항에 있어서,

   상기 제 1 전극은 상기 구동소자의 상기 제 2 드레인 전극의 하층에 위치하여 접촉하는 유기전계 발광소자.
8. 제 1 항에 있어서,

   상기 제 1 및 제 2 액티브 패턴은 다결정 실리콘층인 유기전계 발광소자.
9. 기판 상에 스위칭부와 구동부와 화소부를 정의하는 단계와;

   상기 스위칭부와 구동부에 각각 액티브 패턴을 형성하는 제 1 마스크 공정 단계와;

   상기 화소부에 제 1 전극을 형성하는 제 2 마스크 공정 단계와;

   상기 스위칭부와 구동부의 액티브 패턴과 접촉하는 소스전극과 드레인 전극을 형성하는 제 3 마스크 공정단계와;

   상기 스위칭부와 구동부의 액티브 패턴 상부에 제 1 절연막을 사이에 두고 위치하는 게이트 전극을 형성하는 제 4 마스크 공정 단계와;

   상기 스위칭부와 구동부를 덮고, 상기 화소부의 제 1 전극을 노출하는 제 2 절연막(뱅크, BANK)을 형성하는 제 5 마스크 공정 단계

   를 포함하는 유기전계 발광소자 제조방법.
10. 제 9 항에 있어서,

    상기 제 3 마스크 공정에서, 상기 스위칭부의 소스 전극과 연결되고 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계를 포함하는 유기전계 발광소자 제조방법.
11. 제 9 항에 있어서,

    상기 제 4 마스크 공정에서, 상기 스위칭부의 게이트 전극과 연결되고 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계를 포함하는 유기전계 발광소자 제조방법.
12. 제 11 항에 있어서,

    상기 제 1 절연막은 상기 스위칭부 및 구동부의 게이트 전극과, 상기 게이트 배선과 게이트 패드의 하부에 구성된 유기전계 발광소자 제조방법.
13. 제 11 항에 있어서,

    상기 제 5 마스크 공정 단계에서, 상기 게이트 패드를 상기 제 2 절연막으로부터 노출하는 단계를 포함하는 유기전계 발광소자 제조방법.
14. 제 9 항에 있어서,

    상기 구동소자의 소스 전극과 연결된 스토리지 제 1 전극과, 스토리지 제 1 전극 상부의 상기 제 1 절연막과, 상기 제 1 절연막 상부에 상기 게이트 전극과 동시에 형성된 스토리지 제 2 전극을 포함하는 스토리지 캐패시터가 더욱 형성된 유기전계 발광소자 제조방법.
15. 제 9 항에 있어서,

    상기 제 1 전극의 상부에 유기 발광층과, 상기 유기 발광층의 상부에 제 2 전극을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.
16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.

    제 15 항에 있어서,

    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.

    제 15 항에 있어서,

    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자 제조방법.
18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.

    제 15 항에 있어서,

    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성한 유기전계 발광소자 제조방법.

Images