KR100596467B1 - 유기전계 발광소자와 그 제조방법 - Google Patents

Abstract

본 발명은 유기전계 발광소자에 관한 것으로 특히, 개구영역이 개선된 구조로 구성된 능동 매트릭스형 유기전계 발광소자에 관한 것이다.

본 발명은 능동 매트릭스형 유기전계 발광소자의 개구율을 개선하여, 낮은 전계에도 충분한 휘도를 얻을 수 있고 동시에, 구동소자 및 발광부의 신뢰성을 개선하는 것을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 화소 영역의 일 측에 구성된 배선을 이용하여 스토리지 캐패시터를 구성할 경우, 화소 영역에 구성하는 발광부의 제 1 전극을 상기 배선의 상부로 연장하여 이를 스토리지 캐패시터의 전극으로 사용되도록 구성하는 것을 특징으로 한다.

이와 같이 하면, 화소 전극을 구성할 때, 이와 근접한 배선과의 이격공간을 위한 설계 마진을 고려하지 않아도 되므로 그만큼 개구율이 개선되는 장점이 있다.

또한, 스토리지 캐패시터가 발광부의 제 1 전극과 연결되어 있으므로, 저장되어지는 전압값이 적어져 스토리지 캐패시터의 면적을 더 확보할 필요가 없기 때문에, 적어진 면적만큼 개구율이 향상되는 장점이 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}

도 1은 종래의 유기전계 발광소자의 한 화소를 도시한 확대 평면도이고,

도 2는 종래에 따른 유기전계 발광소자의 한 화소를 나타낸 등가회로도이고,

도 3은 종래에 따른 유기전계 발광소자의 한 화소를 도시한 확대 평면도이고,

도 4는 도 3의 Ⅱ-Ⅱ를 따라 절단한 단면도로서, 스위칭 영역과 스토리지 영역의 단면 구성을 나타낸 도면이고,

도 5는 도 3의 Ⅲ-Ⅲ을 따라 절단한 단면도로서, 구동소자와 스토리지 영역의 단면 구성을 나타낸 도면이고,

도 6은 도 3의 Ⅳ-Ⅳ를 따라 절단한 단면도로서, 화소 영역과 스토리지 영역의 단면 구성을 나타낸 도면이고,

도 7은 본 발명에 따른 유기전계 발광소자의 한 화소를 도시한 확대 평면도이고,

도 8은 본 발명에 따른 유기전계 발광소자의 한 화소를 나타낸 등가회로도이고,

도 9a 내지 도 9g는 도 7의 Ⅴ-Ⅴ를 따라 절단한 단면도이고,

도 10a 내지 도 10g는 도 7의 Ⅵ-Ⅵ을 따라 절단한 단면도이고,

도 11a 내지 도 11g는 도 7의 Ⅶ-Ⅶ을 따라 절단한 단면도이고,

도 12와 도 13과 도 14는 각각 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단한 단면도이며, 본 발명의 최종 공정도이다.

<도면의 주요부분에 대한 간단한 설명>

100 : 기판 112, 114 : 액티브 패턴

118, 120 : 게이트 전극 122 : 게이트 전극의 연장부

136,140 : 소스 전극 138, 142 : 드레인 전극

146 : 전원 배선 152 : 화소 전극

본 발명은 유기전계 발광소자에 관한 것으로 특히, 개구율이 개선된 구조를 가지는 유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.

일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.

이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.

상기 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.

상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할수록 개구율이 저하되는 단점이 있다.

따라서, 소형의 표시소자에 적용할 경우에는 상기 수동 매트릭스형 유기전계발광소자를 사용하는 반면, 대면적의 표시소자에 적용할 경우에는 상기 능동매트릭스형 유기전계 발광소자를 사용한다.

이하, 도 1을 참조하여 종래의 능동 매트릭스형 소자의 구성을 개략적으로 설명한다.

도 1은 종래의 능동매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.

도시한 바와 같이, 유기전계 발광소자(70)는 투명하고 유연성이 있는 제 1 기판(10)의 상부에 박막트랜지스터(T) 어레이부(72)와, 상기 박막트랜지스터 어레이부(72)의 상부에 양극 전극(74, anode electrode)과 유기 발광층(78)과 음극 전극(82, cathode electrode)을 구성한다.

상기 양극 전극(74)은 홀 주입전극으로 주로 투명한 재질로 형성되고, 상기 음극 전극(82)은 전자 주입전극으로 불투명한 재질로 형성되기 때문에, 빛은 어레이부(72)를 통과하여 하부로 발광된다.

이때, 상기 발광층(78)은 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.

상기 제 1 기판(10)이 흡습제(92)가 부착된 제 2 기판(90)과 실런트(80)를 통해 합착됨으로써 유기전계 발광소자(70)가 완성된다.

이때, 상기 흡습제(92)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(90)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(92)를 놓고 테이프(95)를 부착함으로써 흡습제(92)를 고정한다.

전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성 및 구동방식을 이하, 도 2의 등가회로도를 참조하여 설명한다.

도 2는 종래의 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.

도시한 바와 같이, 기판(10)의 일 방향으로 게이트 배선(GL)과 이와는 수직하게 교차하는 데이터 배선(DL)이 구성된다.

상기 데이터 배선(DL)과 게이트 배선(GL)의 교차지점에는 스위칭 소자(T_S)와 전기적으로 연결된 구동 소자(T_D)가 구성된다.

이때, 상기 구동 소자(T_D)의 소스 전극(30)과 게이트 전극(20)사이에 스토리지 캐패시터(C_ST)가 구성되고, 상기 구동 소자(T_D)의 드레인 전극(32)은 유기 발광 층(E)의 양극 전극(도 1의 74, anode electrode)과 접촉하여 구성된다.

상기 구동 소자(T_D)의 소스 전극(30)과 전원배선(40)을 연결하여 구성한다.

전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.

먼저, 상기 스위칭 소자(T_S)의 게이트 전극(18)에 게이트 신호가 인가되면 상기 데이터 배선(DL)을 흐르는 신호는 상기 스위칭 소자(T_S)를 통해 상기 구동 소자(T_D)의 게이트 전극(20)에 인가된다.

이와 같이 하면, 상기 구동 소자(T_D)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.

이때, 상기 스토리지 캐패시터(C_st)에 저장된 신호는 상기 게이트 전극(20)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(T_S)가 오프 상태가 되더라도 다음 신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.

상기 스위칭 소자(T_S)와 구동 소자(T_D)는 다결정 박막트랜지스터로 구성할 수 있다.

전술한 바와 같은 등가회로의 구성을 가지는 종래에 따른 유기전계 발광소자의 배선 구조의 한 예를 이하, 도 3을 참조하여 설명한다.

도 3은 종래에 따른 유기전계 발광소자의 한 화소를 도시한 확대 평면도이다.

도시한 바와 같이, 기판(10)상에 일 방향으로 연장된 게이트 배선(GL)과, 이와 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)이 구성된다.

상기 데이터 배선(DL)과는 평행한 화소 영역(P)의 일 측으로 수직하게 연장된 전원 배선(40)이 구성된다.

상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 소자(T_S)가 구성되고, 상기 스위칭 소자 및 상기 데이터 배선(T_S,DL)과 연결된 구동소자(T_D)가 구성된다.

상기 화소 영역(P)에는 상기 구동소자(T_D)와 연결된 전극(화소 전극, 44)이 구성된다.

상기 스위칭 소자(T_S)와 구동 소자(T_D)는 박막트랜지스터로 구성되며 각각은 게이트 전극(18,20)과, 액티브층(액티브 패턴 : 12,14)과, 소스 전극(26,30)과 드레인 전극(28,32)에 포함된다.

전술한 구성에서, 상기 스위칭 소자(T_S)의 소스 전극(12)은 상기 데이터 배선(DL)과 연결하고, 상기 게이트 전극(18)은 상기 게이트 배선(GL)과 연결되도록 구성된다.

상기 스위칭 소자(T_D)의 드레인 전극(28)은 상기 구동 소자(T_D)의 게이트 전 극(20)과 연결하고, 상기 구동 소자(T_D)의 소스 전극(30)은 상기 전원 배선(40)과 연결되도록 하고, 상기 구동 소자(T_D)의 드레인 전극(32)은 상기 화소 전극(44)과 연결된다.

전술한 구성에서, 구동 소자의 게이트 전극(20)으로부터 연장된 연장부(22)가 상기 전원 배선(40)의 하부로 연장된다.

또한, 상기 구동 소자(T_D)의 게이트 전극(20)과 연결되고 상기 게이트 전극(20)의 연장부(22)와 평면적으로 동일하게 구성한 투명전극(46)을 더욱 구성한다.

이때, 상기 전원 배선(40)에 대응하여, 제 1 스토리지 캐패시터(C_ST1)와 제 2 스토리지 캐피시터(C_ST2)가 상하로 병렬로 연결된 형상이 된다.

즉, 제 1 스토리지 캐패시터(C_ST1)는 구동 소자(T_D)의 게이트 전극(20)에서 연장된 연장부(22)를 제 1 전극으로 하고, 상기 게이트 전극의 연장부(22)의 상부에 구성된 전원 배선(40)을 제 2 전극으로 한다.

제 2 스토리지 전극(C_ST2)은 상기 전원 배선(40)을 제 1 전극으로 하고, 상기 전원 배선(40)의 상부에 구성된 투명전극(46)을 제 2 전극으로 한다.

이하, 도면을 참조하여 전술한 평면 구성에 대한 단면 구성을 설명한다.

도 4와 도 5와 도 6은 각각 도 4의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 절단한 단면도이다.

이때, Ⅱ-Ⅱ는 스위칭 소자와 스토리지 캐패시터의 일부의 절단선이고, Ⅲ- Ⅲ은 구동소자와 스토리지 캐패시터의 일부를 절단한 절단선이고, Ⅳ-Ⅳ는 화소부와 스토리지 캐패시터의 일부를 절단한 절단선이다.

도 4와 도 5와 도 6에 도시한 바와 같이, 기판(10)상에 스위칭 영역(S)과 구동 영역(D)과 화소 영역(P)과 스토리지 영역(C)을 정의한다.

먼저, 상기 스위칭 영역(S)과 구동 영역(D)상에 다결정 실리콘층(미도시)을 패턴한 액티브 패턴(12,14)이 각각 구성된다.

상기 각 액티브 패턴(12,14)을 제 1 액티브 영역(A1,B1)과, 제 1 액티브 영역(A1,B1) 양측의 제 2 액티브 영역(A2,B2)으로 정의한다.

상기 제 1 액티브 영역(A1,B1)에 대응하는 액티브 패턴(12,14)의 상부에는 게이트 절연막(16)을 사이에 두고 각각 게이트 전극(18,20)을 형성 한다.

이때, 상기 구동 영역(D)의 게이트 전극(20)에서 연장되어 상기 스토리지 영역(C)에 위치하는 연장부(22)가 더욱 형성된다.

상기 스위칭 영역(S)과 구동 영역(D)에 각각 게이트 전극(18,20)이 형성된 후, 상기 게이트 전극(18,20)이 형성된 기판(100)의 전면에 상기 구동 영역(D)의 게이트 전극(20)과, 상기 각 액티브 패턴(12,14)의 양측 제 2 액티브 영역(A2,B2)이 노출된 층간 절연막(24)이 형성된다.

상기 스위칭 영역(S)과 구동 영역(D)에 대응하여 각각 노출된 제 2 액티브 영역(A2,B2)과 접촉하는 소스 전극(26)과 드레인 전극(28)이 형성된다.

이때, 상기 스위칭 영역(S)의 드레인 전극(28)은 상기 구동 영역(D)의 게이트 전극(20)과 연결되도록 한다.

이때, 상기 스토리지 영역(C)에는 상기 구동 영역(S)의 드레인 전극(30)에서 수직하게 연장된 전원 배선(40)이 더욱 구성된다.

상기 스위칭 영역(S)과 구동 영역(D)에 각각 소스 전극(26,30)과 드레인 전극(28,32)과, 상기 스토리지 영역(C)에 전원 배선(40)이 더욱 구성된 기판(10)의 전면에 상기 스위칭 영역(S)의 드레인 전극(28)을 노출하는 보호막(42)이 형성된다.

상기 화소 영역(P)에는 상기 노출된 구동 영역(D)의 드레인 전극(32)과 접촉하는 화소 전극(44)이 구성된다.

이와 동시에, 상기 구동영역(D)의 게이트 전극(20)과 접촉하면서 상기 전원 배선(46)의 상부로 연장된 투명전극(46)이 구성된다.

앞서 언급한 바와 같이, 상기 스토리지 영역(C)에는 상기 게이트 전극(18)에서 연장된 연장부(22)를 제 1 전극으로 하고, 그 상부의 전원 배선(40)을 제 2 전극으로 하는 제 1 스토리지 캐패시터(C_ST1)가 구성되고, 상기 전원 배선(40)을 제 1 전극으로 하고 그 상부의 투명 전극(46)을 제 2 전극으로 하는 제 2 스토리지 캐패시터(C_ST2)가 구성된다.

전술한 바와 같은 구성으로 종래에 따른 능동매트릭스형 유기전계 발광소자를 제작할 수 있다.

그러나, 종래의 구성은 상기 스토리지 캐패시터(C_ST1,C_ST2)를 구성함에 있어, 상기 화소 영역(P)에 구성된 화소 전극(44)과, 상기 스토리지 영역(C) 상에 형성된 투명 전극(46)간의 이격영역(K)을 확보하기 위해 전극을 설계할 당시, 상기 화소 전극(44)과 투명 전극(46) 사이의 이격거리와 공정 오차를 위한 공정 마진(margin)을 더 두어 설계하게 된다.

그러나, 이러한 공정 마진 및 이격거리는 사실상, 패널전체로 보면 개구영역을 상당히 잠식하게 되는 결과가 되고 이로 인해 휘도가 저하된다.

따라서, 휘도를 높이기 위해 큰 소비전력을 필요로 하기 때문에 에너지 절감면에서 매우 취약한 구조이다. 또한, 발광부에 높게 걸린 전계에 의해 발광부가 열화 되는 문제가 발생한다.

본원 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명은 전술한 바와 같은 어레이 구조를 변경하여 개구영역을 더욱 확보함으로써, 발광부에 낮은 전계를 인가하는 것이 가능하도록 하여 소비전력을 낮추는 동시에, 발광부에 낮게 걸린 전계에 의해 유기막이 열화되는 속도를 낮추어 유기전계 발광소자의 수명을 연장하는 것을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브 패턴과 소스 전 극과 드레인 전극을 포함하는 스위칭 소자와; 상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 게이트 전극의 하부에 구성된 액티브 패턴과 접촉하는 소스 전극과 드레인 전극을 포함하는 구동 소자와; 상기 구동소자의 게이트 전극에서 연장되어 화소부의 일 측을 따라 구성된 연장부와; 상기 연장부의 상부에 구성된 전원 배선과; 상기 화소부에 위치하여 상기 전원배선의 상부로 연장된 화소 전극과; 상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성된 유기 발광부를 포함 한다.

상기 연장부를 제 1 전극으로 하고 그 상부의 전원 배선을 제 2 전극으로 하는 제 1 스토리지 캐패시터와, 상기 전원 배선을 제 1 전극으로 하고 그 상부의 화소 전극을 제 2 전극으로 하는 제 2 스토리지 캐패시터가 구성되며, 상기 제 1 스토리지 캐패시터와 제 2 스토리지 캐패시터는 상.하로 병렬구성된다.

상기 유기 발광부는 상기 구동소자의 드레인 전극과 접촉하는 제 1 전극과, 상기 제 1 전극 상부의 유기 발광층과, 상기 유기발광층 상부의 제 2 전극으로 그성하며, 상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)이다.

이때, 상기 제 1 전극은 인듐-틴-옥사이드(ITO)이고, 상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성한다.

본 발명의 특징에 따른 유기전계 발광소자 제조방법은 기판 상에 서로 교차 하여 화소부를 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계와; 상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 게이트 전극의 하부에 구성된 액티브 패턴과 접촉하는 소스 전극과 드레인 전극을 포함하는 구동 소자를 형성하는 단계와; 상기 구동소자의 게이트 전극에서 연장되어 화소부의 일 측을 따라 구성된 연장부를 형성하는 단계와; 상기 연장부의 상부에 전원 배선을 형성하는 단계와; 상기 화소에 위치하여 상기 전원배선의 상부로 연장된 화소 전극을 형성하는 단계와;

상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성된 유기 발광부를 형성하는 단계를 포함한다.

본 발명의 다른 특징에 따른 유기전계 발광소자는 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 각각 게이트 전극과 액티브패턴과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와 이에 연결된 구동소자와; 상기 화소부의 일 측을 따라 구성된 제 1 전극과; 상기 제 1 전극의 상부에 구성된 제 2 전극과; 상기 화소부에 위치하여 상기 제 2 전극의 상부로 연장된 화소 전극과; 상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성된 유기 발광부를 포함한다.

상기 제 1 전극은 상기 구동소자의 게이트 전극에 연결되고, 상기 제 2 전극은 상기 구동소자의 소스 전극과 연결되어 구성된다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

도 7은 본 발명에 따른 유기전계 발광소자의 한 화소를 확대한 확대 평면도이다.

도시한 바와 같이, 기판(100)상에 일 방향으로 연장된 게이트 배선(GL)과, 이와 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)을 구성한다.

상기 데이터 배선(DL)과는 평행한 화소 영역(P)의 일 측으로 수직하게 연장된 전원 배선(146)을 구성한다.

상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 소자(T_S)를 구성하는 동시에, 상기 스위칭 소자 및 상기 전원 배선(T_S,146)과 연결된 구동소자(T_D)를 구성한다.

상기 화소 영역(P)에는 상기 구동소자(T_D)와 연결된 전극(화소 전극, 152)을 구성한다.

상기 스위칭 소자(T_S)와 구동 소자(T_D)는 박막트랜지스터로 구성되며 각각은 게이트 전극(118,120)과, 액티브층(112,114)과, 소스 전극(136,140)과 드레인 전극(138,142)을 포함한다.

전술한 구성에서, 상기 스위칭 소자(T_S)의 소스 전극(136)은 상기 데이터 배선(DL)과 연결하고, 상기 게이트 전극(118)은 상기 게이트 배선(GL)과 연결하여 구성한다.(본 발명에서는 게이트 배선의 일부를 게이트 전극으로 사용한다.)

상기 스위칭 소자(T_D)의 드레인 전극(138)은 상기 구동 소자(T_D)의 게이트 전극(120)과 연결하고, 상기 구동 소자(T_D)의 소스 전극(140)은 상기 전원 배선(146)과 연결되도록 하고, 상기 구동 소자(T_D)의 드레인 전극(142)은 상기 화소 전극(152)과 연결한다.

상기 구동소자의 게이트 전극(120)에서 연장된 연장부(122)를 상기 전원배선(146)의 하부에 구성한다.

전술한 구성에서, 상기 화소 전극(152)을 형성할 때 화소 영역(P)의 일측에 위치한 전원 배선(146)의 상부로 연장하여 구성하는 것을 특징으로 한다.

이때, 상기 전원 배선(146)에 대응하여, 제 1 스토리지 캐패시터(C_ST1)와 제 2 스토리지 캐피시터(C_ST2)가 상하로 병렬로 연결된 형상이 된다.

즉, 제 1 스토리지 캐패시터(C_ST1)는 구동 소자(T_D)의 게이트 전극(120)에서 연장된 연장부(122)를 제 1 전극으로 하고, 상기 연장부(122)의 상부에 구성된 전원 배선(146)을 제 2 전극으로 한다.

제 2 스토리지 전극(C_ST2)은 상기 전원 배선(146)을 제 1 전극으로 하고, 상기 전원 배선(146)의 상부로 연장된 화소 전극(152)의 일부를 제 2 전극으로 한다.

전술한 구성은, 상기 화소 전극(152)을 근접한 전원배선(146)의 상부로 연장하여 구성함으로써, 스토리지 캐패시터(C_ST1+C_ST2)를 구성할 수 있는 동시에, 상기 화소 전극(152)과 전원 배선(146)사이에 이격거리를 설계하지 않음으로써, 이격거리 와 이에 추가되는 공정 마진만큼 개구영역을 넓힐 수 있는 장점이 있다.

이하, 도면을 참조하여 전술한 바와 같은 평면구성을 가지는 유기전계 발광소자의 등가회로도의 구성을 설명한다.

도 8은 본 발명에 따른 유기전계 발광소자의 한 화소에 해당하는 등가회로를 나타낸 평면도이다.

도시한 바와 같이, 기판(100)의 일 방향으로 게이트 배선(GL)과 이와는 수직하게 교차하는 데이터 배선(DL)이 구성된다.

상기 데이터 배선(DL)과 게이트 배선(GL)의 교차지점에는 스위칭 소자(T_S)와 전기적으로 연결된 구동 소자(T_D)가 구성된다.

이때, 상기 구동 소자(T_D)의 드레인 전극(142)과 게이트 전극(120)사이에 스토리지 캐패시터(C_ST)가 구성되고 동시에, 상기 구동 소자(T_D)의 드레인 전극(142)은 유기 발광층(E)의 양극 전극(도 7의 152)과 접촉하여 구성된다.

상기 구동 소자(T_D)의 소스 전극(140)과 전원배선(146)을 연결하여 구성한다.

전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.

먼저, 상기 스위칭 소자(T_S)의 게이트 전극(118)에 게이트 신호가 인가되면 상기 데이터 배선(DL)을 흐르는 신호는 상기 스위칭 소자(T_S)를 통해 상기 구동 소 자(T_D)의 게이트 전극(120)에 인가된다.

이와 같이 하면, 상기 구동 소자(T_D)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.

이때, 상기 스토리지 캐패시터(C_ST)에 저장된 신호는 상기 게이트 전극(120)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(T_S)가 오프 상태가 되더라도 다음신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.

전술한 구성은 스토리지 캐패시터가 발광부의 제 1 전극(화소 전극, 152)과 연결되어져 있으므로, 저장되어지는 전압값이 적어져 스토리지 영역의 면적을 더욱 활보할 필요가 없으므로, 스토리지 캐패시터의 면적을 작게하는 것이 가능하여 개구율 향상이 기대된다.

또한, 앞서 언급한 바와 같이 상기 화소 전극(152)과 전원 배선(146)사이에 이격거리를 설계하지 않음으로써, 이격거리와 이에 추가되는 공정 마진만큼 개구영역을 넓힐 수 있는 장점이 있다.

이하, 도면을 참조하여 본 발명에 따른 유기전계 발광소자의 제조 방법을 설명한다.

도 9a 내지 도 9g와 도 10a 내지 도 10g와 도 11a 내지 도 11g는 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도 이다.

도 9a와 도 10a와 도 11a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(S)과 구동 영역(D)과 스토리지 영역(C)과 화소 영역(P)을 정의한다.

연속하여, 상기 기판(100)의 전면에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정과 열을 이용한 결정화 공정을 진행하여 폴리 실리콘층을 형성한다.

상기 폴리 실리콘층을 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 각각 제 1,2 액티브 패턴(112,114)을 형성한다.

상기 제 1,2 액티브 패턴(112,114)은 각각 제 1 액티브 영역(A1,B1)과 제 2 액티브 영역(A2,B2)으로 정의 될 수 있다.

연속하여, 상기 제 1, 2 액티브 패턴(112,114)이 형성된 기판(100)의 전면에 절연물질을 증착하여, 제 1 절연막(116) 형성한다.

상기 제 1 절연막(116)은 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 형성한다.

도 9b와 도 10b와 도 11b에 도시한 바와 같이, 상기 제 1 및 제 2 액티브 패턴(112,114)의 제 1 액티브 영역(A1,B1)에 대응하는 제 1 절연막(116)의 상부에 게이트 전극(118,120)을 형성한다.

동시에, 상기 구동 영역(D)의 게이트 전극(120)에서 상기 스토리지 영역(C)으로 연장된 연장부(122)를 구성한다.

다음으로, 상기 제 1 및 제 2 액티브 패턴(112,114)의 제 2 액티브 영역(A2,B2)에 불순물 이온을 도핑하는 공정을 진행한다.

이와 같은 공정으로, 상기 제 2 액티브 영역(A2,B2)은 오믹 콘택층(ohmic contact layer)이 된다.

도 9c와 도 10c와 도 11c에 도시한 바와 같이, 불순물 이온을 도핑한 후 질화 실리콘과(SiN_x) 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하고 층간 절연막(124)을 형성한다.

다음으로 상기 층간 절연막(124)을 패턴하여, 상기 스위칭 영역(S)의 양측 제 2 액티브 영역(A2)을 노출하는 제 1 콘택홀(126)과 제 2 콘택홀(128)과, 상기 구동 영역(D)의 게이트 전극(120)의 일부를 노출하는 제 3 콘택홀(130)과, 상기 구동 영역(D)의 양측 제 2 액티브 영역(B2)을 노출하는 제 4 콘택홀(132)과 제 5 콘택홀(134)을 형성한다.

도 9d와 도 10d와 도 11d에 도시한 바와 같이, 상기 층간 절연막(124)이 형성된 기판(100)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리텅스텐(MoW)을 포함하는 도전성 금속 그룹 중 선택된 하나 이상의 금속을 증착하고 패턴하여, 상기 스위칭 영역(S)의 노출된 제 2 액티브 영역(오믹 콘택층,A2)과 각각 접촉하는 제 1 소스 전극(136)과 제 1 드레인 전극(138)을 형성하고, 상기 구동 영역(D)의 노출된 제 2 액티브 영역(오믹 콘택층,B2b)과 각각 접촉하는 제 2 소스 전극(140)과 제 2 드레인 전극(142)을 형성한다.

동시에, 상기 제 1 소스 전극(136)과 접촉하는 데이터 배선(도 7의 DL)과, 상기 제 2 드레인 전극(140)과 접촉하면서 상기 스토리지 영역(C)에 위치하는 전원 배선(146)을 형성한다.

도 9e와 도 10e와 도 11e에 도시한 바와 같이, 상기 제 1 및 제 2 소스 전극(136,140)과 상기 제 1 드레인 전극 및 제 2 드레인 전극(138,142)이 형성된 기판(100)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO_X)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그이상의 물질을 증착하거나 경우에 따라서, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(150)을 형성한다.

이때, 상기 보호막은 약 4000?? 이하의 두께로 형성한다.

다음으로, 상기 보호막(154)을 패턴하여, 상기 구동 영역(D)의 제 2 드레인 전극(142)의 일부를 노출하는 드레인 콘택홀(148)을 형성 한다.

도 9f와 도 10f와 도 11f에 도시한 바와 같이, 상기 보호막(150)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질그룹 중 선택된 하나를 증착하고 패턴하여, 상기 구동 영역(D)의 드레인 전극(140)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(152)을 형성한다.

이때, 특징적인 구성은 도 11f에 도시한 바와 같이, 상기 화소 전극(152)을 상기 스토리지 영역(C)의 상부로 연장하여 상기 전원 배선(146)의 상부에 구성하는 것이다.

이와 같은 구성으로, 상기 스토리지 영역(C)에는 제 1 스토리지 캐패시터(C_ST1)와 제 2 스토리지 캐패시터(C_ST2)가 병렬로 형성된다.

즉, 상기 제 1 스토리지 캐패시터(C_ST1)는 상기 구동 영역(D)의 게이트 전극(120)에서 연장된 연장부(122)를 제 1 전극으로 하고 그 상부의 전원 배선(146)을 제 2 전극으로 하며, 상기 제 2 스토리지 캐패시터(C_ST2)는 상기 전원 배선(146)을 제 1 전극으로 하고 상기 전원 배선(146)의 상부로 연장된 화소 전극(152)을 제 2 전극으로 한다.

도 9g와 도 10g와 도 11g에 도시한 바와 같이, 상기 화소 전극(152)이 형성된 기판(100)의 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(tesin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포한 후 패턴하여, 상기 화소 영역(P)의 화소 전극(152)을 노출하는 뱅크(bank,154)를 형성한다.

상기 뱅크(154)의 구성에 의해, 상기 화소 전극(152)은 이웃한 화소 전극(152)마다 절연될 수 있다.

전술한 공정을 통해 본 발명에 따른 유기전계 발광소자의 어레이부를 형성하였다.

이하, 도 12와 도 13과 도 14를 참조하여, 상기 어레이부에 연속하여 발광부의 형성공정을 설명한다.

도 12과 도 13와 도 14는 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단한 단면도이 다.

도시한 바와 같이, 기판(100) 상에 화소 영역(P)을 노출하는 뱅크(154)를 형성한 후, 상기 화소 영역(P)에 대응하는 화소 전극(152)의 상부에 발광층(156)을 형성한다.

이때, 상기 발광층(156)은 빛을 발광하는 기능을 하는 층으로, 발광성을 가지는 고분자 또는 저분자 유기물질을 사용할 수 있다.

상기 발광층(156)의 상부에는 일함수가 낮은 전자 주입전극(158)을 형성하며, 이러한 전극물질로는 대표적으로 알루미늄(Al)을 예로 들 수 있다.

이때, 상기 화소 전극(152)은 일함수(work function)가 큰 정공 주입전극이다.

따라서, 상기 화소 전극(152)을 제 1 전극으로 하고, 제 1 전극의 상부에 발광층(156)을 형성하고, 상기 발광층(156)의 상부에 제 2 전극(158)을 형성함으로써, 어레이부와 발광부를 형성할 수 있다.

이때, 상기 제 1 전극은 일반적으로 인듐-틴-옥사이드(ITO)로 형성하고, 상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성한다.

전술한 바와 같은 공정을 통해 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.

본 발명에 따른 유기전계 발광 소자는 상기 화소 전극(발광부의 제 1 전극)을 화소 영역에 근접하여 구성된 전원 배선의 상부에 구성함으로써, 종래와는 달리 상기 화소 전극과 전원 배선의 사이의 이격거리 및 이격거리를 설계하기 위한 공정 마진을 개구영역으로 사용할 수 있다.

따라서, 발광층에 가해지는 전계를 낮출 수 있으므로 발광부의 열화를 방지하여 유기전계 발광소자의 수명을 연장할 수 있는 효과가 있다.

또한, 소비 전력을 낮출 수 있으므로 에너지를 절감할 수 있는 효과가 있다.

Claims (19)

1. 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선과;

   상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와;

   상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 게이트 전극의 하부에 구성된 액티브 패턴과 접촉하는 소스 전극과 드레인 전극을 포함하는 구동 소자와;

   상기 구동소자의 게이트 전극에서 연장되어 화소부의 일 측을 따라 구성된 연장부와;

   상기 연장부의 상부에 구성된 전원 배선과;

   상기 화소부에 위치하여 상기 전원배선의 상부로 연장된 투명한 화소 전극과;

   상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성된 유기 발광부

   를 포함하는 유기전계 발광 소자.
2. 제 1 항에 있어서,

   상기 연장부를 제 1 전극으로 하고 그 상부의 전원 배선을 제 2 전극으로 하는 제 1 스토리지 캐패시터와, 상기 전원 배선을 제 1 전극으로 하고 그 상부의 화소 전극을 제 2 전극으로 하는 제 2 스토리지 캐패시터가 구성된 유기전계 발광소 자.
3. 제 2 항에 있어서,

   상기 제 1 스토리지 캐패시터와 제 2 스토리지 캐패시터는 상.하로 병렬 연결된 유기전계 발광소자.
4. 제 1 항에 있어서,

   상기 유기 발광부는 상기 구동소자의 드레인 전극과 접촉하는 제 1 전극과, 상기 제 1 전극 상부의 유기 발광층과, 상기 유기발광층 상부의 제 2 전극으로 구성된 유기전계 발광소자.
5. 제 4 항에 있어서,

   상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자.
6. 제 5 항에 있어서,

   상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자.
7. 제 5 항에 있어서,

   상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성한 유기전계 발광소자.
8. 제 1 항에 있어서,

   상기 액티브 패턴은 다결정 실리콘층인 유기전계 발광소자.
9. 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와;

   상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계와;

   상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 게이트 전극의 하부에 구성된 액티브 패턴과 접촉하는 소스 전극과 드레인 전극을 포함하는 구동 소자를 형성하는 단계와;

   상기 구동소자의 게이트 전극에서 연장되어 화소부의 일 측을 따라 구성된 연장부를 형성하는 단계와;

   상기 연장부의 상부에 위치하고, 상기 구동소자의 소스전극과 연결된 전원 배선을 형성하는 단계와;

   상기 화소에 위치하여 상기 전원배선의 상부로 연장된 화소 전극을 형성하는 단계와;

   상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성된 유기 발광부를 형성하는 단계

   를 포함하는 유기전계 발광 소자 제조방법.
10. 제 9 항에 있어서,

    상기 연장부를 제 1 전극으로 하고 그 상부의 전원 배선을 제 2 전극으로 하는 제 1 스토리지 캐패시터와, 상기 전원 배선을 제 1 전극으로 하고 그 상부의 화소 전극을 제 2 전극으로 하는 제 2 스토리지 캐패시터가 형성된 유기전계 발광소자 제조방법.
11. 제 10 항에 있어서,

    상기 제 1 스토리지 캐패시터와 제 2 스토리지 캐패시터는 상.하로 병렬연결 된 유기전계 발광소자 제조방법 .
12. 제 9 항에 있어서,

    상기 유기 발광부는 상기 구동소자의 드레인 전극과 접촉하는 제 1 전극과, 상기 제 1 전극 상부의 유기 발광층과, 상기 유기발광층 상부의 제 2 전극으로 구성된 유기전계 발광소자 제조방법.
13. 제 12 항에 있어서,

    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
14. 제 13 항에 있어서,

    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자 제조방법.
15. 제 13 항에 있어서,

    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성한 유기전계 발광소자 제조방법.
16. 제 9 항에 있어서,

    상기 액티브 패턴은 다결정 실리콘층인 유기전계 발광소자 제조방법.
17. 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선과;

    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 각각 게이트 전극과 액티브패턴과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와 이에 연결된 구동소자와;

    상기 화소부의 일 측을 따라 구성된 제 1 전극과;

    상기 제 1 전극의 상부에 구성되고 상기 구동소자의 드레인 전극과 소스 전극과 연결된 제 2 전극과;

    상기 화소부에 위치하여 상기 제 2 전극의 상부로 연장된 투명한 화소 전극과;

    상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성된 유기 발광부

    를 포함하는 유기전계 발광 소자.
18. 제 17 항에 있어서,

    상기 제 1 전극은 상기 구동소자의 게이트 전극에 연결된 유기전계 발광소자.
19. 제 17 항에 있어서,

    상기 제 2 전극은 상기 구동소자의 소스 전극과 연결된 유기전계 발광소자.

Images