KR102146793B1 - 기판 처리 장치 - Google Patents

기판 처리 장치 Download PDF

Info

Publication number
KR102146793B1
KR102146793B1 KR1020180031338A KR20180031338A KR102146793B1 KR 102146793 B1 KR102146793 B1 KR 102146793B1 KR 1020180031338 A KR1020180031338 A KR 1020180031338A KR 20180031338 A KR20180031338 A KR 20180031338A KR 102146793 B1 KR102146793 B1 KR 102146793B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
plasma
chamber
interval
Prior art date
Application number
KR1020180031338A
Other languages
English (en)
Other versions
KR20180030973A (ko
Inventor
강호철
황철주
Original Assignee
주식회사 무한
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 무한 filed Critical 주식회사 무한
Priority to KR1020180031338A priority Critical patent/KR102146793B1/ko
Publication of KR20180030973A publication Critical patent/KR20180030973A/ko
Application granted granted Critical
Publication of KR102146793B1 publication Critical patent/KR102146793B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00Particle spectrometers or separator tubes
    • H01J49/02Details
    • H01J49/10Ion sources; Ion guns
    • H01J49/105Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판을 가스 처리하는 챔버; 상기 챔버 내부에 설치되어 상기 기판과 대향하며 상기 기판측으로 돌출된 복수의 전극봉을 가지는 제1전극; 상기 챔버의 내부에 설치되어 상기 전극봉이 관통하는 복수의 관통홀이 형성된 2전극을 포함하고, 상기 제1전극과 상기 제2전극의 간격은 상기 전극봉과 상기 제2전극 보다 간격이 넓거나 같은 것을 포함하는 것을 특징으로 한다.

Description

기판 처리 장치{APPARATUS FOR PROCESSING SUBSTRATE}
본 발명은 기판 처리 장치에 관한 것으로, 보다 구체적으로, 기판에 증착되는 박막의 증착 균일도와 증착률을 증가시킬 수 있도록 한 기판 처리 장치에 관한 것이다.
일반적으로, 태양전지(Solar Cell), 반도체 소자, 평판 디스플레이 등을 제조하기 위해서는 기판 표면에 소정의 박막층, 박막 회로 패턴, 또는 광학적 패턴을 형성하여야 하며, 이를 위해서는 기판에 특정 물질의 박막을 증착하는 박막 증착 공정, 감광성 물질을 사용하여 박막을 선택적으로 노출시키는 포토 공정, 선택적으로 노출된 부분의 박막을 제거하여 패턴을 형성하는 식각 공정 등의 반도체 제조 공정을 수행하게 될 수 있다.
이러한 반도체 제조 공정은 해당 공정을 위해 최적의 환경으로 설계된 기판 처리 장치의 내부에서 진행되며, 최근에는 플라즈마를 이용하여 증착 또는 식각 공정을 수행하는 기판 처리 장치가 많이 사용될 수 있다.
플라즈마를 이용한 기판 처리 장치에는 플라즈마를 이용하여 박막을 형성하는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장치, 박막을 식각하여 패터닝하는 플라즈마 식각장치 등이 있을 수 있다.
종래의 Local Space Plasma(LSP) 기판 처리 장치(미도시)는 공정 챔버(110), 제 1 전극(200), 제 2 전극(300), 전극봉(210), 제 1 전극(200)과 제 2 전극(300)사이에 설치된 절연부(미도시), 기판 지지부(120), 가스 공급부(130), 압력 조절수단(미도시) 및 가스 분사 수단(미도시)을 구비 할 수 있다
챔버(110)는 기판 처리 공정을 위한 반응 공간을 제공 할 수 있다. 이때, 챔버(110)의 일측 바닥면은 반응 공간을 배기시키기 위한 배기구(미도시)에 연통 될 수 있다.
제 1 전극(200), 제 2 전극(300)은 반응 공간을 밀폐하도록 챔버(110)의 상부에 설치 될 수 있다.
제 1 전극(200), 제 2 전극(300)의 일측은 전원 케이블을 통해 RF(Radio Frequency) 전원(미도시)에 전기적으로 접속 될 수 있다. 이때, RF 전원(미도시)은 RF 전력을 생성하여 제 1 전극(200) 또는 제 2 전극(300) 하나의 전극에 공급 할 수 있다.
또한, 제 1 전극(200)의 중앙 부분은 기판 처리 공정을 위한 공정 가스를 공급하는 가스 공급부(130)에 연통 될 수 있다.
또한, 제 2 전극(200)의 상부 또는 측부로 분사되는 분사부(미도시)가 설치되어 있고, 기판 처리 공정을 위한 공정 가스를 공급하는 가스 공급부(미도시)가 측부에서 연결 될 수 있다.
이와 같은, 일반적인 Local Space Plasma(LSP) 기판 처리 장치는 기판(140)을 기판 지지부(120)에 로딩시킨 다음, 공정 챔버(110)의 반응 공간에 소정의 공정 가스를 분사하면서 제 1 전극(200) 또는 제 2 전극(300)에 RF 전력을 공급하여 제 1 전극(200)의 전극봉(210)과 제 2 전극(300) 사이에서 플라즈마 방전(P)을 형성함으로써 플라즈마 방전(P)에 의해 이온화되는 공정 가스의 분자들을 기판(S)에 증착시켜 기판(S) 상에 소정의 박막을 형성 될 수 있다.
그러나, 기존의 Local Space Plasma(LSP)장치는 제 1 전극(200)과 제 2 전극(300)의 간격 및 제 1 전극(200)의 전극봉(210)과 제 2 전극(300)의 간격에 대한 고려가 없어 기판에서의 박막 증착의 불균일과 기판에서의 박막의 증착 속도의 저하 등으로 장비 구동의 효율을 떨어뜨리고, 기판에 균일한 박막 증착을 시킬 수 없는 문제점이 발생했다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 기판에서의 박막 증착의 불균일 해소와 안정된 플라즈마 방전 면적을 높여, 기판의 증착 균일도를 높일 수 있으며, 박막 증착률을 최대한 증가 시킬 수 있는 기판 처리 장치를 제공하는 것을 목적으로 한다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판 처리 장치는 기판을 가스 처리하는 챔버; 상기 챔버 내부에 설치되어 상기 기판과 대향하며 상기 기판측으로 돌출된 복수의 전극봉을 가지는 제1전극; 상기 챔버의 내부에 설치되어 상기 전극봉이 관통하는 복수의 관통홀이 형성된 제2전극을 포함하고, 상기 제1전극과 상기 제2전극의 간격은 상기 전극봉과 상기 제2전극 보다 간격이 넓거나 같은 것을 특징으로 한다.
상기 제1전극과 상기 제2전극의 간격이 5mm ~ 27mm인 것을 특징으로 한다.
상기 제2전극과 상기 전극봉의 간격이 1mm에서 14mm인 것을 특징으로 한다.
상기 챔버의 압력은 수백 mTorr에서 수Torr의 공정 압력을 가지는 것을 특징으로 한다.
기판을 가스 처리하는 챔버; 상기 챔버 내부에 설치되어 상기 기판과 향하는 돌출된 복수의 전극봉을 가지는 제 1 전극; 상기 복수의 전극봉이 관통되는 제 2 전극; 상기 제 1 전극과 상기 제 2 전극이 대향되는 제 1 간격; 상기 전극봉과 상기 제 2 전극이 대향되는 제 2 간격; 상기 제 1 간격은 제 2 간격 보다 넓거나 같은 것을 특징으로 한다.
상기 제1전극과 상기 제2전극의 간격이 5mm ~ 27mm인 것을 특징으로 한다.
상기 제2전극과 상기 전극봉의 간격이 1mm에서 14mm인 것을 특징으로 한다.
상기 챔버의 압력은 수백 mTorr에서 수Torr의 공정 압력을 가지는 것을 특징으로 한다.
챔버; 상기 챔버에 설치되어 복수의 전극봉을 가지는 제 1 전극; 상기 전극봉이 관통하는 관통홀을 가지는 제 2 전극; 상기 제 1 전극과 상기 제 2 전극은 제 1 간격으로 이격되고, 상기 제 1 간격과 90도로 수직하게 제 2 간격이 이격 되며, 상기 제 1 간격은 상기 제 2 간격보다 넓거나 같은 것을 특징으로 한다.
상기 제1전극과 상기 제2전극의 간격이 5mm ~ 27mm인 것을 특징으로 한다.
상기 제2전극과 상기 전극봉의 간격이 1mm에서 14mm인 것을 특징으로 한다.
상기 챔버의 압력은 수백 mTorr에서 수Torr의 공정 압력을 가지는 것을 특징으로 한다.
상기 과제의 해결 수단에 의하면, 본 발명에 따른 기판 처리 장치 및 기판 처리 방법은 다음과 같은 효과가 있다.
첫째, 공정 챔버의 플라즈마 생성 공간을 두 전극 사이에 두어 플라즈마 생성으로 인한 기판의 증착 되는 막 두께의 불균일성을 최소화하여 균일한 두께의 박막을 형성할 수 있다.
둘째, 상기 플라즈마 방전이 기판까지 전달되는 것을 방지하여 플라즈마 방전에 의한 기판이 손상과 막질 저하를 최소화할 수 있다.
셋째, 상기 공정 챔버의 두 전극 사이를 동일하게 두어 공정시 기판의 박막 두께를 최대한 증가 시킬 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이다.
도 2는 제 1 실시 예에 따른 기판 처리 장치를 나타내는 도면이다.
도 3은 제 1 실시 예에 따른 기판 처리 장치를 나타내는 도면이다.
도 4는 제 1 실시 예의 공정 압력 등을 설명하기 위한 그래프이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해될 수 있다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미 할 수 있다.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제 3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하에서는 본 발명에 따른 기판 처리 장치의 실시 예를 첨부된 도면을 참조하여 상세히 설명할 수 있다.
본 발명의 제 1 실시 예에 따른 기판 처리 장치는 도 1에서 도 3을 참조할 수 있다. 반응 공간을 제공하는 공정 챔버(110), 상기 공정 챔버(110)의 내부에 설치되어 기판(140)을 지지하는 기판 지지부(120), 상기 공정 챔버(110)의 상부를 덮는 챔버 리드(미도시), 및 상기 기판 지지부(120)에 대향되는 제 1 전극(200) 및 제 2 전극(300)을 포함할 수 있다.
상기 공정 챔버(110)는 기판 처리 공정(예를 들어, 박막 증착 공정)을 위한 반응 공간을 제공 할 수 있다. 상기의 공정 챔버(110)의 바닥면 및/또는 측면은 반응 공간의 가스 등을 배기시키기 위한 배기관(160)에 연통될 수 있다.
상기 기판 지지부(120)는 공정 챔버(110) 내부에 설치되며, 복수의 기판(미도시) 또는 하나의 대면적 기판(미도시)을 지지할 수 있다.
상기 기판 지지부(120)는 전기적으로 플로팅(Floating)될 수도 있고 접지(ground)될 수도 있다. 상기 기판 지지부(120)는 공정 챔버(110)의 중앙 바닥면을 관통하는 지지축(미도시)에 의해 지지된다. 이때, 공정 챔버(110)의 하면 외부로 노출되는 상기의 지지축(미도시)은 공정 챔버(110)의 하면에 설치되는 벨로우즈(170)에 의해 밀폐될 수 있다.
상기 기판 지지부(120)는 기판 처리 공정의 공정 조건에 대한 승강될 수도 있다. 이 경우, 상기 기판 지지부(120)의 지지축(미도시)은 구동 장치(180)의 구동축(미도시)에 지지된다. 이에 따라, 기판 지지부(120)의 상면은, 구동 장치 (180)의 구동에 따른 구동축(미도시)의 승강에 의해, 상기 공정 조건 범위 내에서 상하이동 할 수 있게 된다. 경우에 따라서 상기 기판 지지부(120)는 구동 장치 (180)의 구동에 의해 회전될 수도 있다.
상기 공정 챔버(110)는 상부를 덮도록 설치되어 반응 공간을 밀폐할 수 있다. 그리고, 상기 공정 챔버(110)의 상부는 상기 제 1 전극(200) 및 상기 제 2 전극(300)을 지지한다.
상기 공정 챔버(110)의 상면에는 제 1 및 제 2 가스 공급부(130, 131)가 설치되어 공정 가스(processing gas; PG), 희석 가스(dilution gas; DG)가 각각 공급되며, 상기 제 1 전극(200)에는 공정 가스(processing gas; PG)가 분사 될 수 있고, 상기 제 2 전극(300)에서는 희석 가스(dilution gas; DG)가 분사 될 수 있다. 하지만, 상기 제 1 전극(200)에서 희석 가스(dilution gas; DG)가 분사 될 수 있고, 상기 제 2 전극(300)에서 공정 가스(processing gas; PG)가 분사 될 수 있다, 또한, 상기 제 1 전극(200)과 제 2 전극(300)에서 상기 공정가스 및 희석 가스가 동시에 하나의 전극에서 동시에 분사될 수도 있다. 상기 제 1 전극(200) 또는 상기 제 2 전극(300)에 플라즈마(P)를 형성하기 위한 플라즈마 전원을 공급하기 위한 플라즈마 전원 공급부(150)가 연결 설치된다.
상기 제 1 가스 공급부(130)는 공정 가스(PG)를 상기 제 1 전극(200) 또는 상기 제 2 전극(300)에 공급한다. 예를 들어, 상기 공정 가스(PG)는 실리콘(Si), 티탄족 원소(Ti, Zr, Hf 등), 또는 알루미늄(Al) 등의 가스로 이루어질 수 있다. 이때, 실리콘(Si) 물질을 포함하는 공정 가스(PG)는 실란(Silane; SiH4), 디실란(Disilane; Si2H6), 트리실란(Trisilane; Si3H8), TEOS(Tetraethylorthosilicate), DCS(Dichlorosilane), HCD(Hexachlorosilane), TriDMAS(Tri-dimethylaminosilane) 및 TSA(Trisilylamine) 등이 될 수 있다.
상기 제 2 가스 공급부(131)는 희석 가스(DG)를 상기 제 1 전극(200) 또는 상기 제 2 전극(300)에 공급 할 수 있다. 예를 들어, 상기 희석 가스(DG)는 수소(H2), 질소(N2), 산소(O2), 이산화질소(N2O), 암모니아(NH3), 물(H2O), 또는 오존(O3) 등으로 이루어질 수 있다. 이때, 제 1 가스 공급부(130)는 기판(140)에 증착될 박막의 증착 특성에 따라 상기 희석 가스(DG)에 아르곤(Ar), 제논(Ze), 또는 헬륨(He) 등의 비반응성 가스를 혼합하여 공급할 수도 있다.
상기 플라즈마 전원 공급부(150)는 상기 제 1 전극(200) 또는 상기 제 2 전극(300)에 플라즈마(P)를 형성하기 위한 플라즈마 전원을 생성하고 상기 제 1 전극(200) 또는 상기 제 2 전극(300)에 공급할 수 있으며, 하나의 전극에 플라즈마 전원이 연결이 되면, 다른 전극에는 그라운드 전극이 연결될 수 있다. 이때, 상기 플라즈마 전원은 고주파 전력 또는 RF(Radio Frequency) 전력, 예를 들어, LF(Low Frequency) 전력, MF(Middle Frequency), HF(High Frequency) 전력, 또는 VHF(Very High Frequency) 전력이 될 수 있다. 이때, LF 전력은 3㎑ ~ 300㎑ 범위의 주파수를 가지고, MF 전력은 300㎑ ~ 3㎒ 범위의 주파수를 가지고, HF 전력은 3㎒ ~ 30㎒ 범위의 주파수를 가지며, VHF 전력은 30㎒ ~ 300㎒ 범위의 주파수를 가질 수 있다.
상기 플라즈마 전원 공급부(150)는 상기 제 1 전극(200) 또는 상기 제 2 전극(300)에 공급되는 플라즈마 전원의 부하 임피던스와 소스 임피던스를 정합시키기 위한 임피던스 매칭 회로(미도시)를 포함하여 이루어질 수 있다. 상기 임피던스 매칭 회로는 가변 커패시터 및 가변 인덕터 중 적어도 하나로 구성되는 적어도 2개의 임피던스 소자(미도시)를 포함하여 이루어질 수 있다.
상기 제 1 전극(200) 및 상기 제 2 전극(300)은 상기 기판 지지부(120)에 대향되도록 상기 공정 챔버(110)의 상부에 착탈 가능하게 결합 될 수 있다.
상기 제 1 전극의 가스 분사 홀(미도시) 각각은 상기 전극봉(210)을 관통하도록 형성되어 있으며, 상기 기판(140)에 분사 될 수 있다. 또한 상기 제 1 전극의 생성된 가스 분사 홀(미도시) 각각은 상기 제 1 전극(200)과 제 2 전극(300)의 거리 및 상기 전극봉(210)과 상기 제 2 전극(300)과의 거리에 따라서, 상기 기판(140)에 분사 될 수도 있으며, 상기 제 1 전극(200)과 제 2 전극(300)의 사이에 분사될 수도 있다.
도 3 은 도 1의 C영역을 계략적으로 나타낼 수 있다.
상기 제 1 전극(200)은 평판형, 원형의 판형 등의 구조 일 수 있으며, 상기 제 1 전극(200)에는 상기 전극봉(210)이 연결 될 수 있다. 상기 전극봉(210)은 상기 제 1 전극(200)과 일체형일 수 있으며, 상기 제 1 전극(200)과 분리형일 수 있다. 상기 전극봉(210)은 상기 제 1 전극(200)과 같이 연결이 되어 같은 전압을 가질 수 있다.
상기 제 2 전극(300)은 평판형, 원형의 판형 등의 구조 일 수 있으며, 상기 제 2 전극(300)에는 복수개의 관통홀(310)이 구성될 수 있다. 상기 복수의 관통홀(310)에는 상기 전극봉(210)이 관통 될 수 있다. 상기 제 1 전극(200)과 상기 제 2 전극(300)과의 간격은 제 1 간격(A)이고, 상기 제 1 전극(200)의 상기 전극봉(210)과 상기 제 2 전극(300)과의 간격은 제 2 간격(B)일 수 있다.
상기 제 1 전극(200)과 상기 제 2 전극(300)과의 상기 제 1 간격(A)는 상기 제 2 전극(300)과 상기 전극봉(210)과의 상기 제 2 간격(B)보다 같거나 클 수 있다. 즉, 상기 제 1 간격(A)이 상기 간격(B)보다 같거나 클 수 있다. 상기 제 2 간격(B)와 상기 제 1 간격(A)를 같게 할 수 있고, 상기 제 2 간격(B)를 좁게 하고, 상기 제 1 간격(A)를 넓게 할 수 있다. 상기 제 1 전극(200)과 상기 제 2 전극(300)은 제 1 간격(A)로 이격되고, 상기 제 1 간격(A)과 90도로 수직하게 제 2 간격(B)이 이격 되며, 상기 제 1 간격(A)은 상기 제 2 간격(B)보다 넓거나 같은 것을 특징일 수 있다.
상기 제 2 간격(B)을 상기 제 1 간격(A)보다 좁게 하여 상기 제 1 간격(A)에서 플라즈마를 생성하고, 상기 제 1 간격(A)를 통해 생성된 플라즈마를 분사하여 상기 기판(140)에 증착되는 박막의 두께를 최대한 균일하게 증착 할 수 있다. 플라즈마를 상기 제 1 전극(200) 하부 및 상기 제 2 전극(300) 상부에 생성할 수 있으며, 상기 기판(140)에 증착시 불균일한 Damage 영향을 주지 않을 수 있다. 이를 통해 생성된 플라즈마를 통해 상기 기판(140)의 전체적인 면적에 균일한 증착이 가능 할 수 있다. 따라서, 상기 제 1 간격(A)에 방전 형성이 용의하고 상기 제 2 간격(B)는 방전공간이 형성되어 Gas는 해리는 되나 미약한 방전으로 상기 기판(140)에 Damage영향을 최소화 할 수 있다.
상기 제 1 전극(200)과 상기 제 2 전극(300)의 상기 제 1 간격(A)는 상기 제 2 전극(300)과 상기 전극봉(210)과의 간격과 동일 할 수 있다. 상기 제 1 간격(A)과 상기 제 2 간격(B)의 동일한 간격의 유지를 통해 같은 동일한 파워 밀도가 유지되어 상기 제 1 간격(A)와 상기 제 2 간격(B)에서도 동시에 플라즈마 생성이 가능하게 하여 전체적인 RF 파워의 효율을 높여 상기 기판(140)의 증착률을 최대한 높일 수 있다.
상기 제 1 전극(200)과 상기 제 2 전극(300)과의 제 1 간격(A)은 5mm ~ 27mm의 간격이 될 수 있다. 상기 제 1 간격(A)은 5mm이하, 27mm이상 일 때는 플라즈마 생성이 불안정하게 될 수 있다. 또한, 상기 제 2 전극(300)과 상기 전극봉(210)과의 제 2 간격(B)는 1mm ~ 14mm일 수 있다. 상기 제 2 간격(B)은 1mm이하, 14mm이상 일 때는 플라즈마 생성이 안되거나 불안정하게 될 수 있다. 따라서, 원하는 ALD, CVD 증착 공정 진행이 어려울 수 있다.
도 3 의 그래프의 X축은 상기 제 2 전극(300)과 상기 전극봉(210)의 상기 제 2 간격(B)과 공정 챔버(110)의 압력의 곱(Torr-cm)이며, Y축은 플라즈마 생성 전압(Vs)과의 관계를 설명할 수 있고, 그래프의 내용은 각각의 가스별 플라즈마 생성되는 그래프를 설명할 수 있다. 따라서, 상기 X축과 상기 Y축의 그래프로 상기 제 2 간격(B)를 결정할 수 있다. 상기 그래프의 가스의 종류는 아르곤(Ar), 네온(Ne), 수소(H2), 수은(Hg) 등의 가스를 사용할 수 있다. 따라서, 상기 공정 챔버(110)이 저진공(Low Vacuum, 수백mTorr ~ 수Torr)일 때에는 상기 제 2 전극(300)과 상기 전극봉(210)의 제 2 간격(B)가 좁아져 상기 제 1 간격(A)을 넓게 할 수 있다. 이와 같은 상기 공정 챔버(110)의 공정 분위기에서는 ALD, CVD 공정에 유리 할 수 있다. 따라서, 상기 제 2 간격은 압력에 따라서 상기 제 2 간격이 결정될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 공정 챔버 120: 기판 지지부
130: 제 1 가스공급부 131: 제 2 가스공급부
133: 제 1 가스공급라인 132: 제 2 가스공급라인
140: 기판 150: 플라즈마 전원 공급부
160: 배기관 170: 벨로우즈
180: 구동장치 190: 밀봉처리부
200: 제 1 전극 210: 전극봉
300: 제 2 전극 310: 관통홀
A : 제 1 간격 B : 제 2 간격

Claims (5)

  1. 삭제
  2. 삭제
  3. 기판을 가스 처리하는 챔버;
    상기 챔버 내부에 설치되어 상기 기판과 대향하며 상기 기판측으로 돌출된 복수의 전극봉을 가지는 제 1 전극;
    상기 챔버의 내부에 설치되어 상기 전극봉이 관통하는 복수의 관통홀이 형성된 제 2 전극을 포함하고,
    상기 제 1 전극과 상기 제 2 전극 간의 제 1 간격은 상기 제 1 전극의 하부 및 상기 제 2 전극의 상부에서만 플라즈마가 생성되도록 상기 전극봉과 상기 제 2 전극 간의 제 2 간격보다 넓으며,
    상기 제 2 간격은 상기 전극봉과 상기 제 2 전극 사이에서 플라즈마가 생성되지 않도록 상기 제 1 간격보다 좁은 것을 특징으로 하는 기판처리장치.
  4. 제3항에 있어서,
    상기 제 2 간격은 5mm 이하인 것을 특징으로 하는 기판처리장치.
  5. 제 3 항에 있어서,
    상기 제 1 간격은 5mm ~ 27mm인 것을 특징으로 하는 기판처리장치.
KR1020180031338A 2018-03-19 2018-03-19 기판 처리 장치 KR102146793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180031338A KR102146793B1 (ko) 2018-03-19 2018-03-19 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180031338A KR102146793B1 (ko) 2018-03-19 2018-03-19 기판 처리 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025348A Division KR102053303B1 (ko) 2016-03-02 2016-03-02 기판 처리 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190030412A Division KR20190033495A (ko) 2019-03-18 2019-03-18 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20180030973A KR20180030973A (ko) 2018-03-27
KR102146793B1 true KR102146793B1 (ko) 2020-08-21

Family

ID=61874537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031338A KR102146793B1 (ko) 2018-03-19 2018-03-19 기판 처리 장치

Country Status (1)

Country Link
KR (1) KR102146793B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404010B1 (ko) * 2008-03-06 2014-06-12 주성엔지니어링(주) 기판 가장자리 식각장치 및 이를 이용한 기판 가장자리식각방법
KR101413981B1 (ko) * 2012-06-21 2014-07-04 주식회사 테스 플라즈마 발생장치 및 이를 포함하는 박막증착장치
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치

Also Published As

Publication number Publication date
KR20180030973A (ko) 2018-03-27

Similar Documents

Publication Publication Date Title
KR102061749B1 (ko) 기판 처리 장치
US10504701B2 (en) Substrate processing device and substrate processing method
US20190136379A1 (en) Substrate treating apparatus and method
US12106941B2 (en) Substrate processing device and substrate processing method
KR20170022459A (ko) 기판 처리 장치 및 기판 처리 방법
KR102058912B1 (ko) 기판 처리 장치
KR101690971B1 (ko) 기판 처리 장치
KR101954758B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101929481B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102018183B1 (ko) 기판 처리 장치
KR101561675B1 (ko) 기판 처리 장치
KR102053303B1 (ko) 기판 처리 장치
KR102146793B1 (ko) 기판 처리 장치
KR20140006505A (ko) 기판 처리 장치
KR102046391B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102661733B1 (ko) 복수의 플라즈마를 이용한 기판처리장치
KR20190033495A (ko) 기판 처리 장치
KR20130141409A (ko) 기판 처리 장치 및 기판 처리 방법
KR102029952B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102254808B1 (ko) 기판 처리 장치
KR102143146B1 (ko) 기판 처리 장치
KR102076512B1 (ko) 기판 처리 방법
KR102362305B1 (ko) 기판 처리 장치
US20230049118A1 (en) Substrate processing device and substrate processing method
KR102098636B1 (ko) 기판 처리 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000896; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190318

Effective date: 20200429

GRNO Decision to grant (after opposition)