JP2005072477A - シリコン薄膜の形成方法 - Google Patents

シリコン薄膜の形成方法 Download PDF

Info

Publication number
JP2005072477A
JP2005072477A JP2003303179A JP2003303179A JP2005072477A JP 2005072477 A JP2005072477 A JP 2005072477A JP 2003303179 A JP2003303179 A JP 2003303179A JP 2003303179 A JP2003303179 A JP 2003303179A JP 2005072477 A JP2005072477 A JP 2005072477A
Authority
JP
Japan
Prior art keywords
thin film
gas
forming
silicon thin
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003303179A
Other languages
English (en)
Inventor
Akinori Shimizu
了典 清水
Masaaki Ogino
正明 荻野
Yukihiro Shimogaki
幸浩 霜垣
Masakazu Sugiyama
正和 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003303179A priority Critical patent/JP2005072477A/ja
Publication of JP2005072477A publication Critical patent/JP2005072477A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 シリコン薄膜を複数のウェハ上に同時に形成する場合において、それぞれのウェハ面上に形成するシリコン薄膜の不純物濃度を均一にする。
【解決手段】 シリコンのみからなる第1の層を形成する第1の工程(時刻t0〜t1)と、不純物のみの、もしくは不純物が高濃度に注入された第2の層を形成する第2の工程(時刻t3〜t4)とを有し、第2の工程時における反応炉内の圧力を第1の工程時の反応炉内の圧力より下げることで、ドーピングガス(図1ではフォスフィンガス:PH)が、ウェハ間の隙間に入りやすくなり、均一な不純物濃度となるような、不純物のみの、もしくは不純物が高濃度に注入された第2の層を形成することができる。さらに、第1の工程及び第2の工程を交互に所定回数繰り返した後に第3の工程として熱処理を行うので、第2の層の不純物が第1の層内に拡散され、不純物濃度の均一なシリコン薄膜が形成される。
【選択図】 図1

Description

本発明はシリコン薄膜の形成方法に関し、特にシリコン薄膜を複数の基板上に同時に形成するシリコン薄膜の形成方法に関する。
半導体デバイスやディスプレイデバイスにおいて不純物を注入(以下ドープと呼ぶ)されたシリコン薄膜、特にポリシリコン(多結晶シリコン)薄膜は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート電極や配線、コンデンサ電極など広範囲に用いられている。
シリコン薄膜の形成は、1枚ずつ基板(以下ウェハと呼ぶ)を処理する枚葉式の成膜装置を用いて行う場合もあるが、生産性をあげるため通常50枚から200枚程度のウェハを同時に1回で処理(バッチ処理)する、バッチ式の成膜装置を用いて行われる。
図6は、バッチ式の成膜装置による成膜の様子を説明する概略図である。
また、図7は、従来行われているシラン系の反応性ガス(以下シラン系ガスと呼ぶ)と不純物注入用ガス(以下ドーピングガスと呼ぶ)の流量の時間推移を示す図である。
成膜装置は、例えば、CVD(Chemical Vapor Deposition)装置であり、詳細な構成は後述するが、反応炉内に、図6のように、ウェハ1を多数枚順次平行に配置し、シラン系ガス20a、ドーピングガス20bからなる混合ガス20(濃度調整などのためのキャリアガスを含む)を、図7に示すように一定の流量で注入して、ウェハ1にシリコン薄膜を形成する構成となっている。
例えば、不純物濃度が3×1020cm−3のn型ポリシリコン薄膜を、ウェハ1上に形成する場合、炉内温度550℃、圧力100Paの雰囲気中に、反応ガスとしてモノシランガス(100%SiH)を1000SCCM、ドーピングガスとしてキャリアガスによって0.8%に希釈されたフォスフィンガス(0.8%PH/N)を100SCCM、キャリアガスとして窒素ガス(N)を200SCCMの一定流量で同時に注入すると、約0.4Å/秒の速度で成膜される。
また、従来、形成されるシリコン薄膜の膜厚の均一性を図る目的で、シラン系ガスを被処理雰囲気中に供給してポリシリコン層を形成する工程と、ドーピングガスを被処理雰囲気中に供給して不純物層を形成する工程と、を分けて交互に繰り返し、最後に熱処理により不純物層の不純物をポリシリコン層内に拡散させる成膜方法があった(特許文献1)。
特許第3158259号公報(段落番号〔0022〕〜〔0026〕,第2図,第3図)
しかし、上記従来技術によるシリコン薄膜の形成方法では、以下に示す理由により、多数枚平行に配置されたウェハにおける、それぞれのウェハ面内でのシリコン薄膜の不純物濃度のばらつきが生じる問題があった。
ポリシリコン薄膜への不純物ドーピングは、シラン系ガスの付着確率と濃度の積に比例する速度で薄膜が堆積するのと同時に、ドーピングガスが有する付着確率と濃度の積に比例する速度でドーピングガスがシリコン薄膜内に取り込まれてゆくことにより進行する。バッチ式の成膜装置は、図6に示したように、ドーピングガス20bが、隣り合ったウェハ1に挟まれた微細な空間に拡散しながらウェハ1の周辺から内部に向かって侵入する。そのため、ウェハ周辺部では濃度が高く、中心部に拡散するにしたがってドーピングガス20bが消費され濃度が逓減することにより、ポリシリコン薄膜に取り込まれる不純物の濃度も内部に進むに従って減少するという現象が発生する。
図8は、CVD装置に導入されるモノシランガス濃度とフォスフィンガス濃度との比に対して、形成されたリンドープトポリシリコン薄膜に取り込まれたリン濃度とシリコン量との比を求めた実験結果の図である。
横軸はモノシランガス濃度とフォスフィンガス濃度の比、縦軸はリン濃度とシリコン量の比である。
また、図9は、6インチウェハの平面図及びウェハ中心からの距離Xを示す図である。
また、図10は、ポリシリコン薄膜のウェハ中心濃度に対する相対リン濃度の分布を測定した実験結果を示す図である。
横軸は図9で示したウェハ1の中心からの距離(mm)、縦軸は相対リン濃度であり、ウェハ1の中心のリン濃度を1としている。
ドーピングガスであるフォスフィンの付着確率は、図8で示した実験結果から容易に導出できるように、シラン系ガスであるモノシランの付着確率(2×10−6)に対して、1桁程度大きい(2×10−5)ために、不純物分布の不均一性は図10に示すように大きくなる。
図11は、ポリシリコン薄膜のリン濃度と電気抵抗率の関係を示す図である。
横軸はリン濃度であり、縦軸は電気抵抗率(Ωcm)である。
この図のように、ポリシリコン薄膜においては、結晶粒界が存在するために、不純物濃度(リン濃度)と電気抵抗率との相関は非線形な関係を示す。そのため、実際のデバイスで重要なパラメータである電気抵抗率(もしくは、電気導電率)は不純物濃度の場合より、いっそう大きな不均一性を示すことになる。
図12は、ポリシリコン薄膜のウェハ中心電気導電率に対する相対導電率の分布をリン濃度をパラメータとして測定したときの実験結果を示す図である。
横軸は図9で示したウェハ1の中心からの距離(mm)、縦軸は相対導電率であり、ウェハ1の中心の導電率を1としている。
この図は、前述したような条件である炉内温度550℃、圧力100Paの雰囲気中に、モノシランガス及びフォスフィンガスをそれぞれ所望のリン濃度に応じた流量を設定して同時に注入したときに形成されるポリシリコン薄膜について測定した結果を示している。
図のように、電気抵抗率の逆数である電気導電率の不均一性は、不純物濃度が3×1020cm−3の場合、電気導電率の分布幅は5%に満たないが、不純物濃度が下がるにしたがって大きく増大していることが分かる。具体的には、1×1019cm−3以下になると、電気導電率の分布幅は10%以上と急激に増大し、3×1018cm−3では30%近くに達する。
例えば、プレーナ型の縦型のMOSFET(DMOS)などで、ゲート電極となるポリシリコン薄膜の不純物濃度に、上記のような面内のばらつきがあると、ポリシリコン薄膜と基板との間の仕事関数差の分布がウェハ面内にでき、MOSFETの閾値電圧の分布が発生するという不都合が生じる。例えば、電気導電率で10%以上の差が発生すると、MOSFETの最も基本的なパラメータである閾値電圧が、ウェハ中心部と周辺部とでは約1%も異なってしまうという問題があり、実用に供することができないという問題があった。
通常のポリシリコンゲート電極では、3×1020cm−3程度のものを用い、その場合は特に問題にはならないが、パワーMOSFETのゲート絶縁膜の耐圧を上げるために用いられる低不純物濃度のポリシリコン薄膜を形成する際には大きな問題となる。
また、特許文献1の技術では、シラン系のガスを被処理雰囲気中に供給してポリシリコン層を形成する工程と、ドーピングガスを被処理雰囲気中に供給して不純物層を形成する工程とを交互に行うので、実質的に高濃度で不純物をドープしていることになり、図12からもわかるようにウェハ面内でのシリコン薄膜の不純物濃度のばらつきをある程度防止することができる。しかし、不純物層形成時の反応炉内の圧力に対する考察がなされておらず、十分に不純物濃度のばらつきを抑制することができないという問題があった。
本発明は、上記の点に鑑みてなされたものであり、ウェハ面上に形成するシリコン薄膜の不純物濃度を均一にできるシリコン薄膜の形成方法を提供することを目的とする。
本発明では上記問題を解決するために、シリコン薄膜を複数のウェハ上に同時に形成するシリコン薄膜の形成方法において、シラン系ガスを反応炉に供給してシリコンのみからなる第1の層を形成する第1の工程と、ドーピングガスのみまたは前記ドーピングガスと前記シラン系ガスを同時に前記反応炉に供給して、前記反応炉内の圧力が前記第1の工程時より低い状態を保ちつつ不純物のみの、もしくは前記不純物が高濃度に注入された第2の層を形成する第2の工程と、前記第1及び第2の工程を交互に所定回数繰り返した後に熱処理を行い、前記第2の層の前記不純物を前記第1の層内に拡散させる第3の工程と、を有することを特徴とするシリコン薄膜の形成方法が提供される。
このような方法によれば、第2の工程時の反応炉内の圧力を第1の工程時の反応炉内の圧力より下げることで、ドーピングガスが基板間の隙間に入りやすくなり、均一な不純物濃度となるような、不純物のみの、もしくは不純物が高濃度に注入された第2の層を形成する。また、第1の工程及び第2の工程を交互に所定回数繰り返した後に第3の工程として熱処理を行うので、第2の層の不純物が第1の層内に拡散され、不純物濃度の均一なシリコン薄膜が形成される。
本発明のシリコン薄膜の形成方法では、シリコンのみからなる第1の層を形成する第1の工程と、不純物のみの、もしくは不純物が高濃度に注入された第2の層を形成する第2の工程とを有し、第2の工程時の反応炉内の圧力を第1の工程時の反応炉内の圧力より下げることで、ドーピングガスがウェハ間の隙間に入りやすくなり、均一な不純物濃度となるような、不純物のみの、もしくは不純物が高濃度に注入された第2の層を形成することができる。さらに、第1の工程及び第2の工程を交互に所定回数繰り返した後に第3の工程として熱処理を行うので、第2の層の不純物が第1の層内に拡散され、不純物濃度の均一なシリコン薄膜を形成することができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図1は、本発明の実施の形態のシリコン薄膜の形成方法においてのCVD装置に流すガス流量の時間推移図である。
また、図2は、CVD装置の断面構成図である。
また、図3は、ウェハをセットした支持冶具の斜視図である。
まず、図1を説明する前に図2、図3で示すCVD装置について説明する。
CVD装置10は、一端(上部)が閉じている外部容器管11と、外部容器管11内に設置され、各種ガスを排気可能な開口部を有し内部が反応炉12aとなる内部容器管12と、この内部容器管12に収納されるウェハ1を支持する支持冶具13と、外部容器管11の開口部(下部)を閉じるための蓋14と、外部容器管11を収納し、支持冶具13にセットされたウェハ1を加熱するヒータ15aを有する電気炉15などから構成されている。また、内部容器管12(反応炉12a)に反応性ガスであるシラン系ガス、ドーピングガス及びキャリアガスを導入するためのガス流入口16と、外部容器管11と内部容器管12の壁面で挟まれた隙間を通して各種ガスを排気するためのガス排気口17を有する。なお、ガス排気口17には図示しない真空ポンプが接続されている。
支持冶具13は、図3のように支持台13aと、この支持台13aにウェハ1を矢印A方向からセットできるように配置された複数本の支柱13bとこれらの支柱13bを途中で支える支え板13cで構成される。ウェハ間の間隔は4mm程度である。
このようなCVD装置10において、支持冶具13にウェハ1を多数枚(例えば、50枚から200枚)列状に配置し、この支持冶具13を内部容器管12に挿入し、外部容器管11の開口部(下部)に蓋14をして密封し、外部容器管11内を減圧雰囲気にする。その後、図1に示すようなスケジュールで各種ガスをガス流入口16から反応炉12aに導入しつつ、反応炉12aの上部に流れてきたこれらのガス流を内部容器管12の壁面と、外部容器管11の壁面とで挟まれた隙間を通して、ガス排気口17から図示しない真空ポンプで吸引して排気する。
図1で示すガス流量の時間推移図において、時刻t0からt1までは、シラン系ガス、例えばモノシランガス(SiH)をガス流入口16から反応炉12aに導入して、第1の層であるポリシリコン薄膜を形成する(第1の工程)。この第1の工程では不純物がドープされない(ノンドープの)ポリシリコンを、例えば、30Å/分以上の速度で成膜するために、炉内の温度を550℃、圧力を100Paにする。
次に、時刻t1からt2までの間で、シラン系ガスの流量を実質的に零になるか低流量になるまで下げる。図1では低流量(例えば80SCCM)に下げる場合について示している。その後、シラン系ガスの流量が安定化する時刻t2からt3までの時間(例えば、1〜2秒)だけ待機する。
時刻t3になると、ガス流入口16から低流量のシラン系ガスのほか、ドーピングガスとして、例えば、フォスフィンガスを反応炉12aに導入する。これによって、高い不純物濃度の第2の層を形成する(第2の工程)。この第2の工程では、炉内の圧力を第1の工程の圧力より低くすることで、フォスフィンの平均自由行程が伸び、例えば、4mm程度のウェハ間にドーピングガスが導入しやすくなる。
なお、通常量産工程で用いられているCVD装置10では、可能な減圧状態からドーピングガスが反応炉12a内に充満するのに約1秒程度しかかからない。
不純物濃度は、各ガスを流す時間または流量で制御する。
具体例として不純物濃度が1×1017cm−3のポリシリコン薄膜を形成する場合の製造条件をあげると、モノシランガス(100%SiH)を第1の工程では1000SCCMの流量で40分間、反応炉12aに導入し、第2の工程ではキャリアガスのNで0.8%に希釈したフォスフィンガス(0.8%PH/N)を100SCCMの流量で、モノシランガスを80SCCMの流量でそれぞれ3分間、反応炉12aに導入する。これによって、1200Å程度のノンドープのポリシリコン薄膜が形成され、数Å程度の高濃度の不純物層が形成される。
ここで、不純物濃度が1×1019cm−3以下の場合のポリシリコン薄膜を形成する際の第2の工程における圧力の設定について説明する。
標準的な条件として550℃、100Paに設定された反応炉12aについて説明する。
なお、実際は、反応炉12aの本質的でない形状の差異を補正して、バッチ処理する複数のウェハ1において膜厚分布を10%以下に抑えるために、温度は530℃〜590℃に振れる。また、温度の変化に伴って最適反応炉内圧力は200Paから50Paに変更することになる。
さて、ドーピングガスのウェハ間への拡散現象を解析すると、その不純物濃度の分布幅は容易に以下の式であらわされることが分かる。
分布幅∝(k/Dw)1/2 ……(1)
ここで、kは反応速度定数、Dは拡散定数であり、wはウェハ間間隔である。反応温度が定まっていると、反応速度定数kは一定であるから、不純物濃度を均一にする(分布幅を小さくする)には拡散定数Dかウェハ間間隔wを大きくする必要がある。成膜の生産性を保つためにウェハ間間隔wは大きくすることはできないことから、結局、拡散定数Dを大きくせざるを得ない。拡散定数Dは反応炉12a内の圧力に反比例することが分かっているので、第2の工程時の圧力を低下させてフォスフィンの平均自由行程を長くすればよいことが分かる。
ここで、デバイス特性から要求されるポリシリコン薄膜の電気導電率の分布幅を検討する。圧力100Paの雰囲気中で、シラン系ガスとドーピングガスを同時に一定量供給して成膜する場合、ポリシリコン薄膜ではそこに含まれる不純物濃度が1×1019cm−3以下になると、図12で示した圧力が100Paで行った実験結果から分かるように、電気導電率の分布幅は10%以上と急激に増大し、3×1018cm−3では30%近くに達する。前述したように電気導電率で10%以上の差が発生すると、例えば、MOFFETの最も基本的なパラメータである閾値電圧が約1%も異なってしまうことになる。したがって、電気導電率の分布幅は最大でも10%に抑えなければならない。電気導電率と不純物濃度の分布幅はほぼ同一の相関関係となることから、(1)式から拡散定数Dを10倍以上にすればよいことが分かる。つまり第2の工程時の反応炉12a内の圧力を、第1の行程における圧力の1/10以下にすることにより達成できる。すなわち、100Pa×1/10=10Pa以下の圧力で成膜すればよい。
第2の工程を行った後、時刻t4からt5まではドーピングガスの濃度が実質的に零で一定となるように待機(例えば1〜2秒程度)し、時刻t5からシラン系ガスの流量を上げ始め、時刻t6から再び前述した製造条件で第1の層を形成する。
以上のような製造条件で、第1の工程及び第2の行程を形成する膜厚に応じて複数回繰り返す。
図4は、第1及び第2の工程を繰り返すことによって形成した多層薄膜の断面図である。
図のように、第1の工程により形成したノンドープのポリシリコン薄膜18aで、第2の工程により形成した不純物のみ、もしくは高い不純物濃度の層18bをサンドイッチ状に積層した構成となっている。
次に、図4のようにして形成した薄膜に対して、例えば、900℃、1時間の熱処理を行い、不純物のみ、もしくは高い不純物濃度の層18bを熱拡散させることで(第3の工程)、均一な不純物濃度を有したポリシリコン薄膜を形成することができる。
図5は、本発明の実施の形態のシリコン薄膜形成方法により得られたポリシリコン薄膜のウェハ中心電気導電率に対する相対導電率の分布を、リン濃度をパラメータとして示した図である。
横軸は6インチウェハの中心からの距離(mm)、縦軸は相対導電率であり、ウェハの中心の導電率を1としている。
図5からわかるように、不純物濃度が1×1019cm−3のポリシリコン薄膜では、電気導電率のウェハの中心部と周辺部で、ばらつきを2%以下にすることができ、3×1018cm−3では4%以下、1×1017cm−3という低い不純物濃度でもばらつきを10%以下に抑えることができていることが分かる。
なお、上記では、n型の不純物としてリンをあげたがこれに限定されず、同じくn型のヒ素(As)、もしくはp型のボロン(B)を用いてもよい。
例えば、ヒ素を導入する場合は、ドーピングガスとしてアルシンを用い、ボロンを導入する場合には、ドーピングガスとしてジボランを用いる。
また、シラン系ガスもモノシランガスに限定されず、ジシランを用いるようにしてもよい。
パワーMOSFETのゲート絶縁膜の耐圧を上げるために用いられる低い不純物濃度のポリシリコン薄膜を形成する際などに適用できる。
本発明の実施の形態のシリコン薄膜の形成方法においての、CVD装置に流すガス流量の時間推移図である。 CVD装置の断面構成図である。 ウェハをセットした支持冶具の斜視図である。 第1及び第2の工程を繰り返すことによって形成した多層薄膜の断面図である。 本発明の実施の形態のシリコン薄膜形成方法により得られたポリシリコン薄膜のウェハ中心電気導電率に対する相対導電率の分布をリン濃度をパラメータとして示した図である。 バッチ式の成膜装置による成膜の様子を説明する概略図である。 従来行われているシラン系の反応性ガス(以下シラン系ガスと呼ぶ)と不純物注入用ガス(以下ドーピングガスと呼ぶ)の流量の時間推移を示す図である。 CVD装置に導入されるモノシランガス濃度とフォスフィンガス濃度との比に対して、形成されたリンドープポリシリコン薄膜に取り込まれたリン濃度とシリコン量との比を求めた実験結果の図である。 6インチウェハの平面図及びウェハ中心からの距離Xを示す図である。 ポリシリコン薄膜のウェハ中心濃度に対する相対リン濃度の分布を測定した実験結果を示す図である。 ポリシリコン薄膜のリン濃度と電気抵抗率の関係を示す図である。 ポリシリコン薄膜のウェハ中心電気導電率に対する相対導電率の分布をリン濃度をパラメータとして測定したときの実験結果を示す図である。
符号の説明
1 ウェハ
10 CVD装置
11 外部容器管
12 内部容器管
12a 反応炉
13 支持冶具
14 蓋
15 電気炉
15a ヒータ
16 ガス流入口
17 ガス排気口

Claims (9)

  1. シリコン薄膜を複数の基板上に同時に形成するシリコン薄膜の形成方法において、
    反応性ガスを反応炉に供給してシリコンのみからなる第1の層を形成する第1の工程と、
    不純物注入用ガスのみまたは前記不純物注入用ガスと前記反応性ガスを同時に前記反応炉に供給して、前記反応炉内の圧力が前記第1の工程時より低い状態を保ちつつ不純物のみの、もしくは前記不純物が高濃度に注入された第2の層を形成する第2の工程と、
    前記第1及び第2の工程を交互に所定回数繰り返した後に熱処理を行い、前記第2の層の前記不純物を前記第1の層内に拡散させる第3の工程と、
    を有することを特徴とするシリコン薄膜の形成方法。
  2. 前記第1の工程の後では前記反応性ガスの流量が実質的に零になるか低流量で安定化するまでは、前記第2の工程を開始せず、
    前記第2の工程の後では前記不純物注入用ガスの流量が実質的に零となるまでは前記第1の工程を開始しないようにすることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  3. 不純物濃度が1×1019cm−3以下の前記シリコン薄膜を形成する場合、前記第1の工程時における前記圧力を200Pa乃至50Paとし、前記第2の工程時における前記圧力を10Pa以下にすることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  4. 前記反応性ガスはモノシランであり、前記不純物注入用ガスはフォスフィンであることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  5. 前記反応性ガスはジシランであり、前記不純物注入用ガスはフォスフィンであることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  6. 前記反応性ガスはモノシランであり、前記不純物注入用ガスはジボランであることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  7. 前記反応性ガスはジシランであり、前記不純物注入用ガスはジボランであることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  8. 前記反応性ガスはモノシランであり、前記不純物注入用ガスはアルシンであることを特徴とする請求項1記載のシリコン薄膜の形成方法。
  9. 前記反応性ガスはジシランであり、前記不純物注入用ガスはアルシンであることを特徴とする請求項1記載のシリコン薄膜の形成方法。
JP2003303179A 2003-08-27 2003-08-27 シリコン薄膜の形成方法 Pending JP2005072477A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003303179A JP2005072477A (ja) 2003-08-27 2003-08-27 シリコン薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303179A JP2005072477A (ja) 2003-08-27 2003-08-27 シリコン薄膜の形成方法

Publications (1)

Publication Number Publication Date
JP2005072477A true JP2005072477A (ja) 2005-03-17

Family

ID=34407253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003303179A Pending JP2005072477A (ja) 2003-08-27 2003-08-27 シリコン薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP2005072477A (ja)

Similar Documents

Publication Publication Date Title
KR100652909B1 (ko) 하이 스텝 커버리지를 갖는 실리콘 증착 방법
KR100907148B1 (ko) 성막 장치 및 성막 방법
US6686281B2 (en) Method for fabricating a semiconductor device and a substrate processing apparatus
JP5240159B2 (ja) 成膜装置及び成膜方法
US20060035471A1 (en) Method of depositing a silicon dioxide comprising layer doped with at least one of P, B and Ge
US20070010072A1 (en) Uniform batch film deposition process and films so produced
EP0552375A1 (en) Chemical vapor deposition apparatus, method of semiconductor film formation, and method of producing thin film semiconductor device
US5863598A (en) Method of forming doped silicon in high aspect ratio openings
JPH0786174A (ja) 成膜装置
JPH07230957A (ja) ボロン含有ポリシリコン膜の形成方法
JP2685028B2 (ja) 半導体装置の製造方法
JPH0391239A (ja) 半導体装置の製造方法
JP5336956B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2005072477A (ja) シリコン薄膜の形成方法
JP2005072476A (ja) 半導体装置の製造方法
JP2005150701A (ja) 成膜装置及び成膜方法
JP2004140320A (ja) 化学的気相成長装置
US20100203243A1 (en) Method for forming a polysilicon film
EP4174209A1 (en) Method of forming a doped polysilicon layer
JPH0234917A (ja) 低濃度リンドープポリシリコン膜形成法
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
EP3474315A1 (en) Compound film of tungsten and germanium, and semiconductor device
JP2005256137A (ja) 化学的気相成長装置
JP2003264150A (ja) 半導体装置の製造方法
JPH045824A (ja) 半導体装置の製造方法