KR100537478B1 - 반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실 - Google Patents

반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실 Download PDF

Info

Publication number
KR100537478B1
KR100537478B1 KR10-1999-7005748A KR19997005748A KR100537478B1 KR 100537478 B1 KR100537478 B1 KR 100537478B1 KR 19997005748 A KR19997005748 A KR 19997005748A KR 100537478 B1 KR100537478 B1 KR 100537478B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
semiconductor layer
semiconductor device
vacuum chamber
Prior art date
Application number
KR10-1999-7005748A
Other languages
English (en)
Other versions
KR20000069692A (ko
Inventor
한스메일링
루돌프엠마뉴엘이시도르슈로프
Original Assignee
데바이 인스티튜트, 유니버시테이트 우트레크트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데바이 인스티튜트, 유니버시테이트 우트레크트 filed Critical 데바이 인스티튜트, 유니버시테이트 우트레크트
Publication of KR20000069692A publication Critical patent/KR20000069692A/ko
Application granted granted Critical
Publication of KR100537478B1 publication Critical patent/KR100537478B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 가스가 해리되어 프랙션으로 되도록 소정 해리온도로 가스를 가열해서 용기 내에 배치된 기판 상에 반도체층을 퇴적시키는 단계를 갖추어 이루어짐으로써, 상기 프랙션이 반도체층을 형성하기 위해 기판 상에 순차적으로 응결되는 반도체장치를 제조하기 위한 프로세스에 관한 것이다.

Description

반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실{PROCESS FOR PROVIDING SEMICONDUCTING DEVICES, AND VACUUM CHAMBER FOR CARRYING OUT THEREOF}
본 발명은, 특히 트랜지스터 및 솔라 셀 등의 반도체장치를 제조하기 위한 프로세스 및 이 프로세스에 의해 만들어지는 장치에 관한 것이다.
반도체장치는 다양하게 폭 넓게 적용할 수 있다. 예컨대, 비정질실리콘 또는 다결정실리콘을 구비한 박막트랜지스터(TFT: Thin Film Transistors)가 액정디스플레이의 액티브 매트릭스 등의 적용에 있어 전류 스위칭소자로서 채용된다.
박막트랜지스터(40; 도 3)내에는, 예컨대 3개의 분리된 금속 콘택트를 갖춘 아주 간단한 3단자소자가 형성되어 있다.
TFT 구성의 일예는 다음과 같다. 즉, 고농도 도핑된 실리콘결정으로 이루어진 플랫(flat) 웨이퍼(42)의 한쪽 면이 열산화 된다. 산화층(44)은 비도전층 또는 절연층이다. 실리콘 질화물 또는 실리콘 산화질화물에 한정되지 않고 포함하는 또 다른 재료도 절연체로서 기능할 수 있다. 웨이퍼의 대향면에는 금속 콘택트인 게이트 콘택트(46)가 제공된다. 다음에, 절연체가 존재하는 웨이퍼의 측면(48; 반도체층)에 반도체 재료, 예컨대 다결정실리콘이나 실리콘 또는 수소화 비정질실리콘(α-Si:H)이 제공된다. 이 반도체층(48) 상에는 인 또는 붕소 등과 같은 도펀트(dopant) 원자를 포함하는 제2실리콘층(50)이 제공된다. 다음에, 제2실리콘층(50) 상에는 소스(52) 및 드레인(54)을 위한 2개의 금속 콘택트가 그들 사이에 설정되어 고정된 거리를 두고서 서로 인접하여 제공된다. 마지막으로, 소스와 드레인 콘택트간 높은 도전성 실리콘층이 제거됨으로써, 상기 콘택트간에 반절연통로가 형성된다.
전압이 게이트 콘택트에 인가되면, 높은 도전성 보조층(sublayer)이 반도체내에 병렬로 절연체와 반도체의 인터페이스에 공간적으로 인접하여 형성된다. 이 층을 TFT의 채널이라 부르고, 통상 50Å~200Å 두께를 갖는다. 게이트전극에 전압의 인가에 의한 강화된 도전성의 효과는 전계효과이다. 전계가 소스와 드레인간에 존재할 경우, TFT를 통한 전류전도는 소스에서 인터페이스로 발생하고, 다음에 전압이 게이트에 인가되면 인터페이스를 따라 측면으로 발생하며, 드레인을 통해 상기 인터페이스에 수직으로 발생한다.
수소화 비정질실리콘에 의한 박막트랜지스터에 있어서, 디바이스의 게이트단자에 정전압(positive voltage)의 장기화 인가에 의해, 전류전도(임계(threshold)전압)의 발생시에 고전압의 시프트가 통상 관찰된다. 또한, 서브드레숄드(subthreshold) 기울기의 저하도 관찰된다. 부전압(negative voltage)이 인가될 경우, 임계전압의 시프트도 관찰된다.
기판상에 반도체층을 퇴적시키기 위한 종래기술은 13.56MHz에서 또한 13.56MHz~150MHz 범위의 높은 여기(excitation) 주파수에서, 소위 고주파 글로우(glow)방전 기술(플라즈마 강화 CVD(Chemical Vapour Deposition)의 형성)을 포함한다.
솔라 셀, 다이오드 및 TFT 등과 같은 전자소자에 있어서의 α-Si:H의 문제는 하나의 전극 또는 TFT의 게이트전극에 일정 전압의 인가와 광의 조명에 따른 준안정 상태에 있다.
예컨대, 액티브 매트릭스로 이루어진 플랫 스크린 텔레비젼에 있어서, 광이 통과할 수 있도록 온/오프(on/off) 스위치될 수 있는 트랜지스터를 갖춘 다수의 픽셀로 스크린이 구성됨으로써, 화상의 선명도가 제어될 수 있다. 반도체 재료로서 α-Si:H를 구비한 트랜지스터는 때때로 30분 후에 동일한 전류를 얻도록 게이트 임계전압에 증가를 나타낸다.
더욱이, 솔라 셀의 광 조명은 소자 성능의 저하를 야기하는 전자결함을 일으킨다.
이 결과를 역으로 할 수 있는, 예컨대 약 150℃에서 소자가 가열되면, 원래 소자의 특성이 재획득될 수 있다. 그러나, 이러한 열처리는 이들 소자로 이루어지는 많은 어플리케이션을 위해 실용적이거나 경제적인 해결은 아니다.
α-Si:H 반도체층을 구비한 박막트랜지스터에 있어서, 전자결함의 발생은 게이트 콘택트에 인가된 일정 전압에 의해 야기된다. 전류전도, 예컨대 임계전압의 발생에서 게이트 전압의 시프트가 보통 관찰되고, 심지어 게이트 전압 인가 몇분 뒤에도 관찰된다. 이것은 동작 몇분 후에, 트랜지스터를 턴온(turn on)시키기 위해 고전압이 요구되고, 그것은 동작특성에 있어서 원하지 않는 드리프트의 결과를 초래하는 것을 의미한다. 이 결과를 도 4 및 도 7에 나타냈다. 도 4에 있어서는 50MHz에서 퇴적된 α-Si:H를 구비한 TFT에 대한 특성을 나타내고, 도 7에 있어서는 13.56MHz에서 퇴적된 TFT에 대한 특성을 나타낸다. 도시된 커브는 각각 1.5h 스트레스(stress)와 2.5h 스트레스 후에 "퇴적된" 것을 나타낸다.
본 발명은 향상된 반도체장치를 제공하는 것에 그 목적이 있다.
도 1은 반도체장치를 퇴적하기 위한 종래방법을 나타낸 도면,
도 2는 본 발명에 따른 열필라멘트 어셈블리를 갖춘 퇴적실을 나타낸 구성도,
도 3은 박막트랜지스터를 나타낸 횡단면도,
도 4~7은 공지의 방법에 따라 얻어진 박막트랜지스터의 시간에 따른 임계전압의 시프트의 그래프를 나타낸 도면,
도 8은 본 발명에 따라 얻어진 박막트랜지스터의 게이트 전압에 대한 소스 드레인 전류의 그래프를 나타낸 도면이다.
본 발명은, 가스가 해리되어 프랙션으로 되도록 소정 해리온도로 가스를 가열해서 용기 내에 배치된 기판 상에 반도체층을 퇴적시키는 단계를 갖추어 이루어짐으로써, 상기 프랙션이 반도체층을 형성하기 위해 기판 상에 순차적으로 응결되도록 하되, 상기 기판이 치환가능 격리셔터에 의해 용기 내에 위치하는 가열소자 및/또는 가스로부터 주기적으로 보호될 수 있도록 구성된 것임을 특징으로 하는 반도체장치를 제조하기 위한 프로세스를 제공한다.
본 발명은 게이트 전압 인가에 의한 임계전압의 시프트가 사실상 없는 반도체장치를 제조하는 방법으로 기판 상에 반도체층을 퇴적하는 것이다.
또한, 본 발명의 특징은 트랜지스터와 같은 장치를 제공하는 것에 있고, 이 장치는 사실상 일정한 게이트 전압과 약 0.001~100, 바람직하게는 약 0.001~10, 보다 바람직하게는 약 0.1~1.00cm2/V.S.범위의 포화 이동도(saturation mobility) μ를 갖는다.
또한, 본 발명의 특징은 사실상 배타적(exclusive) 다결정 Si:H 또는 다결정 및 비정질 Si:H층으로 이루어진 장치를 제공하는 것에 있고, 이 장치는 사실상 일정한 게이트 전압과 약 0.001~1000, 바람직하게는 0.001~500cm2/V.S. 범위의 포화 이동도를 갖는다.
본 발명에 따른 TFT에 유사한 포화 이동도를 나타냈지만, 종래 TFT는 여전히 작업동안 상당히 증가하는 임계전압을 제공한다.
또한, 본 발명의 특징은 상기 프로세스에 따라 얻어질 수 있는 반도체장치를 제공하는 것에 있다.
더욱이, 본 발명의 특징은 상기 프로세스를 수행하기 위한 진공실을 제공하는 것에 있다.
α-Si:H를 기본으로 하는 박막트랜지스터는 보통 고주파 PECVD(plasma enhanced chemical vapour deposition)법을 이용하여 이하의 방식에 의해 형성된다. 통상, 1~5cm로 분리된 2개의 금속판(2,4: 도 1)간 실리콘 함유 가스가 교류전계에 의해 분리된다. 상기 금속판(2,4)은 진공용기(6)내에 넣어진다. 교류전계는 고주파 제네레이터(8)에 의해 발생되고, 통상 그 전압신호는 약 13.56밀리언 헤르츠(million Hz)에서 150밀리언 헤르츠 범위의 주파수를 갖는다. 보통, 고주파 전력은 기판(10)의 크기에 따라 ≤50와트(watt)로 한정된다. 기판(10)상에 반도체층을 형성하면 바로 실리콘 함유 가스가 진공용기(6) 내로 도입되고, 고주파 제너레이터(8)가 온(on) 된다. 상기 기판(10)이 약 220℃로 가열되고, 실리콘 함유 가스의 흐름(flow)은 통상 30 표준 cm3/분(sccm)(standard cm3/minute)이며, 용기(6) 내에 0.1~0.5밀리바(millibar)의 압력이 존재한다.
도 4~7은 공지의 방법에 따라 얻어진 박막트랜지스터의 게이트 전압 시프트에 대한 표준 드레인전류를 나타낸다.
이하와 같이, 도 4~7에 표시된 키는 게이트 전압 스트레스의 개시후, t=0에서 측정된 게이트 전압에 대한 드레인 전류를 나타낸다;
━■━
━●━
━▲━
━◆━
━▼━
이하와 같이, 도 4~7에 표시된 키는 게이트 전압 스트레스의 개시후, t=21/2시간에서 게이트 전압에 대한 드레인전류를 나타낸다;
─□─
─○─
─△─
─◇─
─▽─
이하와 같이, 도 4~7에 표시된 키는 게이트 전압 스트레스의 개시후, t=21/2시간에서 게이트 전압에 대한 드레인전류를 나타낸다;
━━
본 발명에 따른 기판 전처리 및 반도체막 퇴적
본 발명에 따른 퇴적실(24; 도 2)은 가스 유입구(25)와, 2개의 필라멘트(30), 치환가능 셔터(28), 열전대(26; thermo couple), 히터(22) 및 퇴적실 밖으로 가스를 펌프하기 위한 펌프에 연결된 가스 배출구(32)를 구비하여 구성된다.
기판, 예컨대 열산화된 실리콘 웨이퍼(20)는 셔터와 가열소자 사이에 배치된다.
열산화된 웨이퍼(20: 산화물 두께는 약 200nm)는 진공용기(24) 내의 히터(22) 근방에 존재한다. 상기 시스템의 히터(22)는 통상 100℃~600℃ 범위의 온도에서 처리하도록 설정되고, 열전대(26)에 연결된다. 오염과 텅스텐 필라멘트(30)의 가열로부터 웨이퍼(20)를 보호하는 셔터(28)는 공간적으로 필라멘트(30)와 웨이퍼(20) 사이에 놓여진다. 웨이퍼가 처리온도에 도달하면, 텅스텐 필라멘트(30)는 그 단자에 AC 또는 DC전압을 인가함으로써 턴온된다. 통상, 상기 필라멘트의 길이에 따라 10~220V의 AC전압과 10~20A 범위의 전류가 사용된다. 그때, 필라멘트의 온도는 1600℃~2000℃이다. 적어도, 45분동안 상기 전체 시스템은 웨이퍼 온도와 상기 용기내에 모든 다른 기계적인 구성요소들을 안정하게 하기 위해 이러한 조건을 유지한다. 다음에, 수소가스(H2)가 진공용기(24)에 도입되고, 필라멘트(30)와 웨이퍼(20)간 셔터(28)가 제거되며, 시스템은 적어도 1분 동안, 바람직하게는 15분 동안 이러한 상황을 유지한다. 수소(H2)가 수소원자로 분리된다. 셔터(28)가 폐쇄되고 수소(H2)가스 흐름이 오프(turn off) 된다. 다음에, 실리콘 함유 가스, 바람직하게는 실란, 또는 혼합가스가 가스 유입구(25)를 통해 진공용기(24)로 도입된다. 셔터(28)를 다시 개방한 후, 고온의 필라멘트(30)에 따라 실리콘 함유 가스의 분리에 의해 TFT의 채널영역을 형성하는 반도체 재료의 실제 퇴적이 일어난다.
발명자는 셔터를 개폐해서 기판을 주기적으로 격리시킴으로써, 일정한 게이트 전압과 원하는 포화 이동도를 갖는 TFT가 얻어지는 것을 발견하였다. 양호한 포화 이동도의 장점은 많은 응답 TFT를 생산하도록 전자를 보다 높은 비율로 전달할 수 있는 것이다.
주요 퇴적 파라메터가 설정되는 범위는 통상 다음과 같다. 웨이퍼 온도는 200℃와 600℃ 사이, 실란가스 순환은 20sccm과 150sccm 사이, 용기 압력은 15마이크로바와 500마이크로바 사이 및, 텅스텐 필라멘트의 온도는 1600℃와 2000℃ 사이이다. 통상, α-Si:H층을 형성하기 위해서 2.5분이 걸린다.
다음에 고농도 도핑된 반도체층의 퇴적온도는 첫번째 반도체층보다 낮기 때문에, 그 샘플을 냉각할 필요가 있다. 샘플의 냉각은 필라멘트가 턴오프되면서 약 15분 동안 진공용기를 통해 연속적인 실란 순환으로 행해진다. 냉각하는 동안 성장된 α-Si:H막을 형성하는 재흡수(desorbing)로부터 수소원자를 보호하기 위해 실란 순환이 이용된다.
적절한 온도에 도달한 후, 고농도로 도핑된 반도체층의 퇴적에 앞서, 용기(24)로 수소(H2)가스가 도입되고, 적어도 1분 동안, 바람직하게는 3분 동안 플라즈마가 생성된다. 이를 가능하게 하기 위해, 용기(24)는 고온 필라멘트 어셈블리에 더하여 고주파 전극(31)과 고주파 제네레이터(33)를 갖춘다. 이 플라즈마 처리의 목적은, 냉각 동안 실란가스를 처리한 후 퇴적막에 남아있는 표면 결함 및 표면 댕글링 본드(dangling bond)를 패시베이션(passivation)하기 위한 것이다. H2 플라즈마로 처리함으로써 고품질의 저저항 전기적 접촉이, 퇴적 직후의 반도체층과 다음에 고농도로 도핑된 반도체층과의 사이에서 달성된다. 이러한 처리 후에, 샘플은 종래의 기술로 알려진 방법에 의해 또 다른 진공용기로 전달된다. 이러한 다음 용기의 경우, 고농도로 도핑된 반도체층은 통상 13.56MHz 글로우방전으로 형성된다(도시하지 않았슴).
실험1
예1:
파라메터 셋팅:
- 필라멘트 온도; 1750℃,
- 압력; 20마이크로바,
- 기판 온도; 430℃,
- 가스 순환; 90sccm,
과정은 이하와 같다:
- 처리실에 샘플 적재(17:00 p.m.)
- 필라멘트 턴온(셔터 폐쇄)(다음날 9:30 a.m.)
- H2 순환 온, 셔터 개방(@ 10:15 a.m.), 15분동안, 셔터 폐쇄
- H2 순환 오프, SiH4 순환 온(@ 10:30 a.m.), 셔터 개방
- 2분 30초동안 SiH4 순환 온, 셔터 폐쇄
- 다음에, 필라멘트 턴오프
- 다음에, 15분 계속 40sccm SiH4 순환
- SiH4 턴오프, 20sccm H2 순환 턴온
- 다음에, 3분동안 rf 턴온(H2 플라즈마)
- 다음에, 실(chamber) 진공 & 고농도 도핑된 실리콘 퇴적을 위한 실로
샘플 전송
- 다음에, 11분 40초동안 n+퇴적
- 다음에, 샘플을 꺼내어 알루미늄 증착기(evaporator)에 넣음
- 종래기술로 알루미늄 소스(S)와 드레인(D) 콘택트를 만들어 종래의
에칭처리에 의해, 소스와 드레인간에 n+를 제거.
상기와 같은 실험 데이터에 따라 얻어진 TFT는 도 8의 전류 대 전위차 그래프를 산출한다.
이 TFT층의 성장동안 기록된 여러가지 데이터를 표1에 나타냈다.
이 하 여 백
표1
TFT
Run # P1251 프로젝트: KNAW
Date: 1996년 9월 13일 목적: HW TFT
기판: 웨이퍼 no.19 클리닝: -
램프[분]: 5 오퍼레이터: KW
층 타입 i′ n
MPZ# 4 4 4 4 3
El.거리[mm] 30×40 30×40 30×40 ~4 22
예열 night 와이어 온으로 +45분 Zcro H55
예압[Torr] 6E-07 8E-09
퇴적시간 15′ 2′30″ 15′ 3′ 11′40″
Est.두께[nm] - 250 - - 50
실란 순환 90 40 40
수소 순환 20 20
메탄 순환
TMB 순환
포스핀 순환 11
순환
압력[마이크로바] 20 20 20 700 400
온도(℃) 450 450 450-＞440 440 230 HT
사용 제네레이터 RFA RFA
전력[W] 3 3
Refl.전력[W] 0.2 0.3
Pot.위치 1.00 1.01
주파수[MHz] 13.56 13.56
로드(Load) 49 47
튠(Tune) 12 12
DC 바이어스[V] -16 -11
전압[V] 16.5
전류[A] 14 14 0
TFT 포화체제에서의 이동도는 소스-드레인전류(Is)를 측정함으로써 결정되고, 반면 측정중 모든 아이템에서 소스-드레인전압(Vs)은 게이트전압(Vg)과 동일하다(Vs=Vg). 다음에, Is는 이하의 식에 의해 근사된다:
상기 식에서 W는 채널폭, L은 채널길이, μs는 포화 이동도, Ci는 게이트 절연체 캐패시턴스, Vt는 임계전압이다. 그때, Is의 제곱근은 Vs에 대비하여 플롯된다. 선형 피트(fit)의 경사에서 이 커브의 직선부분까지 계산되고, 게이트 바이어스 스트레스전에, 그 μs=0.75±0.05cm2/V·S인 반면 횡좌표는 Vt=7.8±0.3V와 같다. 2.5h동안 +25V 게이트 바이어스 스트레스 후에, 임계전압은 변경되지 않고 유지된다. μs의 높은 값은 이 트랜지스터의 고품질을 나타낸다.
종래 기술에 있어서의 PECVD α-Si:H TFT는 통상 μs=0.4-0.8cm2/V·S를 갖고 SiO2가 게이트 유전체로서 이용될 경우 동등한 Vt를 갖는다. 유사한 게이트 바이어스 스트레스 후에, 종래 TFT는 통상 +2V 이상의 임계전압 시프트를 나타낸다.
다결정 실리콘 TFT
기판의 동일한 제조방법을 이용하면, 수소화 다결정실리콘, 폴리-Si:H층이 퇴적 파라메터를 간단히 변경함으로써 만들어진다. 또한, 다층구조도 SiO2기판상에 성장의 초기단계에 비정질로 만들어지고, 그것은 본 발명에 따른 기판 표면에 수직인 방향으로 결정의 형성 다음에 이어진다. 예2와 3에 대해 이하에서 설명한다.
예2
이하에 나타낸 파라메터는 SiO2와 인터페이스하여 비정질 배양층을 갖는 폴리-Si:H TFT를 얻기 위해 이용된다:
Twire=1900℃, Tset=648℃(430℃의 선퇴적(pre-deposition) 기판온도로 될 경우), φSiH4=10sccm, φH2=150sccm, p=100마이크로바.
이 TFT의 경우, 1.10±0.03cm2/V·S의 포화 이동도(μ)가 계산되고 6.6±0.3V의 임계전압(Vt)이 계산된다. 실험적인 에러내에서 65h의 게이트 바이어스 스트레스 후에 임계전압 시프트는 관찰되지 않았다.
예3
이하의 파라메터는 비정질 배양층 없이 순수한 고유의 폴리-Si:H를 얻기 위해 이용된다:
Tw=1830℃, Tset=648℃(430℃의 선퇴적(pre-deposition) 기판온도로 될 경우), φSiH4=0.8sccm, φH2=150sccm, p=100마이크로바.
이 재료를 구비한 TFT에 있어서, 2와 100cm2/V·S간 포화 이동도(μs)가 얻어질 수 있다. 채널영역이 천연 비정질을 갖지 않기 때문에, 게이트 바이어스 스트레스 후에 임계전압 시프트는 기대되지 않는다.

Claims (27)

  1. 가스가 해리되어 프랙션으로 되도록 소정 해리온도로 가스를 가열해서 용기 내에 배치된 기판 상에 반도체층을 퇴적시키는 단계를 갖추어 이루어짐으로써, 상기 프랙션이 반도체층을 형성하기 위해 기판 상에 순차적으로 응결되도록 하되, 상기 기판이 치환가능 격리셔터에 의해 용기 내에 위치하는 가열소자 및/또는 가스로부터 주기적으로 보호될 수 있도록 구성된 것임을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  2. 제1항에 있어서, 상기 가스가 가열소자로부터 열방출에 의해 가열되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  3. 제2항에 있어서, 상기 가열소자가 텅스텐성분으로 이루어진 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 기판이 실리콘 웨이퍼인 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  5. 제4항에 있어서, 상기 실리콘 웨이퍼가 열산화되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  6. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 캐리어가 유리로 이루어진 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  7. 제1항에 있어서, 상기 가스가 실리콘 함유 가스인 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  8. 제7항에 있어서, 상기 실리콘 함유 가스가 실란으로 이루어진 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  9. 제1항에 있어서, 상기 가스가 1600~2000℃의 온도범위에서 가열되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  10. 제1항에 있어서, 상기 반도체층의 퇴적이 수행되기 전에 상기 기판이 처리가스로 전처리되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  11. 제10항에 있어서, 상기 전처리 가스가 수소로 이루어지고, 상기 기판이 치환가능 격리셔터에 의해 주기적으로 보호되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  12. 제1항에 있어서, 상기 적층하는 단계가 진공용기 내에서 수행되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  13. 제1항에 있어서, 상기 적층하는 단계가 15∼500마이크로바 사이의 압력에서 수행되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  14. 제1항에 있어서, 상기 가스가 20∼150 표준 ㎤/분의 비율로 상기 진공용기를 통해 도입되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  15. 제1항에 있어서, 상기 기판이 200∼600℃의 온도로 가열되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  16. 제1항에 있어서, 상기 반도체장치의 퇴적 다음에 진공용기를 통해 실란가스를 도입함으로써 디바이스가 냉각되도록 된 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  17. 삭제
  18. 제16항에 있어서, 상기 반도체층 상에 고농도 도핑된 반도체층이 퇴적되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  19. 제18항에 있어서, 상기 고농도 도핑된 반도체층이 고주파 글로우방전수단에 의해 퇴적되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  20. 제19항에 있어서, 상기 고농도 도핑된 반도체층의 퇴적에 앞서, 상기 퇴적된 반도체층의 표면 본드가 H2 플라즈마 처리에 의해 패시베이션(passivation) 되는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  21. 제1항에 있어서, 트랜지스터인 반도체장치가, 일정한 게이트 전압을 갖음과 더불어 약 0.001~10cm2/V.S. 범위의 포화 이동도(μ)를 갖는 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  22. 삭제
  23. 제1항에 있어서, 상기 반도체장치가 실질적으로 배타적 다결정 Si:H 또는 다결정 및 비정질 Si:H층으로 이루어지고, 일정한 게이트 전압과 0.001~500cm2/V.S. 범위의 포화 이동도를 갖도록 된 것을 특징으로 하는 반도체장치를 제조하기 위한 프로세스.
  24. 청구항 제1항에 따른 반도체장치를 제조하기 위한 프로세스를 수행하기 위한 진공실로서,
    가스 유입구와, 가스 배출구, 가스 가열소자 및, 기판 히터를 갖추어 이루어진 것을 특징으로 하는 진공실.
  25. 제24항에 있어서, 상기 가열소자와 기판 사이에 배치할 수 있는 셔터소자를 더 갖추어 이루어진 것을 특징으로 하는 진공실.
  26. 제24항 또는 제25항에 있어서, PECVD(plasma enhanced chemical vapor deposition)를 위한 고주파 전극을 더 갖추어 이루어진 것을 특징으로 하는 진공실.
  27. 제25항 또는 제26항에 있어서, PECVD(plasma enhanced chemical vapor deposition)를 위한 고주파 전극을 더 구비하여 구성된 것을 특징으로 하는 진공실.
KR10-1999-7005748A 1996-12-23 1997-12-18 반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실 KR100537478B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL1004886 1996-12-23
NL1004886A NL1004886C2 (nl) 1996-12-23 1996-12-23 Halfgeleiderinrichtingen en werkwijze voor het maken daarvan.
PCT/EP1997/007195 WO1998028463A1 (en) 1996-12-23 1997-12-18 Semiconducting devices and method of making thereof

Publications (2)

Publication Number Publication Date
KR20000069692A KR20000069692A (ko) 2000-11-25
KR100537478B1 true KR100537478B1 (ko) 2005-12-19

Family

ID=19764131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7005748A KR100537478B1 (ko) 1996-12-23 1997-12-18 반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실

Country Status (7)

Country Link
US (3) US6686230B2 (ko)
EP (1) EP0946783B1 (ko)
JP (1) JP2001506809A (ko)
KR (1) KR100537478B1 (ko)
AU (1) AU5859198A (ko)
NL (1) NL1004886C2 (ko)
WO (1) WO1998028463A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1574597B1 (en) * 2004-03-12 2012-01-11 Universiteit Utrecht Holding B.V. Process for producing thin films and devices
US20100183818A1 (en) * 2006-09-06 2010-07-22 Seoul National University Industry Foundation Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition
FR2923221B1 (fr) * 2007-11-07 2012-06-01 Air Liquide Procede de depot par cvd ou pvd de composes de bore
US8758633B1 (en) 2009-07-28 2014-06-24 Clemson University Dielectric spectrometers with planar nanofluidic channels
US8580661B1 (en) * 2011-08-24 2013-11-12 U.S. Department Of Energy Method for the hydrogenation of poly-si
TWI506171B (zh) * 2012-06-08 2015-11-01 Wintek Corp 形成多晶矽薄膜之方法
EP2671965A3 (en) * 2012-06-08 2014-03-12 Wintek Corporation Method of forming thin film polysilicon layer and method of forming thin film transistor
CN103489762A (zh) * 2012-06-08 2014-01-01 胜华科技股份有限公司 形成多晶硅薄膜的方法
DE102013112855A1 (de) * 2013-11-21 2015-05-21 Aixtron Se Vorrichtung und Verfahren zum Fertigen von aus Kohlenstoff bestehenden Nanostrukturen

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237151A (en) * 1979-06-26 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Thermal decomposition of silane to form hydrogenated amorphous Si film
US4485128A (en) * 1981-11-20 1984-11-27 Chronar Corporation Bandgap control in amorphous semiconductors
US4465706A (en) * 1981-11-20 1984-08-14 Chronar Corporation Bandgap control in amorphous semiconductors
US4589006A (en) * 1982-08-23 1986-05-13 The United States Of America As Represented By The United States Department Of Energy Germanium detector passivated with hydrogenated amorphous germanium
GB8333033D0 (en) * 1983-12-10 1984-01-18 British Petroleum Co Plc Memory device
US4634605A (en) * 1984-05-23 1987-01-06 Wiesmann Harold J Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof
JPH01162769A (ja) * 1987-12-18 1989-06-27 Fujitsu Ltd アモルファスシリコンの形成方法
US5776819A (en) * 1992-05-05 1998-07-07 Midwest Research Institute Deposition of device quality, low hydrogen content, amorphous silicon films by hot filament technique using "safe" silicon source gas
US5397737A (en) * 1992-05-05 1995-03-14 The United States Of America As Represented By The United States Department Of Energy Deposition of device quality low H content, amorphous silicon films
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
EP0923138B1 (en) * 1993-07-26 2002-10-30 Seiko Epson Corporation Thin -film semiconductor device, its manufacture and display sytem
DE4333416C2 (de) * 1993-09-30 1996-05-09 Reinhard Dr Schwarz Verfahren zur Herstellung von mikrokristallinen Schichten und deren Verwendung
JP3498363B2 (ja) * 1994-06-13 2004-02-16 住友電気工業株式会社 ダイヤモンドの合成方法
DE4420733A1 (de) * 1994-06-15 1995-12-21 Sueddeutsche Kalkstickstoff Verfahren zur enzymatischen Umesterung
KR0144823B1 (ko) * 1994-11-23 1998-10-01 양승택 효율을 극대화한 노즐을 이용한 수소원자의 표면 흡착장치
US5810934A (en) * 1995-06-07 1998-09-22 Advanced Silicon Materials, Inc. Silicon deposition reactor apparatus
US5634605A (en) * 1995-09-01 1997-06-03 Carrier Corporation Mounting clamp for transport generator set
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede

Also Published As

Publication number Publication date
US20010052596A1 (en) 2001-12-20
US6750474B1 (en) 2004-06-15
US6686230B2 (en) 2004-02-03
KR20000069692A (ko) 2000-11-25
EP0946783B1 (en) 2004-06-16
WO1998028463A1 (en) 1998-07-02
US20020132411A1 (en) 2002-09-19
JP2001506809A (ja) 2001-05-22
NL1004886C2 (nl) 1998-06-24
EP0946783A1 (en) 1999-10-06
AU5859198A (en) 1998-07-17

Similar Documents

Publication Publication Date Title
US7125758B2 (en) Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
JP2880322B2 (ja) 堆積膜の形成方法
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
US6809017B2 (en) Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
US6458715B2 (en) Process of manufacturing semiconductor device
EP0015694A2 (en) Method for forming an insulating film on a semiconductor substrate surface
US20080268176A1 (en) Method of improving the uniformity of PECVD-deposited thin films
US20110095402A1 (en) Gate dielectric film with controlled structural and physical properties over a large surface area substrate
EP0454100A2 (en) Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
KR100537478B1 (ko) 반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
US5610097A (en) Method for forming electrode on semiconductor
KR19990013304A (ko) 비정질 막을 결정화하는 방법
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
US20200227249A1 (en) Methods for improved silicon nitride passivation films
KR970006214B1 (ko) 반도체 장치 절연막 형성방법
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法
Park et al. Effect of Hydrogen Treatment on Electrical Properties of Hafnium Oxide for Gate Dielectric Application
Quinn et al. A multi process reactor for low temperature TFT fabrication
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface
KR20010084053A (ko) 비휘발성 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee