KR20010084053A

KR20010084053A - 비휘발성 반도체 소자 및 그 제조 방법

Info

Publication number: KR20010084053A
Application number: KR1020000008815A
Authority: KR
Inventors: 정동근; 김이준
Original assignee: 정동근
Priority date: 2000-02-23
Filing date: 2000-02-23
Publication date: 2001-09-06

Abstract

(100) 방위성을 지닌 p형 규소 기판 위에 (111) 우선 방위성을 지닌 CeO₂박막이 형성되어 있고 기판 하부와 CeO₂박막 상부에 금속막이 형성되어 있는 모스 축전기에서 금속막에 인가된 전압에 따른 정전 용량의 변화를 측정하면, 양에서 음의 전압을 인가함에 따라 반전, 공핍, 축적의 제1 스위핑이 일어나고 음에서 양의 전압을 인가함에 따라 축적, 공핍, 반전의 제2 스위핑이 일어나는 이력 현상이 나타난다. 여기서, 기판과 CeO₂박막의 격자 구조 불일치에 의한 변이 양전하에 의해 제1 스위핑의 공핍의 종말점과 제2 스위핑의 공핍의 시작점이 일치하지 않고 제1 스위핑과 제2 스위핑은 반시계 방향의 곡선을 이룬다. 한편, CeO₂박막의 두께가 두꺼울수록 제1 스위핑과 제2 스위핑 사이의 이력 곡선 폭은 넓어지는데 이는 CeO₂박막의 두께가 두꺼울수록 발생하는 변이 양전하의 양이 더욱 많아지기 때문이다. 여기서, CeO₂박막은 안정한 물질이며 조성비가 간단하여 제조하기 쉽고, 이력 곡선의 폭을 조절할 수 있어 MFS 또는 MFIS 구조를 대체하여 비휘발성 소자에 응용할 수 있고 재현성을 높일 수 있다.

Description

비휘발성 반도체 소자 및 그 제조 방법{a non-volatile semiconductor device and a manufacturing method thereof}

본 발명은 비휘발성 반도체 소자 및 그 제조 방법에 관한 것이다.

반도체 소자는 전원 등의 에너지원이 정지하면 그 속에 기억되어 있던 프로그램이나 데이터가 파괴되는 휘발성(volatile) 소자와 에너지원이 정지해도 그 기억 내용에 변화가 없는 비휘발성(non-volatile) 소자로 나눌 수가 있다. 금속-강유전체-반도체의 MFS(metal-ferroelectric-semiconductor) 또는 금속-강유전체-절연체-반도체의 MFIS(metal-ferroelectric-insulator-semiconductor) 구조를 갖는 MFSFET(metal-ferroelectric-semiconductor field effect transistor) 혹은 MFISFET(metal-ferroelectric-insulator field effect transistor)는 비휘발성 소자에 속하는데, 최근에는 반도체 소자 중에서 비휘발성 소자의 개발에 관심이 집중되고 있다. 그런데, MFSFET 혹은 MFISFET가 비휘발성 소자로서 제대로 동작하기 위해서는 MFS 또는 MFIS 축전기를 제조한 후 인가된 전압에 따른 정전 용량의 변화를 나타내는 C-V(capacitance-voltage) 측정 시에 이력(hysteresis) 현상을 나타내야 하며 이력 곡선의 폭을 조절할 수 있어야 한다. 이러한 MFSFET 혹은 MFISFET에서 강유전체로 가장 많이 쓰이는 물질에는 PZT(Pb(Zr,Ti)O₃) 또는 SBT(SrBi₂Ta₅O₉) 등이 있으며, 재현성 있는 강유전체의 특성을 나타내기 위해서는 물질의 조성을 정확하게 맞추어야 한다. 그러나, 이들은 네 개의 원소로 이루어져 있어 이들 막을 증착할 때 정확한 조성비를 맞추기 어렵기 때문에 재현성 있는 강유전체의 특성을 나타내는데 어려움이 있다. 또한, Pb나 Sr 원소는 규소 기판으로 확산되기가 쉽기 때문에 강유전체 박막과 규소 기판의 경계면이 매우 불안정하게 된다. 한편, Al/AlN/Si 또는 Al/SiO₂/SiC와 같은 구조에서도 이력 현상을 볼 수 있으나, 이는 오염이나 결함에 의해 나타난 것이며 이력 곡선의 폭이 재현성이 없고 폭의 조절이 상당히 어렵다.

본 발명이 이루고자 하는 기술적 과제는 공정이 쉽고 안정한 물질로 이루어진 절연막으로 이루어진 모스 구조를 이용하여 비휘발성 반도체 소자를 제조하는 것이다.

도 1은 본 발명에 따른 반도체 소자를 도시한 단면도이고,

도 2는 본 발명에 따라 제조한 모스 축전기의 단면도이고,

도 3은 증착 반응실 내부의 구조를 도시한 도면이고,

도 4는 본 발명에 따른 모스 축전기에서 기판 위에 증착 조건을 달리하여 증착된 절연막의 I, Ⅱ 및 Ⅲ 시료를 X-선 회절 장치로 측정하여 도시한 그래프이고,

도 5a 및 도 5b는 각각 도 4의 Ⅰ과 Ⅲ 시료를 투과 전자 현미경을 이용하여 확대한 단면 사진이고,

도 6a, 도 6b 및 도 6c는 각각 도 4의 Ⅰ,Ⅱ 및 Ⅲ 시료를 이용하여 제작된 모스 구조에서 인가된 전압에 따른 정전 용량의 변화를 나타낸 C-V 곡선이다.

이러한 과제를 달성하기 위하여 본 발명에서는 모스 구조의 절연막으로 이원계 물질로 이루어진 우선 방위성을 갖는 절연체 박막을 사용한다.

본 발명에 따르면, 규소 기판 위에 이원계 물질로 이루어진 절연체 박막이 형성되어 있고 절연체 박막 위에 상부 전극이 형성되어 있다. 기판 하부에는 하부 전극이 형성되어 있다. 이때, 절연체 박막은 기판과 다른 우선 방위성을 갖는 결정 구조로 이루어지는 것이 바람직하다.

이러한 구조에서는 하부 전극을 접지시키고 상부 전극에 양에서 음으로 전압을 인가할 때 반전, 공핍, 그리고 축적의 단계를 거치면서 정전 용량이 변하는 제1 스위핑과 상부 전극에 음에서 양으로 전압을 인가할 때 축적, 공핍, 그리고 반전의 단계를 거치면서 정전 용량이 변하는 제2 스위핑으로 이루어진 이력 곡선을 나타내고, 이력 곡선의 이력폭은 절연체 박막의 두께에 따라 변할 수 있다.

여기서, 절연체 박막은 CeO₂, TiO₂및 Y₂O₃등과 같은 우선 방위성을 갖는 산화물로 되어 있는 것이 바람직하며, 기판과 절연체 박막 사이에는 비정질 산화막이 있을 수 있다.

이러한 반도체 소자를 제조할 때 먼저, 규소 기판을 세정하고 기판 위에 이원계 물질로 이루어진 절연체 박막을 증착한다. 다음, 절연체 박막을 열처리한 후 절연체 박막 위에 상부 전극을 형성하고 기판 하부에 하부 전극을 형성한다.

여기서, 절연체 박막을 증착한 후 산소 분위기에서 냉각시키는 단계를 더 포함할 수도 있다.

한편, 절연체 박막을 증착하는 단계에서 산소 기체를 사용하며, 열처리는 산소 분위기에서 열처리하는 것이 바람직하다.

이러한 본 발명에서 절연체 박막은 안정한 물질이며 조성비가 간단한 이원계 물질로 이루어져 제조하기 쉽고, 이력 곡선의 이력 폭을 조절할 수 있어 MFS 또는 MFIS 구조를 대체하여 비휘발성 소자에 응용할 수 있고 소자 특성의 재현성을 높일 수 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 비휘발성 반도체 소자 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

그러면, 도 1을 참조하여 본 발명에 따른 반도체 소자의 구조 및 동작에 대하여 설명한다. 도 1은 본 발명에 따른 반도체 소자를 도시한 단면도이다.

도 1에서와 같이, p형 불순물이 도핑되어 있는 규소 기판(10) 위에 n형 불순물이 고농도로 도핑되어 있는 소스 영역(21)과 드레인 영역(22)이 있다. 소스 영역(21)과 드레인 영역(22) 사이의 기판(10) 위에는 CeO₂와 같은 물질로 이루어진 절연막(30)이 형성되어 있으며, 절연막(30) 위에는 알루미늄 등의 금속으로 이루어진 게이트 전극(40)이 형성되어 있다. 또한, 소스 영역(21)과 드레인 영역(22) 상부에는 각각 알루미늄 등의 금속으로 이루어진 소스 전극(41) 및 드레인 전극(42)이 형성되어 있다. 기판(10)의 하부에는 알루미늄 등의 금속으로 이루어진 접지 전극(50)이 형성되어 있다. 여기서, 알루미늄막(40)-CeO₂절연막(30)-규소 기판(10)이 모스 구조를 이루고 있으며 이러한 구조로 이루어진 트랜지스터를 MOSFET이라 한다. 이러한 개개의 MOSFET은 필드 산화막(Field oxide)(31)로써 서로 격리된다.

그러면, MOSFET의 일반적인 동작을 다음에서 설명한다. 접지 전극(50)을 접지(60)시키고 기판(10)에 대하여 양의 전압(V_G)을 게이트 전극(40)에 인가하면 양의 전하가 게이트 전극(40)에 축전되고, 인가된 전압(V_G)이 문턱 전압(threshold voltage)보다 크게 되면 기판(10)의 소스 영역(21)과 드레인 영역(22) 사이에는 전류가 흐를 수 있는 전도성 채널(23)이 형성된다.

이러한 MOSFET를 비휘발성 소자에 적용할 수 있는지의 여부를 모스 축전기의 구조 및 제조 방법, C-V 곡선을 이용하여 설명한다.

그러면, 먼저 모스 축전기의 구조 및 제조 방법에 대하여 도 2 및 도 3을 참조하여 설명한다.

도 2는 모스 축전기의 구조를 도시한 단면도이다.

도 2에서와 같이, 규소 기판(1)은 p형 불순물이 도핑되어 있고 (100)방위성(orientation)을 지닌 결정 구조로 이루어져 있으며 5 Ω㎝ 내지 10 Ω㎝의 비저항값을 갖는다. 기판(1) 위에는 CeO₂와 같은 물질로 이루어진 절연막(2)이 형성되어 있다. CeO₂박막(2) 위에는 알루미늄 등의 금속으로 이루어진 상부 전극(3)이 형성되어 있고 규소 기판(1)의 하부에도 알루미늄 등의 금속으로 이루어진 하부 전극(4)이 형성되어 있다. 이러한 구조를 통해 규소 기판(1)과 상부 전극(3)이 CeO₂박막(2)을 사이에 두고 축전기를 이루게 된다. 즉, 상부 전극(3)에 음 또는 양의 전압(V)을 인가함에 따라 규소 기판(1)과 절연막(2) 사이의 경계면에는 양 또는 음전하가 축전된다.

그러면, 이러한 모스 축전기를 제조하는 공정에 대하여 설명한다. 먼저, 기판(1)을 다음과 같이 세정한다. 기판(1)을 트리클로로에틸렌과 아세톤, 메탄올 용액에 차례로 담가 잔류하는 유기물을 세정한 후 탈이온수(deionized water)를 사용하여 남아 있는 용액을 씻어낸다. 다음, 기판(1)을 NH₄OH:H₂O₂:H₂O의 비율이 1:1:6인 뜨거운 용액에 담근 후 탈이온수를 사용하여 남아 있는 용액을 씻어낸다. 다음, 기판(1)을 HF:H₂O의 비율이 1:10인 용액에 수 초간 담가 기판 표면의 자연 산화막을 제거한다. 다음, 탈이온수를 사용하여 기판(1)에 남아 있는 HF 용액을 씻어낸 후, 질소 기체로 불어 기판(1) 표면에 남아 있는 수분을 제거한다. 다음으로 기판(1)을 스퍼터링 증착 반응실(chamber) 내에 장착한다.

도 3은 도 2에서 A 부분을 제조하기 위한 증착 반응실 내부의 구조를 도시한도면이다.

반응실은 도 3에 나타낸 바와 같이 본체(11), 표적대(14), 기판대(15), 기체 유입구(12), 배기구(13) 등으로 이루어져 있다. 본체(11) 내부에는 하부에 표적(16)을 올려 놓기 위한 표적대(14)가 위치하고 있고, 상부에 기판(1)을 배치하기 위한 기판대(15)가 위치하고 있다. 표적(16)으로는 순도 99.9%의 Ce 금속을 사용하며, 표적(16)과 기판(1)을 배치한 경우 이들 사이의 거리는 40mm이다. 배기구(13)는 본체(11) 내부의 공기를 배기시키기 위한 것이며 기체 유입구(12)는 외부 기체를 본체(11) 내에 주입하기 위한 것이다. 기판대(15)의 내부에는 기판(1)을 가열하는 열선(도시하지 않음)이 설치되어 있어 박막을 증착할 때 기판(1)의 온도를 조절할 수 있다.

기판(1)을 장착하고 배기구(13)를 통해 반응실(11) 내의 공기를 배기시켜 반응실(11) 내부를 압력이 5×10^-6Torr 이하인 진공 상태로 만든 후, 기판(1) 위에 CeO₂박막(2)을 증착하게 되는데 이에 대하여 설명한다.

기판(1)의 표면 온도를 400℃로 가열한 후 반응실(11) 내에 기체 유입구(12)를 통해 아르곤 기체(Ar)를 주입한다. 다음, 100W의 교류 전압을 인가하여 아르곤 기체에 의한 플라스마(17)를 발생시킨다. 다음, 교류 전압을 100W로 유지하면서 반응성 기체로 산소 기체(O₂)를 주입하여 아르곤과 산소 분위기에서 기판(1) 위에 CeO₂박막(2)을 증착한다. 증착이 끝나면 CeO₂박막(2)으로부터 산소의 이탈을 방지하기 위해서 1.8Torr의 산소 분위기에서 냉각시킨다.

다음, 기판(1)을 열처리 반응실(도시하지 않음)에 넣고 산소 분위기에서 950℃를 유지하면서 30분 간 급속 열처리(RTA : rapid thermal annealing)한다.

이상의 방법으로 기판(1) 위에 증착된 CeO₂박막(2)의 결정 구조를 X-선 회절 장치(XRD : x-ray diffractometry)로 관찰하고, CeO₂박막(2)의 두께 및 기판(1)과 CeO₂박막(2) 사이의 경계면 구조를 투과 전자 현미경(TEM : transmission electron microscope)으로 관찰하였다.

도 4는 증착 조건을 달리하여 제조한 CeO₂박막(2)의 Ⅰ,Ⅱ 및 Ⅲ 시료를 X-선 회절 장치로 측정하여 도시한 그래프이고, 도 5a 및 도 5b는 각각 Ⅰ과 Ⅲ 시료를 투과 전자 현미경을 이용하여 확대한 단면 사진이다.

도 4에서와 같이, Ⅰ, Ⅱ 및 Ⅲ 시료는 앞에서 설명한 동일한 조건에서 증착하되 CeO₂박막의 두께를 각각 300Å, 1,800Å 및 3,000Å으로 증착한 것이다. 여기서, 가로 방향은 시료에 입사된 X-선과 CeO₂박막의 결정에 부딪혀 산란(scattering)되어 나온 X-선이 이루는 각도(2θ)이고, 세로 방향은 산란되어 나온 X-선의 세기이다. 이때, 산란되어 나온 X-선의 세기가 클수록 그 방향과 연관되는 결정이 잘 성장되었음을 나타낸다.

도 4에서 보듯이, 28°와 47°부근에서 나타나는 피크(peak)는 각각 CeO₂박막의 (111) 방위성과 (220) 방위성을 나타내고 있다. 그 중, 28°부근에서 나타나는 피크의 세기가 크므로 CeO₂박막은 (111) 우선 방위성(preferred orientation)을 나타내며 결정 성장이 대부분 (111) 방향으로 이루어졌음을 알 수 있다.

한편, 도 5a 및 도 5b에서와 같이 Ⅰ 및 Ⅲ 시료의 단면 사진을 보면, CeO₂박막과 규소 기판 사이에 비정질 산화막(SiO₂)이 있음을 알 수 있다. 이는 산소 분위기에서 열처리할 때 산소가 CeO₂박막과 규소 기판의 경계로 확산되어 규소 기판의 산화가 일어나기 때문이다. 이때, Ⅰ 및 Ⅲ 시료 모두 비정질 산화막의 두께는 약 45Å이었다. 여기서 나타내지는 않았지만 CeO₂박막의 두께가 1,800Å인 경우에도 비정질 산화막의 두께는 약 45Å이었다.

이러한 Ⅰ, Ⅱ 및 Ⅲ 시료를 이용하여 도 2의 B에서와 같이 CeO₂박막(2) 상부와 규소 기판(1) 하부에 각각 알루미늄 등의 금속을 열 기상 증착법(thermal evaporation)으로 증착하여 상하 전극(3, 4)을 형성한다. 이렇게 하면, 상부 전극(3)과 CeO₂박막(2), 규소 기판(1)으로 이루어진 모스 구조가 된다.

이와 같이 Ⅰ,Ⅱ 및 Ⅲ 시료를 이용하여 각각 제조된 모스 구조에서 인가된 전압에 따른 정전 용량의 변화를 나타내는 C-V 곡선을 도 6a, 도 6b 및 도 6c에 나타내었다. 여기서, 가로 방향은 도 2의 하부 전극(4)을 접지시키고 상부 전극(3)에 인가된 전압(V)을 나타내고 세로 방향은 전압의 변화에 따른 정전 용량(pF)을 나타낸다.

C-V 곡선은 양의 전압에서 음의 전압을 인가하고 다시 음의 전압에서 양의 전압으로 인가되어 얻어진다. 이때, 양의 전압에서 음의 전압을 인가하는 제1 스위핑(sweeping)의 경우에 반전(inversion)에서 공핍(depletion)을 거쳐 축적(accumulation)으로 되고(a1, a2, a3), 반대로 음의 전압에서 양의 전압을 인가하는 제2 스위핑의 경우에 축적에서 공핍을 거쳐 반전으로 된다.(b1, b2, b3) 측정된 정전 용량으로부터 유전 상수를 계산했을 때, CeO₂박막의 두께가 300Å, 1,800Å, 3,000Å인 경우에 대하여 각각 9.7, 13.4, 16.5이었다. 여기서, 모든 곡선의 방향은 각각 a1, a2, a3에서 b1, b2, b3로 바뀌는 반시계 방향을 나타내는 이력 현상을 나타내고 있다. 이는 (100) 방위성을 갖는 규소 기판 위에 CeO₂박막이 (111) 우선 방위성을 가지고 결정 성장되어 있어 규소 기판과 CeO₂박막 간의 격자 구조의 불일치로 인한 스트레스가 발생하고 이로 인해 변이 양전하(APC : anomalous positive charge)가 발생하는데, 제1 스위핑(a1, a2, a3)에서는 변이 양전하가 작용하지 않지만 제2 스위핑(b1, b2, b3)에서는 변이 양전하가 전자를 끌어당기게 되어 제1 스위핑(a1, a2, a3)에서의 공핍의 종말점(c1, c2, c3)보다 더 낮은 전압에서 제2 스위핑(b1, b2, b3)의 공핍(d1, d2, d3)이 시작되기 때문이다. 따라서, 제1 스위핑(a1, a2, a3)에서의 공핍의 종말점(c1, c2, c3)과 제2 스위핑(b1, b2, b3)에서의 공핍의 시작점(d1, d2, d3)이 일치하지 않아 반시계 방향의 이력 현상이 발생하고, 제1 스위핑(a1, a2, a3)과 이에 각각 대응하는 제2 스위핑(b1, b2, b3) 사이의 간격이 벌어지게 된다.

한편, CeO₂박막의 두께가 증가함에 따라 a1, a2, a3과 이에 대응하는 b1, b2, b3의 벌어지는 간격은 증가하였다. 그런데, Ⅰ, Ⅱ 및 Ⅲ 시료에서 이력 곡선의 폭은 차이가 있으나 비정질 산화막의 두께는 동일하다. 따라서, 이력 곡선의 폭에 영향을 미치는 것은 비정질 산화막이 아니라 CeO₂박막이라고 할 수 있다. 즉, CeO₂박막의 두께가 증가하면 규소 기판과 CeO₂박막의 격자 구조 불일치로 인한 스트레스가 증가하고 이에 따라 발생하는 변이 양전하의 양이 많아지기 때문이다. 여기서, 도시하지는 않았지만 재현성을 확보하기 위해서 600Å, 1,200Å, 2,400Å, 3,600Å의 두께를 갖는 시료를 이용하여 C-V 곡선을 측정한 결과 두께가 증가할수록 이력 곡선의 폭이 넓어지는 같은 양상을 나타내고 있다.

한편, 이와 같은 구조에서는 CeO₂박막을 사용하는 대신 두 원소로 이루어진 이원계 물질로 구성된 절연체 박막을 사용할 수도 있다. 이때, 절연체 박막은 우선 방위성을 가지고 결정 성장되어 있어야 한다. 이와 같은 예로 TiO₂또는 Y₂O₃와 같은 물질을 들 수 있다.

이와 같이 CeO₂박막은 안정한 물질이며 조성비가 간단하여 제조하기가 쉽고, 모스 구조를 갖는 축전기를 만들었을 때 CeO₂박막의 두께를 조정함으로써 이력 곡선의 폭을 조절할 수 있으므로 MFS 또는 MFIS 구조를 대체하여 비휘발성 소자를 더 쉽게 제작할 수 있고 소자 특성의 재현성을 높일 수 있다.

본 발명에 따르면 금속막과 CeO₂박막, 규소 기판의 모스 구조를 사용하여 MFS 및 MFIS 구조를 대체하는 비휘발성 소자를 용이하고 재현성있게 제조할 수 있다.

Claims

규소 기판,

상기 기판 위에 형성되어 있으며 이원계 물질로 이루어진 절연체 박막,

상기 절연체 박막 위에 형성되어 있는 상부 전극,

상기 기판 하부에 형성되어 있는 하부 전극

을 포함하며,

상기 절연체 박막은 상기 기판과 다른 우선 방위성을 갖는 결정 구조로 이루어진 비휘발성 반도체 소자.
제1항에서,

상기 하부 전극을 접지시키고 상기 상부 전극에 양에서 음으로 전압을 인가할 때 반전, 공핍, 그리고 축적의 단계를 거치면서 정전 용량이 변하는 제1 스위핑과 상기 상부 전극에 음에서 양으로 전압을 인가할 때 축적, 공핍, 그리고 반전의 단계를 거치면서 상기 정전 용량이 변하는 제2 스위핑으로 이루어진 이력 곡선을 나타내고, 상기 이력 곡선의 이력 폭은 상기 절연체 박막의 두께에 따라 변하는 비휘발성 반도체 소자.
제1항에서,

상기 절연체 박막은 CeO₂, TiO₂및 Y₂O₃중 어느 하나를 포함하는 비휘발성 반도체 소자.
제1항에서,

상기 기판과 상기 절연체 박막 사이에 위치하는 비정질 산화막을 더 포함하는 비휘발성 반도체 소자.
규소 기판을 세정하는 단계,

상기 기판 위에 이원계 물질로 이루어진 절연체 박막을 증착하는 단계,

상기 절연체 박막을 열처리하는 단계,

상기 절연체 박막 위에 상부 전극을 형성하는 단계,

상기 기판 하부에 하부 전극을 형성하는 단계

를 포함하며,

상기 절연체 박막은 상기 기판과 다른 우선 방위성을 갖는 결정 구조로 이루어진 비휘발성 반도체 소자의 제조 방법.
제5항에서,

상기 절연체 박막은 CeO₂, TiO₂및 Y₂O₃중 어느 하나로 이루어진 비휘발성 반도체 소자의 제조 방법.
제5항에서,

상기 절연체 박막을 증착한 후 산소 분위기에서 냉각시키는 단계를 더 포함하는 비휘발성 반도체 소자의 제조 방법.
제5항에서,

상기 절연체 박막을 증착하는 단계에서 산소 기체를 사용하는 비휘발성 반도체 소자의 제조 방법.
제5항에서,

상기 열처리는 산소 분위기에서 열처리하는 비휘발성 반도체 소자의 제조 방법.