CN103022007A - 用于铜互连的钛掺杂钽基阻挡层及其制造方法 - Google Patents
用于铜互连的钛掺杂钽基阻挡层及其制造方法 Download PDFInfo
- Publication number
- CN103022007A CN103022007A CN2011102981978A CN201110298197A CN103022007A CN 103022007 A CN103022007 A CN 103022007A CN 2011102981978 A CN2011102981978 A CN 2011102981978A CN 201110298197 A CN201110298197 A CN 201110298197A CN 103022007 A CN103022007 A CN 103022007A
- Authority
- CN
- China
- Prior art keywords
- titanium
- tantalum
- doped tantalum
- titanium doped
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种用于铜互连的钛掺杂钽基阻挡层及其制造方法,所述钛掺杂钽基阻挡层包括钛掺杂钽氮薄膜和位于所述钛掺杂钽氮薄膜上的钛掺杂钽薄膜,其中所述钛掺杂钽氮薄膜中钛占钛钽总原子数的百分比为0.1%~2.2%;所述钛掺杂钽薄膜中钛占总原子数的百分比为0.1%~2.2%。相比于现有技术,作为铜互连的阻挡层由现有技术中的钽薄膜/钽氮薄膜组成的钽基阻挡层改变为钛掺杂钽薄膜/钛掺杂钽氮薄膜组成的钛掺杂钽基阻挡层,钛掺杂钽基阻挡层的制造方法是在形成阻挡层过程中,将靶材料从钽更改为钽钛固熔体,其中钛占钛钽原子数比例为0.1%~2.2%,从而大幅提高阻挡层及半导体器件的性能。
Description
技术领域
本发明涉及一种集成电路材料及其制造方法,尤其涉及一种用于铜互连的钛掺杂钽基阻挡层及其制造方法。
背景技术
随着超大规模集成电路的发展,集成度越来越高,集成电路金属互连之间的RC延迟及串扰成为制约集成电路速度进一步提高的主要因素。采用铜/低K介质取代传统的铝/二氧化硅的栅极结构能够使集成电路的性能得到大幅提高。然而,由于铜在硅及其氧化物以及大部分的介质材料中扩散相当快,且铜一旦进入器件结构中即会形成深能级杂质,对器件中的载流子具有很强的陷阱效应,导致器件性能大幅退化甚至器件失效。因此,必须在铜与介质层之间增加一个薄的扩散阻挡层,以阻止铜向介质层中扩散。扩散阻挡层需要具有良好的热稳定性和隔绝性,在高温条件下不与铜发生反应,且能够与铜和介质层有良好的结合。
钽(Ta)、钨(W)、锆(Zr)等金属具有高熔点、与铜互溶率低且对铜原子具有良好地阻挡等特性,成为研究热点。其中,钽一直以来被认为是最佳的铜互连阻挡层的选择,钽在600℃以下能够阻挡铜的扩散,且与铜结合性良好,在钽中加入氮原子形成氮化钽等氮钽化合物能够提高热稳定性和阻挡能力,由于钽的结合性更好而氮化钽的阻挡能力更佳,故业界通常形成的阻挡层包括与介质层接触的氮化钽薄膜和位于氮化碳薄膜上的钽薄膜与铜层接触。
然而,随着集成电路性能要求日益提高,器件的尺寸及制作工艺要求不断提高,如何能制造厚度更薄、阻挡性能更好、可靠性更高的铜互连用阻挡层成为业界热门的研究课题。
发明内容
本发明的目的是提供一种用于铜互连的阻挡性更好、可靠性更高的钛掺杂钽基阻挡层。
为解决上述问题,本发明提供一种用于铜互连的钛掺杂钽基阻挡层,包括钛掺杂钽氮薄膜和位于所述钛掺杂钽氮薄膜上的钛掺杂钽薄膜,其中所述钛掺杂钽氮薄膜的组分包括钛、氮和钽,其中钛占钛钽总原子数的百分比为0.1%~2.2%;所述钛掺杂钽薄膜的组分包括钛和钽,其中钛占总原子数的百分比为0.1%~2.2%。
进一步的,针对所述钛掺杂钽基阻挡层,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%。
进一步的,针对所述钛掺杂钽基阻挡层,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。
进一步的,针对所述钛掺杂钽基阻挡层,所述钛掺杂钽氮薄膜中氮和钽的原子数比例为0.05∶1~1∶1。
进一步的,针对所述钛掺杂钽基阻挡层,所述钛掺杂钽氮薄膜均为非晶态。
本发明还提供一种用于铜互连的钛掺杂钽基阻挡层的制造方法,包括:
提供钛钽固溶物,所述钛钽固溶物为钛钽固态混合物,其中钛占钛和钽总原子数的百分比为0.1%~2.2%;
将钛钽固溶物和待沉积基底放置于溅射反应腔中;
向所述溅射反应腔中通入氮气,并利用轰击离子轰击所述钛钽固溶物,使钛钽固溶物与所述氮气反应后沉积于所述待沉积基底上,以在所述待沉积基底上形成钛掺杂钽氮薄膜;
向所述反应腔中通入氩气,并利用轰击离子轰击所述钛钽固溶物,使钛钽固溶物沉积于所述待沉积基底上,以在所述钛掺杂钽氮薄膜上形成钛掺杂钽薄膜。
进一步的,针对所述钛掺杂钽基阻挡层的制造方法,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。
进一步的,针对所述钛掺杂钽基阻挡层的制造方法,所述钛掺杂钽氮薄膜中氮和钽的原子数比例为0.05∶1~1∶1。
进一步的,针对所述钛掺杂钽基阻挡层的制造方法,在在所述待沉积基底上形成钛掺杂钽氮薄膜的步骤中,所述氮气的流量为20sccm~100sccm,所述溅射反应腔中的压力为1~20Torr。
进一步的,针对所述钛掺杂钽基阻挡层的制造方法,在所述钛掺杂钽氮薄膜上形成钛掺杂钽薄膜的步骤后,还包括:溅射去除全部或部分所述钛掺杂钽薄膜;向所述反应腔中通入氩气,并利用轰击离子轰击所述钛钽固溶物,使钛钽固溶物沉积于所述待沉积基底上,以在所述钛掺杂钽氮薄膜上形成另一层钛掺杂钽薄膜。
相比于现有技术,本发明提供的用于铜互连的阻挡层采用钛掺杂钽基,包括掺杂钽氮薄膜和钛掺杂钽薄膜,在所述阻挡层中掺杂钛后,钛能够打破阻挡层中晶态薄膜生长过程中的晶态平衡,形成非晶态掺杂钽氮薄膜和钛掺杂钽薄膜,进一步缩小铜扩散的通道,并且钛与钽之间能够产生键能更大的键合,从而能够更好地阻挡铜互连中铜扩散,形成良好的阻挡性能和更高的可靠性能,大幅提高半导体器件的性能。并且为形成上述结构,本发明所述钛掺杂钽基阻挡层的制造方法是在形成阻挡层过程中,将靶材料从钽改变为钽钛固熔体,钛与钽之间能够产生键能更大的键合,从而能够更好地阻挡铜互连中铜扩散,进而形成良好的阻挡性能和更高的可靠性能,大幅提高半导体器件的性能。
附图说明
图1为本发明一实施例中用于铜互连的钛掺杂钽基阻挡层的制造方法的流程示意图。
图2为本发明一实施例中用于铜互连的钛掺杂钽基阻挡层与现有技术的钽基阻挡层的电迁移(EM)可靠性比较示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明提供一种用于铜互连的钛掺杂钽基阻挡层,包括钛掺杂钽氮薄膜和位于所述钛掺杂钽氮薄膜上的钛掺杂钽薄膜,其中所述钛掺杂钽氮薄膜的组分包括钛、氮和钽,其中钛占钛钽总原子数的百分比为0.1%~2.2%;所述钛掺杂钽薄膜的组分包括钛和钽,其中钛占总原子数的百分比为0.1%~2.2%。
进一步的,所述钛掺杂钽氮薄膜中氮和钽的原子数比例为0.05∶1~1∶1。上述氮和钽的原子数比例形成的所述钛掺杂钽氮薄膜具有良好的阻挡特性。其中最优选的,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。
由于阻挡层不能通过直接测量获得其电阻值以确定阻挡特性,于是通过测量互连线及互连线之间的通孔电阻值以确定互连的阻挡层的电阻特性。如表1和表2所示,其中表1为具有不同钛含量的阻挡层形成于铜互连线结构后,其金属引线的电阻值;表2为具有不同钛含量的阻挡层形成于铜互连线结构后,其通孔的电阻值。
从表1和表2可以看出,当氮含量固定,而钛占钛和钽总原子数的百分比为1.15%时金属引线的电阻值和通孔的电阻值能够表现最佳的性能。因此本发明较佳的实施例中,所述钛掺杂钽基阻挡层中所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%时,阻挡性能最佳。
表1
表2
较佳的,所述钛掺杂钽氮薄膜与钛掺杂氮薄膜均为非晶态,非晶态的钛掺杂钽氮薄膜与钛掺杂氮薄膜能够进一步缩小铜扩散的通道尺寸,提高阻挡性能。
进一步的,如图2所示,其为本发明一实施例中用于铜互连的钛掺杂钽基阻挡层与现有技术的钽基阻挡层的电迁移(EM)可靠性比较示意图,其中所述钛掺杂钽基阻挡层中所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。从图2中可以看出,本发明较佳实施例中的所述钛掺杂钽基阻挡层与现有技术中钽基阻挡层具有更长的失效时间,即所述钛掺杂钽基阻挡层具有更高的可靠性。
相比于现有技术,本发明所述用于铜互连的阻挡层采用钛掺杂钽基,包括掺杂钽氮薄膜和钛掺杂钽薄膜,在所述阻挡层中掺杂钛后,钛能够打破阻挡层中晶态薄膜生长过程中的晶态平衡,形成非晶态的掺杂钽氮薄膜和钛掺杂钽薄膜,进一步缩小铜扩散的通道,并且钛与钽之间能够产生键能更大的键合,从而能够更好地阻挡铜互连中铜扩散,进而形成良好的阻挡性能和更高的可靠性能,大幅提高半导体器件的性能。
根据本发明的另一面,还提供一种用于铜互连的钛掺杂钽基阻挡层的制造方法,如图1所示,该制造方法包括以下步骤:
步骤S01:提供钛钽固溶物,所述钛钽固溶物为钛钽固态混合物,其中钛占钛和钽总原子数的百分比为0.1%~2.2%;
步骤S02:将钛钽固溶物和待沉积基底放置于溅射反应腔中;
步骤S03:向所述溅射反应腔中通入氮气,并利用轰击离子轰击所述钛钽固溶物,使钛钽固溶物与所述氮气反应后沉积于所述待沉积基底上,以在所述待沉积基底上形成钛掺杂钽氮薄膜;
步骤S04:向所述反应腔中通入氩气,并利用轰击离子轰击所述钛钽固溶物,使钛钽固溶物沉积于所述待沉积基底上,以在所述钛掺杂钽氮薄膜上形成钛掺杂钽薄膜。
在优选的实施例中,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。
进一步的,在所述钛掺杂钽氮薄膜上形成钛掺杂钽薄膜的步骤后,还包括:溅射去除全部或部分所述钛掺杂钽薄膜;向所述反应腔中通入氩气,并利用轰击离子轰击所述钛钽固溶物,使钛钽固溶物沉积于所述待沉积基底上,以在所述钛掺杂钽氮薄膜上形成另一层钛掺杂钽薄膜。该步骤能够形成阻挡性和可靠性更好的钛掺杂钽薄膜,提高阻挡层的阻挡性能和可靠性。
其中,在所述待沉积基底上形成钛掺杂钽氮薄膜的步骤中,所述氮气的通入量为20~100sccm。在在所述待沉积基底上形成钛掺杂钽氮薄膜的步骤中,所述溅射反应腔中的压力为1~20Torr。其中较佳的氮气的通入量为50sccm,可以使溅射反应腔中的压力达到10Torr,能够形成表面最平整,阻挡性能最佳的钛掺杂钽氮薄膜,从而提高半导体器件的性能。
进一步的,所述钛掺杂钽氮薄膜中氮和钽的原子数比例为0.05∶1~1∶1。上述氮和钽的原子数比例形成的所述钛掺杂钽氮薄膜具有良好的阻挡特性。
进一步的,所述钛掺杂钽氮薄膜与钛掺杂氮薄膜均为非晶态,非晶态的钛掺杂钽氮薄膜与钛掺杂氮薄膜能够进一步缩小铜扩散的通道,提高阻挡性能。
综上所述,本发明提供的用于铜互连的阻挡层采用钛掺杂钽基,包括掺杂钽氮薄膜和钛掺杂钽薄膜,在所述阻挡层中掺杂钛后,钛能够打破阻挡层中晶态薄膜生长过程中的晶态平衡,形成非晶态掺杂钽氮薄膜和钛掺杂钽薄膜,进一步缩小铜扩散的通道,并且钛与钽之间能够产生键能更大的键合,从而能够更好地阻挡铜互连中铜扩散,形成良好的阻挡性能和更高的可靠性能,大幅提高半导体器件的性能。其中最优选的实施例中,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%,能够使所述钛掺杂钽基阻挡层达到最佳的阻挡性和可靠性。同时,为形成上述用于铜互连的钛掺杂钽基阻挡层的结构,本发明所述钛掺杂钽基阻挡层的制造方法是在形成阻挡层过程中,将靶材料从钽改变为钽钛固熔体,钛与钽之间能够产生键能更大的键合,从而能够更好地阻挡铜互连中铜扩散,进而形成良好的阻挡性能和更高的可靠性能,大幅提高半导体器件的性能。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (12)
1.一种用于铜互连的钛掺杂钽基阻挡层,其特征在于,包括钛掺杂钽氮薄膜和位于所述钛掺杂钽氮薄膜上的钛掺杂钽薄膜,其中,所述钛掺杂钽氮薄膜中钛占钛钽总原子数的百分比为0.1%~2.2%,所述钛掺杂钽薄膜中钛占总原子数的百分比为0.1%~2.2%。
2.如权利要求1所述的用于铜互连的钛掺杂钽基阻挡层,其特征在于,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%。
3.如权利要求1所述的用于铜互连的钛掺杂钽基阻挡层,其特征在于,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。
4.如权利要求1所述的用于铜互连的钛掺杂钽基阻挡层,其特征在于,所述钛掺杂钽氮薄膜中氮和钽的原子数比例为0.05∶1~1∶1。
5.如权利要求1至4中任一项所述的用于铜互连的钛掺杂钽基阻挡层,其特征在于,所述钛掺杂钽氮薄膜与钛掺杂氮薄膜均为非晶态。
6.一种用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,包括:
提供钛钽固溶物,所述钛钽固溶物为钛钽固态混合物,其中钛占钛和钽总原子数的百分比为0.1%~2.2%;
将钛钽固溶物和待沉积基底放置于溅射反应腔中;
向所述溅射反应腔中通入氮气,并利用轰击离子轰击所述钛钽固溶物,以在所述待沉积基底上形成钛掺杂钽氮薄膜;
向所述反应腔中通入氩气,并利用轰击离子轰击所述钛钽固溶物,以在所述钛掺杂钽氮薄膜上形成钛掺杂钽薄膜。
7.如权利要求6所述的用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,所述钛掺杂钽氮薄膜中钛占钛和钽总原子数的百分比为1.15%。
8.如权利要求6所述的用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,所述钛掺杂钽薄膜中钛占总原子数的百分比为1.15%。
9.如权利要求6所述的用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,所述钛掺杂钽氮薄膜中氮和钽的原子数比例为0.05∶1~1∶1。
10.如权利要求6所述的用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,在在所述待沉积基底上形成钛掺杂钽氮薄膜的步骤中,所述氮气的流量为20sccm~100sccm。
11.如权利要求6所述的用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,在在所述待沉积基底上形成钛掺杂钽氮薄膜的步骤中,所述溅射反应腔中的压力为1Torr~20Torr。
12.如权利要求6至11中任一项所述的用于铜互连的钛掺杂钽基阻挡层的制造方法,其特征在于,在所述钛掺杂钽氮薄膜上形成钛掺杂钽薄膜的步骤后,还包括:
溅射去除全部或部分所述钛掺杂钽薄膜;
向所述反应腔中通入氩气,并利用轰击离子轰击所述钛钽固溶物,以在所述钛掺杂钽氮薄膜上形成另一层钛掺杂钽薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110298197.8A CN103022007B (zh) | 2011-09-28 | 2011-09-28 | 用于铜互连的钛掺杂钽基阻挡层及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110298197.8A CN103022007B (zh) | 2011-09-28 | 2011-09-28 | 用于铜互连的钛掺杂钽基阻挡层及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103022007A true CN103022007A (zh) | 2013-04-03 |
CN103022007B CN103022007B (zh) | 2015-12-16 |
Family
ID=47970433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110298197.8A Active CN103022007B (zh) | 2011-09-28 | 2011-09-28 | 用于铜互连的钛掺杂钽基阻挡层及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103022007B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783800A (zh) * | 2015-11-19 | 2017-05-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 芯片的阻挡层及其制备方法 |
CN110931568A (zh) * | 2019-11-26 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962875B (zh) * | 2017-05-27 | 2021-01-29 | 中芯国际集成电路制造(上海)有限公司 | 介质阻挡层及其制造方法、互连结构及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930669A (en) * | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
US6362526B1 (en) * | 1998-10-08 | 2002-03-26 | Advanced Micro Devices, Inc. | Alloy barrier layers for semiconductors |
CN1360346A (zh) * | 2000-12-18 | 2002-07-24 | 国际商业机器公司 | 电子结构及其形成方法 |
CN1760408A (zh) * | 2005-11-03 | 2006-04-19 | 上海交通大学 | 铜互连阻挡层材料TaWN薄膜 |
CN101630667A (zh) * | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和系统 |
US20100187693A1 (en) * | 2009-01-26 | 2010-07-29 | Novellus Systems, Inc. | Diffusion barrier layers |
-
2011
- 2011-09-28 CN CN201110298197.8A patent/CN103022007B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930669A (en) * | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
US6362526B1 (en) * | 1998-10-08 | 2002-03-26 | Advanced Micro Devices, Inc. | Alloy barrier layers for semiconductors |
CN1360346A (zh) * | 2000-12-18 | 2002-07-24 | 国际商业机器公司 | 电子结构及其形成方法 |
CN1760408A (zh) * | 2005-11-03 | 2006-04-19 | 上海交通大学 | 铜互连阻挡层材料TaWN薄膜 |
CN101630667A (zh) * | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和系统 |
US20100187693A1 (en) * | 2009-01-26 | 2010-07-29 | Novellus Systems, Inc. | Diffusion barrier layers |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783800A (zh) * | 2015-11-19 | 2017-05-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 芯片的阻挡层及其制备方法 |
CN110931568A (zh) * | 2019-11-26 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
US11257958B2 (en) | 2019-11-26 | 2022-02-22 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN103022007B (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11328993B2 (en) | Cobalt based interconnects and methods of fabrication thereof | |
EP2248164B1 (en) | Microstructure modification in copper interconnect structure | |
CN102851647A (zh) | 沉积含金属膜于具有图案化构造的基板上的方法 | |
JP2009231497A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20140332961A1 (en) | Cu/CuMn BARRIER LAYER AND FABRICATING METHOD THEREOF | |
CN103022007A (zh) | 用于铜互连的钛掺杂钽基阻挡层及其制造方法 | |
KR20130121042A (ko) | 피쳐 필을 위한 반도체 리플로우 프로세싱 | |
US6239492B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same | |
CN107221495B (zh) | 一种半导体器件结构及其制备方法 | |
CN108735797A (zh) | 半导体结构及其形成方法 | |
CN100521188C (zh) | 一种集成电路或半导体器件铜金属化阻挡层结构及其制备方法 | |
CN103633012A (zh) | 改善硅片翘曲度的方法 | |
US20160372371A1 (en) | Methods for forming low resistivity interconnects | |
JP5194549B2 (ja) | 半導体装置の製造方法 | |
JP5569561B2 (ja) | 半導体装置の製造方法 | |
US20090261477A1 (en) | Semiconductor device and method of manufacturing the same | |
US7781849B2 (en) | Semiconductor devices and methods of fabricating the same | |
CN110676213B (zh) | 一种针对小线宽要求的硅通孔互连铜线阻挡层优化方法 | |
US7553762B2 (en) | Method for forming metal silicide layer | |
US10636705B1 (en) | High pressure annealing of metal gate structures | |
KR102192311B1 (ko) | 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치 | |
JP2008042199A (ja) | 半導体素子及びその製造方法 | |
JP5817856B2 (ja) | 半導体装置 | |
JP2004289008A (ja) | 半導体集積回路装置およびその製造方法 | |
US20080057699A1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |