CN106783800A - 芯片的阻挡层及其制备方法 - Google Patents

芯片的阻挡层及其制备方法 Download PDF

Info

Publication number
CN106783800A
CN106783800A CN201510801891.5A CN201510801891A CN106783800A CN 106783800 A CN106783800 A CN 106783800A CN 201510801891 A CN201510801891 A CN 201510801891A CN 106783800 A CN106783800 A CN 106783800A
Authority
CN
China
Prior art keywords
film
barrier layer
layer
preparation
metallic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510801891.5A
Other languages
English (en)
Other versions
CN106783800B (zh
Inventor
荣延栋
郑金果
侯珏
卢平元
夏威
王厚工
丁培军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201510801891.5A priority Critical patent/CN106783800B/zh
Publication of CN106783800A publication Critical patent/CN106783800A/zh
Application granted granted Critical
Publication of CN106783800B publication Critical patent/CN106783800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种芯片的阻挡层及其制备方法,涉及半导体技术领域,用于提高阻挡层的阻挡作用,并且不会增加甚至可以减少溅射镀膜机台的维护次数。其中所述基片上的阻挡层为单层金属薄膜结构或者多层金属薄膜层叠的结构,且所述阻挡层中至少一层金属薄膜具有非晶结构。前述芯片的阻挡层设置于导电层与基片之间,用于防止导电层与基片之间的扩散。

Description

芯片的阻挡层及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种芯片的阻挡层及其制备方法。
背景技术
在集成电路芯片制造技术中,应用物理或化学的方法在基片上沉积导电金属薄膜的过程称为金属化,通过金属化能够形成互连的金属线和对集成电路的孔填充塞。通常进行金属化需要在基片上层叠两种金属膜层:阻挡层和导电层,其中阻挡层位于导电层与基片之间,阻挡层的主要作用为防止导电层与基片之间的扩散,导电层主要起导电作用。
常见的,用于形成阻挡层的金属薄膜为TiW(钛钨,10%钛和90%钨的合金)薄膜,制备TiW薄膜的过程大致为:将基片置于溅射镀膜机台的腔室内的下方,腔室内的上方设置有TiW合金靶材,向腔室内通入Ar(氩)气作为溅射气体,Ar气在腔室内形成Ar等离子体,Ar等离子体对TiW合金靶材产生轰击作用,使TiW合金靶材中的原子脱离靶材表面,进而沉积到基片上形成TiW薄膜。
由于TiW合金为一种柱状晶体,因此在形成TiW薄膜的时候,会导致结构类似“树林”的柱状晶体的TiW薄膜中存在缝隙,如图1所示,从而造成阻挡层2的阻挡作用减弱。为了提高阻挡层2的阻挡作用,往往需要制备厚度D比较厚的TiW薄膜,例如厚度D在300nm以上。
但是,请再次参见图1,图1中TiW薄膜的厚度D为545nm,随着TiW薄膜厚度D的增加,TiW薄膜的柱状晶体结构也越来越明显,阻挡作用并没有得到本质上的改善。另一方面,当制备的TiW薄膜的厚度D较厚时,会在腔室内壁上留下较厚的TiW合金材料,由于TiW合金是一种应力比较大金属,因此腔室内壁上留下的TiW合金材料极易开裂并剥落,从而在所制备的TiW薄膜上形成颗粒。为了避免颗粒的形成,只有增加溅射镀膜机台的维护次数,以及时去除腔室内壁上留下的TiW合金材料,这不仅造成人力成本的增加,而且维护次数的增加意味着利用靶材进行暖机的次数增加,导致相当一部分靶材浪费在暖机工序上,降低了靶材的利用率,导致生产成本的增加。
发明内容
为克服上述现有技术中的缺陷,本发明提出一种芯片的阻挡层及其制备方法,不仅能够提高阻挡层的阻挡作用,而且不会增加甚至可以减少溅射镀膜机台的维护次数。
为达到上述目的,本发明采用如下技术方案:
本发明的第一方面提供了一种芯片的阻挡层,所述阻挡层为单层金属薄膜结构或者多层金属薄膜层叠的结构,且所述阻挡层中至少一层金属薄膜具有非晶结构。
本发明所提供的阻挡层中包括具有非晶结构的金属薄膜,这种金属薄膜具有无定形的结构特征,在薄膜的生长过程中,晶体的生长并不是沿着特殊的方向生长,而是无序生长,因此具有非晶结构的金属薄膜内部不会产生像TiW薄膜的柱状晶体结构所产生的缝隙,阻挡层中包括具有非晶结构的金属薄膜能够有效的减少缝隙,从而提高阻挡作用,进而也就无需通过增大阻挡层的厚度来提高阻挡作用,避免了由此引起的溅射镀膜机台维护次数增多的问题。
基于上述芯片的阻挡层,可选的,当所述阻挡层的结构为多层金属薄膜层叠的结构时,所述阻挡层中至少一层金属薄膜可具有晶体结构,具有晶体结构的金属薄膜与具有非晶结构的金属薄膜可交替设置。
进一步的,具有晶体结构的金属薄膜可为TiW薄膜、Ti(钛)薄膜、W(钨)薄膜、Ta(钽)薄膜、Mo(钼)薄膜、Co(钴)薄膜或Pt(铂)薄膜。
进一步的,具有非晶结构的金属薄膜可为TiWN(钛钨氮)薄膜。
优选的,所述阻挡层可包括一层具有非晶结构的金属薄膜和两层具有晶体结构的金属薄膜,该具有非晶结构的金属薄膜设置于两层具有晶体结构的金属薄膜之间。
在此基础上,优选的,所述具有非晶结构的金属薄膜可为TiWN薄膜,所述具有晶体结构的金属薄膜可为TiW薄膜。
本发明的第二方面提供了一种芯片的阻挡层的制备方法,所述制备方法包括:采用溅射工艺制备TiW薄膜,制备时采用TiW合金作为靶材并加载直流功率,采用Ar气作为溅射气体;采用溅射工艺制备TiWN薄膜,制备时采用TiW合金作为靶材并加载直流功率,采用Ar气和氮气作为溅射气体;其中,制备TiW薄膜的步骤和制备TiWN薄膜的步骤交替进行。
采用本发明所提供的芯片的阻挡层的制备方法所制备的阻挡层包括交替层叠的TiW薄膜和TiWN薄膜,其中TiWN薄膜具有非晶结构,在该薄膜生长的过程中,晶体的生长并不是沿着特殊的方向生长,而是无序生长,因此TiWN薄膜内部不会形成缝隙。由于TiWN薄膜与TiW薄膜交替设置,单层TiW薄膜的厚度不至于太厚,因此这种薄膜设置方式能够有效地减小TiW薄膜内部所形成的缝隙的大小,并减少缝隙的数量,从而提高阻挡层的阻挡作用,并且由于所制备的单层TiW薄膜的厚度减小,因此也就不会造成溅射镀膜机台维护次数的增加,甚至可以减少溅射镀膜机台的维护次数。此外,本发明所提供的制备方法制备TiW薄膜与制备TiWN薄膜所采用的靶材均为TiW合金,所采用的溅射气体均包括Ar气,在制备TiWN薄膜时仅需比制备TiW薄膜时多通入一路氮气,即可实现TiW薄膜与TiWN薄膜的原位溅射镀膜,制备方法简单易行。
基于上述芯片的阻挡层的制备方法,可选的,制备钛钨薄膜时,氩气的流量为5sccm~200sccm,直流功率为0~60kW,所制备的钛钨薄膜的厚度为5nm~300nm。
在此基础上,进一步的,制备钛钨薄膜时,氩气的流量为20sccm,直流功率为5kW,所制备的钛钨薄膜的厚度为20nm。
可选的,制备钛钨氮薄膜时,氩气的流量为5sccm~200sccm,氮气的流量为5sccm~200sccm,直流功率为0~60kW,所制备的钛钨氮薄膜的厚度为5nm~300nm。
在此基础上,进一步的,制备钛钨氮薄膜时,氩气的流量为20sccm,氮气的流量为20sccm,直流功率为5kW,所制备的钛钨氮薄膜厚度为10nm。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为现有技术中采用TiW薄膜形成的阻挡层的扫描电镜图;
图2为采用本发明实施例所提供的制备方法制备的阻挡层的扫描电镜图;
图3为制备阻挡层的溅射镀膜机台的结构图。
附图标记说明:
1-基片; 2-阻挡层;
D-厚度; 3-腔室;
4-磁铁; 5-进气口;
6-直流电源; 7-基座;
8-TiW合金靶材; 9-偏置射频电源;
10-抽气口。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
实施例一
本实施例提供了一种芯片的阻挡层,该阻挡层的结构为单层金属薄膜结构或者多层金属薄膜层叠的结构,且该阻挡层所包括的金属薄膜中至少一层为具有非晶结构的金属薄膜。也就是说,阻挡层的结构可以为单层金属薄膜结构,此时用于形成阻挡层的金属薄膜为具有非晶结构的金属薄膜;阻挡层的结构也可以为多层金属薄膜层叠的结构,此时用于形成阻挡层的多层金属薄膜中至少有一层金属薄膜具有非晶结构。
具有非晶结构的金属薄膜具有结构无定形的特点,在具有非晶结构的金属薄膜的生长过程中,晶体的生长并不是沿着特殊的方向生长,而是无序生长,因此具有非晶结构的金属薄膜内部不会产生像TiW薄膜的柱状晶体结构所产生的缝隙,从而具有非晶结构的金属薄膜的阻挡导电层与基片之间扩散的作用较强。对于由单层具有非晶结构的金属薄膜形成的阻挡层而言,相当于整个阻挡层全部具有非晶结构,因此该阻挡层的阻挡作用相比现有技术由TiW薄膜形成的阻挡层有较大的提高;对于包括至少一层具有非晶结构的金属薄膜的阻挡层而言,阻挡层的至少一部分具有非晶结构,因此也有利于提高其阻挡作用。由于本实施例中的阻挡层的阻挡作用提高,因此也就不必通过增大阻挡层的厚度来提高阻挡作用,避免了由此引起的溅射镀膜机台维护次数增多的问题,有利于降低人力成本,且有利于提高靶材利用率,从而降低生产成本。
当阻挡层由单层具有非晶结构的金属薄膜形成时,该具有非晶结构的金属薄膜优选的可为TiWN薄膜,TiWN薄膜既能够作为欧姆接触材料与基片和导电层形成良好的欧姆接触,又能够阻挡基片与导电层之间的扩散作用。
当阻挡层的结构为多层金属薄膜层叠的结构时,阻挡层所包括的金属薄膜中除具有非晶结构的金属薄膜外,其余金属薄膜可为具有晶体结构的金属薄膜,即阻挡层可由具有非晶结构的金属薄膜和具有晶体结构的金属薄膜层叠而成,此时由于具有晶体结构的金属薄膜内部会形成缝隙,因此为了尽量改善具有晶体结构的金属薄膜内部形成缝隙的问题,优选的可使具有晶体结构的金属薄膜与具有非晶结构的金属薄膜交替设置。本实施例中,具有非晶结构的金属薄膜优选的可为TiWN薄膜,具有晶体结构的金属薄膜优选的可为TiW薄膜、Ti薄膜、W薄膜、Ta薄膜、Mo薄膜、Co薄膜或Pt薄膜等。
示例性地给出一种具体的阻挡层结构,该阻挡层可包括一层具有非晶结构的金属薄膜和两层具有晶体结构的金属薄膜,该具有非晶结构的金属薄膜夹设于两层具有晶体结构的金属薄膜之间,从而使该阻挡层形成“三明治”结构。两层具有晶体结构的金属薄膜之间夹设有一层具有非晶结构的金属薄膜,从而从一定程度上减薄了单层具有晶体结构的金属薄膜的厚度,减少具有晶体结构的金属薄膜中出现缝隙的数量,并减小缝隙的大小,提高了阻挡层的阻挡能力。较为优选的是,该“三明治”结构的阻挡层中,具有非晶结构的金属薄膜可为TiWN薄膜,具有晶体结构的金属薄膜可为TiW薄膜。
需要说明的是,通常情况下,芯片可包括:基片、阻挡层和导电层,其中阻挡层设置于基片上,导电层设置于阻挡层上。之所以在基片与导电层之间设置阻挡层,是因为导电层中通常含有金属Al(铝),如导电层由纯Al或AlCu合金(铝铜合金)形成,基片的材料为Si(硅),导电层中的Al与基片中的Si之间极易发生扩散作用,造成芯片的电性能下降,因此需要在导电层与基片之间设置一阻挡层,以防止导电层与基片之间的扩散。由于本实施例中芯片的阻挡层为具有阻挡能力强的优点,能够更好地防止导电层与基片之间的扩散,因此芯片的电性能相比现有技术更优,并且能够用较薄的阻挡层实现较强的阻挡能力,降低了单片芯片的成本。
实施例二
本实施例提供了一种芯片的阻挡层的制备方法,该制备方法包括制备TiW薄膜的步骤和制备TiWN薄膜的步骤,两个步骤交替进行,且两个步骤均采用溅射工艺,优选的可采用PVD(Physical Vapor Deposition,磁控溅射物理气相沉积)工艺。制备TiW薄膜时,采用TiW合金作为靶材并加载直流功率,采用Ar气作为溅射气体;制备TiWN薄膜时,无需更换靶材,同样采用TiW合金作为靶材并加载直流功率,并在通入Ar气作为溅射气体的同时,再通入一路氮气,由Ar气和氮气所形成的等离子体轰击TiW合金靶材,TiW原子被轰击出来沉积在基片上的同时,氮原子也沉积在基片上,形成TiWN薄膜。
上述制备方法实现了TiW薄膜与TiWN薄膜的原位溅射镀膜,即无需更换靶材,无需更换溅射气体,也无需在制备好一种薄膜后制备另一种薄膜前中断溅射镀膜工艺,制备方法十分简单易行。
采用上述制备方法所制备的阻挡层包括交替层叠的TiW薄膜和TiWN薄膜,其中TiWN薄膜具有非晶结构,其内部不会形成缝隙,由于TiWN薄膜与TiW薄膜交替设置,因此单层TiW薄膜的厚度不至于太厚,有效地减小了TiW薄膜内部所形成的缝隙的大小,并减少缝隙的数量,从而提高了阻挡层的阻挡作用,并且所制备的单层TiW薄膜的厚度减小,不会造成溅射镀膜机台维护次数的增加,甚至可以减少溅射镀膜机台的维护次数,避免了由此引起的人力成本和生产成本的增加。如图2所示,为采用上述制备方法制备的阻挡层2的扫描电镜图,从图中能够看出:与图1中的阻挡层2相比,图2中阻挡层内部的缝隙数量明显减少,大小明显减小。
需要说明的是,本实施例中对TiW薄膜与TiWN薄膜制备的先后顺序并不限定,可以先在基片上制备TiW薄膜,再在TiW薄膜上制备TiWN薄膜,之后交替进行两种薄膜的制备;也可以先在基片上制备TiWN薄膜,再在TiWN薄膜上制备TiW薄膜,之后交替进行两种薄膜的制备。
下面结合具体的设备对本实施例所提供的芯片的阻挡层的制备方法进行示例性的说明。
如图3所示,将基片1置于溅射镀膜机台的腔室3内,通过抽气口10对腔室3进行抽真空,通过进气口5向腔室3内通入溅射气体:Ar气,直流电源6向腔室3施加直流电压,偏置射频电源7向腔室3施加偏置射频电压,位于腔室3外部两侧的磁铁4产生磁场。所通入的Ar气在电磁场的作用下形成等离子体,高速轰击TiW合金靶材8,TiW合金靶材8中的原子受到轰击脱离靶材,沉积到基片1上,形成TiW薄膜。
在完成一层设定厚度的TiW薄膜的制备后,通过进气口5向腔室3内通入溅射气体:Ar气和氮气,所通入的Ar气和氮气在电磁场的作用下形成等离子体,其中Ar等离子体起主要的轰击作用,将TiW合金靶材8中的原子轰击出来,氮气起化学反应的作用,与被轰击出来的TiW原子结合,并沉积到TiW薄膜上,形成TiWN薄膜。
若一层TiW薄膜和一层TiWN薄膜所构成的阻挡层的厚度没有达到所需要的厚度,则可在完成设定厚度的TiWN薄膜的制备后,交替进行TiW薄膜的制备和TiWN薄膜的制备,直至TiW薄膜和TiWN薄膜层叠而成的阻挡层的厚度达到所需要的厚度。
在上述过程中,制备TiW薄膜时,所通入的Ar气的气体流量可为5sccm~200sccm,优选20sccm;直流电压的功率(即直流功率)可为0~60kw,优选5kw;所制备的TiW薄膜的厚度可为5nm~300nm,优选20nm。制备TiWN薄膜时,所通入的Ar气的气体流量可为5sccm~200sccm,优选20sccm;所通入的氮气的气体流量可为5sccm~200sccm,优选20sccm;直流电压的功率可为0~60kw,优选5kw;所制备的TiWN薄膜的厚度可为5nm~300nm,优选10nm。
以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种芯片的阻挡层,其特征在于,所述阻挡层为单层金属薄膜结构或者多层金属薄膜层叠的结构,且所述阻挡层中至少一层金属薄膜具有非晶结构。
2.根据权利要求1所述的基片上的阻挡层,其特征在于,当所述阻挡层的结构为多层金属薄膜层叠的结构时,所述阻挡层中至少一层金属薄膜具有晶体结构,具有晶体结构的金属薄膜与具有非晶结构的金属薄膜交替设置。
3.根据权利要求2所述的基片上的阻挡层,其特征在于,具有晶体结构的金属薄膜为钛钨薄膜、钛薄膜、钨薄膜、钽薄膜、钼薄膜、钴薄膜或铂薄膜。
4.根据权利要求1或2所述的基片上的阻挡层,其特征在于,具有非晶结构的金属薄膜为钛钨氮薄膜。
5.根据权利要求1或2所述的基片上的阻挡层,其特征在于,所述阻挡层包括一层具有非晶结构的金属薄膜和两层具有晶体结构的金属薄膜,该具有非晶结构的金属薄膜设置于两层具有晶体结构的金属薄膜之间。
6.根据权利要求5所述的基片上的阻挡层,其特征在于,所述具有非晶结构的金属薄膜为钛钨氮薄膜,所述具有晶体结构的金属薄膜为钛钨薄膜。
7.一种芯片的阻挡层的制备方法,其特征在于,所述制备方法包括:
采用溅射工艺制备钛钨薄膜,制备时采用钛钨合金作为靶材并加载直流功率,采用氩气作为溅射气体;
采用溅射工艺制备钛钨氮薄膜,制备时采用钛钨合金作为靶材并加载直流功率,采用氩气和氮气作为溅射气体;
其中,制备钛钨薄膜的步骤和制备钛钨氮薄膜的步骤交替进行。
8.根据权利要求7所述的芯片的阻挡层的制备方法,其特征在于,制备钛钨薄膜时,氩气的流量为5sccm~200sccm,直流功率为0~60kW,所制备的钛钨薄膜的厚度为5nm~300nm。
9.根据权利要求8所述的芯片的阻挡层的制备方法,其特征在于,制备钛钨薄膜时,氩气的流量为20sccm,直流功率为5kW,所制备的钛钨薄膜的厚度为20nm。
10.根据权利要求7所述的芯片的阻挡层的制备方法,其特征在于,制备钛钨氮薄膜时,氩气的流量为5sccm~200sccm,氮气的流量为5sccm~200sccm,直流功率为0~60kW,所制备的钛钨氮薄膜的厚度为5nm~300nm。
11.根据权利要求10所述的芯片的阻挡层的制备方法,其特征在于,制备钛钨氮薄膜时,氩气的流量为20sccm,氮气的流量为20sccm,直流功率为5kW,所制备的钛钨氮薄膜厚度为10nm。
CN201510801891.5A 2015-11-19 2015-11-19 芯片的阻挡层及其制备方法 Active CN106783800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510801891.5A CN106783800B (zh) 2015-11-19 2015-11-19 芯片的阻挡层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510801891.5A CN106783800B (zh) 2015-11-19 2015-11-19 芯片的阻挡层及其制备方法

Publications (2)

Publication Number Publication Date
CN106783800A true CN106783800A (zh) 2017-05-31
CN106783800B CN106783800B (zh) 2020-07-17

Family

ID=58916878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510801891.5A Active CN106783800B (zh) 2015-11-19 2015-11-19 芯片的阻挡层及其制备方法

Country Status (1)

Country Link
CN (1) CN106783800B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019214326A1 (zh) * 2018-05-07 2019-11-14 北京北方华创微电子装备有限公司 沉积方法、金凸块的底层金属薄膜及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128402A (zh) * 2004-12-17 2008-02-20 肖特股份公司 薄片的阻挡保护层
CN101132043A (zh) * 2006-08-18 2008-02-27 克里公司 用于发光二极管的扩散阻挡层
CN101702406A (zh) * 2009-11-24 2010-05-05 四川大学 深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺
CN103022007A (zh) * 2011-09-28 2013-04-03 中芯国际集成电路制造(上海)有限公司 用于铜互连的钛掺杂钽基阻挡层及其制造方法
CN103021931A (zh) * 2011-09-23 2013-04-03 北京泰龙电子技术有限公司 一种金属氮化物阻挡层的制备方法
CN103460433A (zh) * 2011-04-08 2013-12-18 美国圣戈班性能塑料公司 用于敏感元件的封装的多层部件
CN103456678A (zh) * 2012-06-05 2013-12-18 旺宏电子股份有限公司 阻障堆叠结构及形成阻障堆叠结构的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128402A (zh) * 2004-12-17 2008-02-20 肖特股份公司 薄片的阻挡保护层
CN101132043A (zh) * 2006-08-18 2008-02-27 克里公司 用于发光二极管的扩散阻挡层
CN101702406A (zh) * 2009-11-24 2010-05-05 四川大学 深亚微米集成电路Cu互连用梯度扩散阻挡层制备工艺
CN103460433A (zh) * 2011-04-08 2013-12-18 美国圣戈班性能塑料公司 用于敏感元件的封装的多层部件
CN103021931A (zh) * 2011-09-23 2013-04-03 北京泰龙电子技术有限公司 一种金属氮化物阻挡层的制备方法
CN103022007A (zh) * 2011-09-28 2013-04-03 中芯国际集成电路制造(上海)有限公司 用于铜互连的钛掺杂钽基阻挡层及其制造方法
CN103456678A (zh) * 2012-06-05 2013-12-18 旺宏电子股份有限公司 阻障堆叠结构及形成阻障堆叠结构的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019214326A1 (zh) * 2018-05-07 2019-11-14 北京北方华创微电子装备有限公司 沉积方法、金凸块的底层金属薄膜及其制备方法

Also Published As

Publication number Publication date
CN106783800B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
TWI398537B (zh) 濺鍍設備及用以製造金屬化結構的方法
JP6511424B2 (ja) 積層体及び、その製造方法
TWI245806B (en) Thin film aluminum alloy and sputtering target to form the same
CN105018889B (zh) 含钼靶材
JP3791829B2 (ja) パーティクル発生の少ないスパッタリングターゲット
WO1995016797A1 (en) Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
US20140217590A1 (en) Through silicon via metallization
US20080014728A1 (en) Method to improve metal defects in semiconductor device fabrication
WO2006115476A2 (en) Ruthenium-based materials and ruthenium alloys
CN107083534A (zh) 含钼靶材
TW402778B (en) Aluminum hole filling using ionized metal adhesion layer
EP2518179B1 (en) Gadolinium sputtering target and method for manufacturing the target
CN108336062A (zh) 一种Cu互连集成电路高熵合金扩散阻挡层及其制备方法
Milosevic et al. The resistivity size effect in epitaxial Ru (0001) and Co (0001) layers
US5876861A (en) Sputter-deposited nickel layer
CN106783800A (zh) 芯片的阻挡层及其制备方法
KR20070067067A (ko) Beol 반도체 디바이스용의 동질 구리 상호접속부 및 그형성 방법
TWI810631B (zh) 金屬奈米孿晶薄膜結構的形成方法
JP7350363B2 (ja) スピン軌道トルクベースの磁気トンネル接合及びその製造方法
CN103123909A (zh) 一种铝互连线及其制备方法
CN206022118U (zh) 薄膜电容器
CN105420679A (zh) 一种孪生对靶磁控溅射制备覆铜陶瓷基板的装置及方法
CN115028477A (zh) 一种dsc陶瓷金属化技术及其制备的陶瓷封装基板
CN104611677B (zh) 一种层界面结构可控的CuNb/Cu纳米合金薄膜制备方法
TW201133617A (en) Method of processing film surface and film surface processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100026 Jiuxianqiao East Road, Chaoyang District, building, No. 1, M5

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

GR01 Patent grant
GR01 Patent grant