CN102768953B - 一种消除侧墙宽度负载效应的工艺 - Google Patents
一种消除侧墙宽度负载效应的工艺 Download PDFInfo
- Publication number
- CN102768953B CN102768953B CN201210259241.9A CN201210259241A CN102768953B CN 102768953 B CN102768953 B CN 102768953B CN 201210259241 A CN201210259241 A CN 201210259241A CN 102768953 B CN102768953 B CN 102768953B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- load effect
- technique
- side wall
- lateral wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种消除侧墙宽度负载效应的工艺。本发明提出一种消除侧墙宽度负载效应的工艺，通过调节主刻蚀工艺中的气体组成及比例、反应腔室压力和射频功率等条件，使得刻蚀工艺特性发生反转，从而能有效的补偿氮化硅薄膜在化学气相沉积时产生的负载效应，最终消除了侧墙制备时的负载效应，进而在图形空旷区域和图形密集区域形成的侧墙宽度接近，从而扩大了器件的工艺窗口，保证了器件稳定的电学性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种消除侧墙宽度负载效应的工艺。
背景技术
由于氧化硅-氮化硅结构(Oxide-Nitride，简称ON)的侧墙，主要用于隔离源漏区和栅极，以避免源漏区离子注入区域离栅极太近而引发的短沟道效应，同时对栅极侧壁也有一定保护作用；所以，氧化硅-氮化硅结构的侧墙刻蚀是关系到晶体管工作性能的关键性工艺，其中，侧墙宽度是侧墙刻蚀工艺中的一个非常关键的指标，决定了源漏区与栅极的距离，对器件电性有很大的影响。
由于薄膜沉积或刻蚀的速率在图形空旷区(isolation，简称ISO)和图形密集区(Dense)有差别，在制备ON结构的侧墙时会产生负载效应，即侧墙的宽度在不同图形密度的区域大小不同，上述的负载效应会严重影响器件的电学性能，甚至会造成器件的失效，进而大大降低产品的良率。
在制备ON结构的侧墙时产生负载效应主要有薄膜沉积产生的负载效应和刻蚀产生的负载效应。薄膜沉积产生的负载效应是指氮化硅薄膜沉积时引入的负载效应，这是由于氧化硅薄膜是作为刻蚀的阻挡层，其沉积的厚度比较薄(在100A以内)，所以负载效应不明显，而氮化硅薄膜沉积的厚度一般在300～800A左右，其负载效应比较明显；由于在进行氮化硅薄膜沉积时，沉积因子在图形密集区难以进入并附着在栅极侧壁上，就使得图形空旷区氮化硅薄膜的侧壁较厚，而图形密集区氮化硅薄膜的侧壁较薄；刻蚀产生的负载效应是因为图形空旷区刻蚀速度慢，且侧墙宽度大，而图形密集区刻蚀速度快，但侧墙宽度小，进而在刻蚀工艺之后，图形空旷区的侧墙宽度相对图形密集区的侧墙宽度更大，其原因是因为主要利用高能离子轰击的偏向物理刻蚀特性的各向异性的反应物刻蚀进行氮化硅刻蚀工艺，在图形空旷区，侧墙的刻蚀反应聚合物沉积较少，造成侧向的离子轰击程度较轻，而在图形密集区，侧墙的刻蚀反应聚合物沉积较多(因为较难挥发)，造成侧向的离子轰击程度由于轰击离子的反射而更重，进而造成图形密集区的侧墙宽度更小。
图1-3是本发明背景技术中制备ON结构侧墙时产生负载效应的结构流程示意图；如图1-3所示，在具有栅极结构11的半导体衬底1上，采用化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)工艺沉积氮化硅薄膜2覆盖半导体衬底1的上表面和栅极结构11的侧壁及其上表面，由于沉积因子在图形密集区难以进入并附着在栅极侧壁上，就使得图形空旷区氮化硅薄膜的侧壁的厚度D1大于图形密集区氮化硅薄膜的侧壁厚度D2；继续进行氮化硅薄膜2的刻蚀工艺，以形成侧墙21，由于高能离子轰击的偏向物理刻蚀特性的各向异性的反应物刻蚀特性，在进行氮化硅刻蚀工艺，图形空旷区，侧墙的刻蚀反应聚合物沉积较少，造成侧向的离子轰击程度较轻，而在图形密集区，侧墙的刻蚀反应聚合物沉积较多(因为较难挥发)，造成侧向的离子轰击程度由于轰击离子的反射而更重，即形成的图像空旷区的侧墙的厚度D3大于即形成的图像密集区的侧墙的厚度D4，且D1-D2＞D3-D4。
传统解决在制备ON结构的侧墙时产生负载效应的方法，一般从氮化硅沉积和刻蚀两个方面入手，在氮化硅沉积工艺中，采用低温炉管生长的方法来沉积氮化硅，虽然能改善其沉积特性，使得侧墙氮化硅沉积厚度差可以接近零，但在单位时间产出比较低，且工艺温度较高，会增加器件的热预算(thermal budget)；另一方面是改善氮化硅刻蚀的负载效应，通过减少主刻蚀的射频功率，以减少对图形密集区的离子反射轰击效应，但只能减轻侧墙宽度差，不能从根本上消除刻蚀工艺产生的负载效应。
发明内容
本发明公开了一种消除侧墙宽度负载效应的工艺，应用于设置有栅极结构的半导体衬底上，所述半导体衬底上具有图形密集区域和图形空旷区域，其中，包括以下步骤：
步骤S1：沉积阻挡层覆盖所述栅极结构的上表面及其侧壁，并同时覆盖暴露的所述半导体衬底的上表面；
步骤S2：沉积氮化硅薄膜覆盖所述阻挡层的上表面，于栅极结构的侧壁上形成氮化硅侧墙，其中，位于图形密集区域中的氮化硅侧墙的厚度小于位于图形空旷区域中的氮化硅侧墙的厚度；
步骤S3：在20-40mT的反应腔室压力的环境条件下，采用350-500V的偏压射频功率，利用CF4/CH2F2/O2的混合气体，对所述氮化硅薄膜进行主刻蚀工艺，以部分去除所述氮化硅薄膜；其中，气体比例CF4：CH2F2的范围为1:2-1:3；
步骤S4：继续采用CH3F/O2/He的混合气体，进行过刻蚀工艺，去除剩余位于所述半导体衬底和栅极结构的上表面的氧化硅薄膜，同时部分去除所述阻挡层，形成厚度相近的栅极侧墙。
上述的消除侧墙宽度负载效应的工艺，其中，所述栅极结构包括栅极氧化物层、栅极、氮化硅补偿侧墙和氧化硅补偿侧墙；
所述栅极氧化物层位于所述半导体衬底的上表面，所述栅极位于所述栅极氧化物的上表面，所述氧化硅补偿侧墙覆盖所述栅极的侧壁及部分所述栅极氧化物的上表面，所述氮化硅补偿侧墙覆盖所述氧化硅补偿侧墙的侧壁及所述栅极氧化物剩余的上表面。
上述的消除侧墙宽度负载效应的工艺，其中，所述阻挡硅层覆盖所述栅极氧化物和所述氮化硅补偿侧墙的侧壁及所述栅极的上表面。
上述的消除侧墙宽度负载效应的工艺，其中，所述阻挡层的材质为氧化硅。
上述的消除侧墙宽度负载效应的工艺，其中，步骤S2中采用等离子体增强化学汽相沉积工艺沉积所述氮化硅薄膜。
上述的消除侧墙宽度负载效应的工艺，其中，步骤S3中采用侦测等离子体中CN信号下降的方法来控制主刻蚀工艺的刻蚀终点。
上述的消除侧墙宽度负载效应的工艺，其中，在55nm工艺条件下，所述图形密集区域中栅极间距100-160nm，所述图形空旷区域中栅极间距大于1um。
上述的消除侧墙宽度负载效应的工艺，其中，所述所述阻挡层的厚度为50A，所述氧化硅薄膜的厚度为600A，且位于所述图形空旷区域中的氮化硅侧墙的厚度比位于所述图形密集区域中的氮化硅侧墙的厚度大60A。
上述的消除侧墙宽度负载效应的工艺，其中，所述主刻蚀工艺条件为：混合气体：40sccm CF4/110sccm CH2F2/60sccm O2，反应腔室压力：25mT，RF功率：源功率450W、偏压射频功率450V，温度：下电极中心/边缘：55/50℃。
上述的消除侧墙宽度负载效应的工艺，其中，所述过刻蚀工艺条件为：混合气体：200sccm CH3F/125sccm O2/100sccm He，压力：40mT，RF功率：源功率400W，偏压射频功率400V，温度：下电极中心/边缘：46/44℃。
综上所述，由于采用了上述技术方案，本发明提出一种消除侧墙宽度负载效应的工艺，通过调节主刻蚀工艺中的气体组成及比例、反应腔室压力和射频功率等条件，使得刻蚀工艺特性发生反转，从而能有效的补偿氮化硅薄膜在化学气相沉积时产生的负载效应，最终消除了侧墙制备时的负载效应，进而在图形空旷区域和图形密集区域形成的侧墙宽度接近，从而扩大了器件的工艺窗口，保证了器件稳定的电学性能。
附图说明
图1-3是本发明背景技术中制备ON结构侧墙时产生负载效应的结构流程示意图；
图4-7是本发明消除侧墙宽度负载效应的工艺流程结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
本发明一种消除侧墙宽度负载效应的工艺，主要应用于设置有栅极结构的半导体衬底上，且在半导体衬底上具有图形密集区域(Dense)和图形空旷区域(Isolation)。
如图4-7所示，在氧化硅-氮化硅(Oxide-Nitride，简称ON)侧墙制备工艺中，硅衬底3的上表面设置有栅极氧化物层31，栅极33设置在栅极氧化物31的上表面，氧化硅补偿侧墙34覆盖栅极33的侧壁及部分栅极氧化物31的上表面，氮化硅补偿侧墙35覆盖氧化硅补偿侧墙34的侧壁及栅极氧化物31剩余的上表面。
首先，沉积材质为氧化硅的阻挡层32覆盖栅极氧化物31和氮化硅补偿侧墙35的侧壁及栅极33的上表面，并同时覆盖暴露的硅衬底3的上表面。
其次，采用等离子体增强化学汽相沉积工艺(Plasma Enhanced ChemicalVapor Deposition，简称PECVD)沉积氮化硅薄膜4覆盖阻挡层32的上表面，以在栅极结构的侧壁上形成氮化硅侧墙，其中，位于图形密集区域中的氮化硅侧墙的厚度d2小于位于图形空旷区域中的氮化硅侧墙的厚度d1。
然后，进行主刻蚀工艺，即在20-40mT的反应腔室压力的环境条件下，采用350-500V的偏压射频功率，利用CF4/CH2F2/O2的混合气体，并采用侦测等离子体中CN信号下降的方法来控制主刻蚀工艺的刻蚀终点，对氮化硅薄膜4进行主刻蚀工艺，以部分去除氮化硅薄膜4；其中，气体比例CF4：CH2F2的范围为1:2-1:3；
最后，继续采用CH3F/O2/He的混合气体，进行过刻蚀工艺，去除剩余位于半导体衬底3和栅极33的上表面的剩余的氮化硅薄膜4，同时部分去除阻挡层32，以形成厚度相近的栅极侧墙42。
具体的，如图4所示，在55nm工艺条件下，在具有栅极间距为130nm的图形密集区域和栅极间距大于1um的图形空旷区域的硅衬底3上，沉积厚度为50A材质为氧化硅的阻挡层32覆盖栅极氧化物31和氮化硅补偿侧墙35的侧壁及栅极33的上表面，并同时覆盖暴露的硅衬底3的上表面；其中，栅极33的宽度为70nm。
如图5所示，继续沉积厚度为600A的氮化硅薄膜4覆盖阻挡层32的上表面，由于沉积工艺时在不同密度的图形区域中会形成负载效应，即在位于图形空旷区域中的氮化硅侧墙的厚度比位于所述图形密集区域中的氮化硅侧墙的厚度大60A，即d2-d1＝60A。
如图6所示，对氮化硅薄膜4进行主刻蚀工艺，以部分去除氮化硅薄膜4，并通过调节刻蚀工艺条件来补偿沉积工艺形成的负载效应，即在反应腔室压力为25mT，RF功率中的源功率为450W、偏压射频功率为450V，环境温度中下电极中心/边缘的温度为55/50℃的条件下，采用40sccm CF4/110sccm CH2F2/60sccm O2的混合气体，对氮化硅薄膜4进行主刻蚀，并采用侦测等离子体中CN信号下降的方法来控制刻蚀终点(刻蚀时间大约为28秒)。全新的混合气体中，CF4是传统的刻蚀气体，且CH2F2是一种生成反应聚合物较多的气体，在反应刻蚀时能增大反应聚合物的生成，并减少等离子体中轰击离子的数量，而混合气体中CF4量较少，CH2F2量较大，能进一步使侧墙刻蚀向反应生成聚合物的沉积方向发展；将反应腔压力调节到较大水平，使整个硅片上的聚合物的沉积量更大，抽走的量变小；而采用主刻蚀的偏压射频功率较高，则使侧墙刻蚀中垂直方向的刻蚀能保持一定速率，且不会因反应聚合物的增多而发生刻蚀终止的情况；即在过主刻蚀工艺后，图形空旷区域中的侧墙被刻蚀的较多，而图形密集区域中的侧墙被刻蚀的较小，从而能有效的补偿了沉积工艺时产生的负载效应(图形空旷区域中的侧墙厚度大，图形密集区域中的侧墙厚度小)，使得不同图形密度区域中的氧化硅侧墙的厚度区域相近。
如图7所示，继续对剩余的氮化硅薄膜41进行过刻蚀工艺，去除位于半导体衬底3和栅极33的上表面的剩余的氮化硅薄膜41，在形成图形空旷区域中的栅极侧墙42和图形密集区域中的栅极侧墙43，且栅极侧墙42的厚度d3与栅极侧墙43的厚度d4近似，即在反应腔室压力为40mT时，调节RF功率中的源功率为400W、偏压射频功率为400V，下电极中心/边缘的温度为46/44℃，利用200sccm CH3F/125sccm O2/100sccm He的混合气体，并采用定时控制刻蚀终点(一般为10s)，以对剩余的氮化硅薄膜41进行过刻蚀工艺。通过使用传统的CH3F/O2/He的气体组合来进行剩余的氮化硅薄膜41的过刻蚀，CH3F/O2用于调节氮化硅和氧化硅刻蚀选择比(可达到20:1)，He进行等离子体稀释并进行离子轰击刻蚀，使得刻蚀具有各向同性的特点，从而保证在硅衬底3表面上的剩余氮化硅薄膜41被完全刻蚀，形成栅极侧墙42的厚度d3与栅极侧墙43的厚度d4差值为15A，即刻蚀工艺本身结果会使图形密集区侧墙宽度比图形空旷区侧墙宽度少刻蚀掉45A左右，基本达到了侧墙宽度在不同图形密度区趋于一致的工艺要求；同时，通过调节氮化硅和氧化硅刻蚀选择比，能有效减少刻蚀工艺对底层氧化硅层32的刻蚀损失，仅部分刻蚀掉氧化硅层32，而剩余的氧化硅层321能有效的避免过刻蚀工艺损伤到硅衬底3。
另外，如果氮化硅薄膜的沉积厚度在不同图形密度的区域相同，可将主刻蚀条件改为：60sccm CF4/90sccm CH2F2/60sccm O2，反应腔室压力：20mT，RF功率：源功率450W、偏压射频功率：350V，温度：下电极中心/边缘：55/50℃；此时主刻蚀工艺本身的负载效应为零，即刻蚀后不同图形密度区域的侧墙厚度保持相同。如果氮化硅薄膜的沉积厚度在图形密集区域大于图形空旷区域时，可将主刻蚀条件改为：100sccm CF4/50sccm CH2F2/60sccm O2，压力：15mT，RF功率：源功率450W、偏压射频功率：200V，温度：下电极中心/边缘：55/50℃；此时，刻蚀本身的负载效应约为40A，即不考虑氮化硅沉积因素，刻蚀后图形空旷区侧墙厚度比图形密集区大40A。
综上所述，由于采用了上述技术方案，本发明实施例提出一种消除侧墙宽度负载效应的工艺，通过调节主刻蚀工艺中的气体组成及比例、反应腔室压力和射频功率等条件，使得刻蚀工艺特性发生反转，从而能有效的补偿氮化硅薄膜在化学气相沉积时产生的负载效应，最终消除了侧墙制备时的负载效应，进而在图形空旷区域和图形密集区域形成的侧墙宽度接近，从而扩大了器件的工艺窗口，保证了器件稳定的电学性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种消除侧墙宽度负载效应的工艺，应用于设置有栅极结构的半导体衬底上，所述半导体衬底上具有图形密集区域和图形空旷区域，其特征在于，包括以下步骤：
步骤S1：沉积阻挡层覆盖所述栅极结构的上表面及其侧壁，并同时覆盖暴露的所述半导体衬底的上表面；
步骤S2：沉积氮化硅薄膜覆盖所述阻挡层的上表面，于栅极结构的侧壁上形成氮化硅侧墙，其中，位于图形密集区域中的氮化硅侧墙的厚度小于位于图形空旷区域中的氮化硅侧墙的厚度；
步骤S3：在20-40mT的反应腔室压力的环境条件下，采用350-500V的偏压射频功率，利用CF4/CH2F2/O2的混合气体，对所述氮化硅薄膜进行主刻蚀工艺，以部分去除所述氮化硅薄膜；其中，气体比例CF4：CH2F2的范围为1:2-1:3；
步骤S4：继续采用CH3F/O2/He的混合气体，进行过刻蚀工艺，去除剩余位于所述半导体衬底和栅极结构的上表面的氮化硅薄膜，同时部分去除所述阻挡层，形成栅极侧墙；
其中，所述栅极结构包括栅极氧化物层、栅极、氮化硅补偿侧墙和氧化硅补偿侧墙；所述CH3F/O2用于调节氮化硅补偿侧墙和氧化硅补偿侧墙的刻蚀选择比为20:1。
2.根据权利要求1所述的消除侧墙宽度负载效应的工艺，其特征在于，所述栅极氧化物层位于所述半导体衬底的上表面，所述栅极位于所述栅极氧化物的上表面，所述氧化硅补偿侧墙覆盖所述栅极的侧壁及部分所述栅极氧化物的上表面，所述氮化硅补偿侧墙覆盖所述氧化硅补偿侧墙的侧壁及所述栅极氧化物剩余的上表面。
3.根据权利要求2所述的消除侧墙宽度负载效应的工艺，其特征在于，所述阻挡层覆盖所述栅极氧化物和所述氮化硅补偿侧墙的侧壁及所述栅极的上表面。
4.根据权利要求1所述的消除侧墙宽度负载效应的工艺，其特征在于，所述阻挡层的材质为氧化硅。
5.根据权利要求1所述的消除侧墙宽度负载效应的工艺，其特征在于，步骤S2中采用等离子体增强化学汽相沉积工艺沉积所述氮化硅薄膜。
6.根据权利要求1所述的消除侧墙宽度负载效应的工艺，其特征在于，步骤S3中采用侦测等离子体中CN信号下降的方法来控制主刻蚀工艺的刻蚀终点。
7.根据权利要求1所述的消除侧墙宽度负载效应的工艺，其特征在于，在55nm工艺条件下，所述图形密集区域中栅极间距100-160nm，所述图形空旷区域中栅极间距大于1微米。
8.根据权利要求7所述的消除侧墙宽度负载效应的工艺，其特征在于，所述阻挡层的厚度为50埃，所述氮化硅薄膜的厚度为600埃，且位于所述图形空旷区域中的氮化硅侧墙的厚度比位于所述图形密集区域中的氮化硅侧墙的厚度大60埃。
9.根据权利要求8所述的消除侧墙宽度负载效应的工艺，其特征在于，所述主刻蚀工艺条件为：混合气体：40sccm CF4/110sccmCH2F2/60sccm O2，反应腔室压力：25mT，RF功率：源功率450W、偏压射频功率450V，温度：下电极中心/边缘：55/50℃。
10.根据权利要求9所述的消除侧墙宽度负载效应的工艺，其特征在于，所述过刻蚀工艺条件为：混合气体：200sccm CH3F/125sccmO2/100sccm He，压力：40mT，RF功率：源功率400W，偏压射频功率400V，温度：下电极中心/边缘：46/44℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210259241.9A CN102768953B (zh) | 2012-07-25 | 2012-07-25 | 一种消除侧墙宽度负载效应的工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210259241.9A CN102768953B (zh) | 2012-07-25 | 2012-07-25 | 一种消除侧墙宽度负载效应的工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102768953A CN102768953A (zh) | 2012-11-07 |
| CN102768953B true CN102768953B (zh) | 2014-12-24 |
Family
ID=47096307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210259241.9A Active CN102768953B (zh) | 2012-07-25 | 2012-07-25 | 一种消除侧墙宽度负载效应的工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102768953B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367261B (zh) * | 2013-07-24 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN107134456B (zh) * | 2017-05-10 | 2019-11-26 | 上海格易电子有限公司 | 一种半导体存储器件及其制备方法 |
| CN107749413B (zh) * | 2017-10-18 | 2019-02-19 | 武汉新芯集成电路制造有限公司 | 一种提高存储单元区与控制电路区侧墙厚度差的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202229A (zh) * | 2006-12-13 | 2008-06-18 | 上海华虹Nec电子有限公司 | 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法 |
| CN101369555A (zh) * | 2007-08-17 | 2009-02-18 | 中芯国际集成电路制造(上海)有限公司 | 形成cmos图像传感器、栅极侧墙及改善刻蚀不均匀的方法 |
| CN101599429A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 形成侧墙方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040691A (ja) * | 1998-07-21 | 2000-02-08 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
-
2012
- 2012-07-25 CN CN201210259241.9A patent/CN102768953B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202229A (zh) * | 2006-12-13 | 2008-06-18 | 上海华虹Nec电子有限公司 | 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法 |
| CN101369555A (zh) * | 2007-08-17 | 2009-02-18 | 中芯国际集成电路制造(上海)有限公司 | 形成cmos图像传感器、栅极侧墙及改善刻蚀不均匀的方法 |
| CN101599429A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 形成侧墙方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102768953A (zh) | 2012-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102768953B (zh) | 一种消除侧墙宽度负载效应的工艺 | |
| CN102347227B (zh) | 一种金属栅极的形成方法 | |
| CN106653675A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN103035561B (zh) | 深沟槽顶部倾斜角形成的工艺方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| CN110021560A (zh) | 半导体器件及其形成方法 | |
| CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
| CN108364867B (zh) | 深硅刻蚀方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN109326553A (zh) | 沟槽隔离结构的形成方法、化学气相沉积工艺 | |
| CN103137483B (zh) | 一种消除沟槽顶端尖角的方法 | |
| CN100576451C (zh) | 栅极侧壁层的形成方法 | |
| CN109950312A (zh) | 半导体器件及其形成方法 | |
| CN103325682A (zh) | 双层多晶栅沟槽型mos晶体管的制备方法 | |
| CN110648915B (zh) | 半导体器件及其形成方法 | |
| CN109411415A (zh) | 一种半导体结构的形成方法 | |
| CN110534569A (zh) | 半导体器件及其形成方法 | |
| CN102456609B (zh) | 一种利用侧向边墙技术提高sti凹陷区特性的方法 | |
| CN103021925A (zh) | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 | |
| CN101154574A (zh) | 栅极侧壁层的形成方法 | |
| CN110137132A (zh) | 沟槽隔离结构的形成方法、化学气相沉积工艺 | |
| US7670895B2 (en) | Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer | |
| CN101996921A (zh) | Sti的形成方法 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN107749413B (zh) | 一种提高存储单元区与控制电路区侧墙厚度差的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |