CN107437497B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN107437497B
CN107437497B CN201610364782.6A CN201610364782A CN107437497B CN 107437497 B CN107437497 B CN 107437497B CN 201610364782 A CN201610364782 A CN 201610364782A CN 107437497 B CN107437497 B CN 107437497B
Authority
CN
China
Prior art keywords
layer
side wall
etched
material layer
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610364782.6A
Other languages
English (en)
Other versions
CN107437497A (zh
Inventor
张城龙
张海洋
王彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610364782.6A priority Critical patent/CN107437497B/zh
Publication of CN107437497A publication Critical patent/CN107437497A/zh
Application granted granted Critical
Publication of CN107437497B publication Critical patent/CN107437497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲层；在所述牺牲层的侧壁形成侧墙；形成牺牲层后，在暴露出的待刻蚀材料层上形成补偿层；形成补偿层和侧墙后，去除牺牲层；去除牺牲层后，以侧墙为掩膜刻蚀补偿层和待刻蚀材料层。由于在形成牺牲层后且在去除牺牲层之前，在暴露出的待刻蚀材料层上形成了补偿层，使得去除牺牲层后，侧墙两侧对应的材料表面的高度差异较小，使得目标层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
自对准型双重构图(SADP)技术是一种重要的双重构图技术，进行自对准型双重构图的步骤包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲材料层；通过光刻工艺对牺牲材料层进行构图，形成牺牲层；然后在牺牲层和待刻蚀材料层上沉积间隙侧壁材料层；刻蚀间隙侧壁材料层，在牺牲材料层的侧壁形成间隙侧壁；去除牺牲材料层，保留间隙侧壁；以间隙侧壁作为掩膜，对待刻蚀材料层进行刻蚀。
然而，现有技术中的构图工艺形成的半导体器件中图案的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，提高半导体器件中图案的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲层；在所述牺牲层的侧壁形成侧墙；形成牺牲层后，在暴露出的待刻蚀材料层上形成补偿层；形成补偿层和侧墙后，去除牺牲层；去除牺牲层后，以侧墙为掩膜刻蚀补偿层和待刻蚀材料层。
可选的，所述补偿层的材料为硅、锗或锗化硅。
可选的，在形成牺牲层后且在形成侧墙之前，在暴露出的待刻蚀材料层上形成补偿层；形成侧墙后，侧墙位于补偿层上。
可选的，形成所述侧墙的步骤包括：在所述待刻蚀材料层和补偿层上、以及牺牲层的侧壁和顶部表面上形成第一侧墙材料层；采用第二各向异性刻蚀工艺刻蚀所述第一侧墙材料层直至暴露出补偿层的表面，形成侧墙。
可选的，在形成牺牲层的过程中，对待刻蚀材料层的损耗尺寸为第一尺寸；在形成侧墙的过程中，对补偿层和待刻蚀材料层的损耗尺寸为第二尺寸。
可选的，牺牲层和侧墙侧部的补偿层表面相对于牺牲层覆盖的待刻蚀材料层的表面具有第一高度差，所述第一高度差小于第一尺寸与第二尺寸之和。
可选的，所述补偿层的厚度等于第一尺寸与第二尺寸之和。
可选的，形成牺牲层和侧墙之后，在暴露出的待刻蚀材料层上形成补偿层。
可选的，形成所述侧墙的步骤包括：在所述待刻蚀材料层上、以及牺牲层的侧壁和顶部表面上形成第二侧墙材料层；采用第四各向异性刻蚀工艺刻蚀所述第二侧墙材料层直至暴露出待刻蚀材料层的表面，形成侧墙。
可选的，在形成牺牲层的过程中，对待刻蚀材料层的损耗尺寸为第一尺寸；在形成侧墙的过程中，对待刻蚀材料层的损耗尺寸为第三尺寸。
可选的，补偿层的表面相对于牺牲层覆盖的待刻蚀材料层表面具有第二高度差，所述第二高度差小于第一尺寸与第三尺寸之和。
可选的，所述补偿层的厚度等于第一尺寸与第三尺寸之和。
可选的，形成所述牺牲层的步骤包括：在所述待刻蚀材料层上形成牺牲材料层；在牺牲材料层上形成第一掩膜层；以所述第一掩膜层为掩膜，采用第一各向异性干法刻蚀工艺刻蚀牺牲材料层直至暴露出待刻蚀材料层表面，形成牺牲层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体器件的形成方法，在形成牺牲层之后且在去除牺牲层之前，在暴露出的待刻蚀材料层上形成了补偿层。一方面，所述补偿层能够补偿在形成牺牲层过程中对待刻蚀材料层的损耗，另一方面，所述补偿层补偿在形成侧墙过程中对待刻蚀材料层的损耗，或者减小在形成侧墙过程中对待刻蚀材料层的损耗程度。使得去除牺牲层后，侧墙两侧对应材料表面的高度差异较小。由于去除牺牲层后侧墙两侧对应材料表面的高度差异较小，使得以所述侧墙为掩膜刻蚀补偿层和待刻蚀材料层后形成的目标层中凹陷的高度差异较小。从而提高了半导体器件中图案的性能。
附图说明
图1至图4是一实施例中半导体器件形成过程的结构示意图；
图5至图11是本发明一实施例中半导体器件形成过程的结构示意图；
图12至图15是本发明另一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中的构图工艺形成的半导体器件中图案的性能较差。
图1至图4是一实施例中半导体器件形成过程的结构示意图。
参考图1，提供待刻蚀材料层100；在待刻蚀材料层100上形成具有图案的牺牲层110。
参考图2，在牺牲层110的侧壁形成侧墙121。
参考图3，去除牺牲层110(参考图2)，保留侧墙121。
参考图4，以侧墙121为掩膜刻蚀待刻蚀材料层100(参考图3)，形成目标层101。
形成牺牲层110的步骤为：在待刻蚀材料层100上形成牺牲材料层(未图示)；在牺牲材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述牺牲材料层直至暴露出待刻蚀材料层100，从而形成牺牲层110。
形成侧墙121的步骤为：形成侧墙材料层(未图示)，所述侧墙材料层覆盖待刻蚀材料层和牺牲层；采用各向异性干法刻蚀工艺刻蚀侧墙材料层，在牺牲层110的侧壁形成侧墙121。
然而，上述实施例中形成的半导体器件中图案的性能较差，表现在：目标层101中凹陷的深度的一致性较差，经研究发现，原因在于：
具体的，在形成牺牲层110的过程中，采用各向异性干法刻蚀工艺刻蚀所述牺牲材料层，会损耗部分待刻蚀材料层100，使得牺牲层110暴露出的待刻蚀材料层100表面低于牺牲层110覆盖的待刻蚀材料层100表面。如图4所示，牺牲层110暴露出的待刻蚀材料层100表面低于牺牲层110覆盖的待刻蚀材料层100表面的尺寸为l1。在刻蚀侧墙材料层以形成侧墙121的过程中，采用各向异性干法刻蚀工艺进行，会损耗部分待刻蚀材料层100，损耗的待刻蚀材料层100的尺寸为l2。由于待刻蚀材料层100在上述步骤中损耗的总尺寸为l1+l2，导致去除牺牲层110后，侧墙121两侧的待刻蚀材料层100的表面高度存在较大差异。以侧墙121为掩膜刻蚀待刻蚀材料层100后，导致目标层101中凹陷的深度具有差异，如目标层101中的凹陷包括第一凹陷和第二凹陷，第一凹陷的深度a小于第二凹陷的深度a’。导致目标层101中凹陷的深度的一致性较差，从而导致半导体器件中图案的性能较差。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲层；在所述牺牲层的侧壁形成侧墙；形成牺牲层后，在暴露出的待刻蚀材料层上形成补偿层；形成补偿层和侧墙后，去除牺牲层；去除牺牲层后，以侧墙为掩膜刻蚀补偿层和待刻蚀材料层。
由于在形成牺牲层之后且在去除牺牲层之前，在暴露出的待刻蚀材料层上形成了补偿层，一方面，所述补偿层能够补偿在形成牺牲层过程中对待刻蚀材料层的损耗，另一方面，所述补偿层补偿在形成侧墙过程中对待刻蚀材料层的损耗，或者减小在形成侧墙过程中对待刻蚀材料层的损耗程度。使得去除牺牲层后，侧墙两侧的待刻蚀材料层表面高度差异较小。由于侧墙两侧的待刻蚀材料层表面高度差异较小，使得以所述侧墙为掩膜刻蚀补偿层和待刻蚀材料层后形成的目标层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明一实施例中半导体器件形成过程的结构示意图。
参考图5，提供待刻蚀材料层200。
所述待刻蚀材料层200为后续需要刻蚀的材料层。所述待刻蚀材料层可以为单层或多层堆叠结构。
所述待刻蚀材料层200的材料可以为半导体材料，如硅、锗或锗化硅，这里不再一一举例。本实施例中，所述待刻蚀材料层200为硅。
所述待刻蚀材料层200中还可以形成有半导体结构，如PMOS晶体管、NMOS晶体管、电阻或电容。
参考图6，在待刻蚀材料层200上形成牺牲层210。
形成所述牺牲层210的步骤包括：在所述待刻蚀材料层200上形成牺牲材料层(未图示)、以及位于牺牲材料层上的第一掩膜层(未图示)；以所述第一掩膜层为掩膜，采用第一各向异性干法刻蚀工艺刻蚀牺牲材料层直至暴露出待刻蚀材料层200表面，形成牺牲层210。
所述牺牲层210的材料可以为不定型碳、氧化硅或氮化硅。所述牺牲层210的材料和后续形成侧墙的材料不同。在后续去除牺牲层210的过程中，牺牲层210相对于侧墙具有较高的刻蚀选择比，具体的，在后续去除牺牲层210的过程中，牺牲层210相对于侧墙的刻蚀选择比大于等于20，如20、30、50。
由于在形成所述牺牲层210的过程中，采用第一各向异性干法刻蚀工艺，会会损耗部分待刻蚀材料层200，使得牺牲层210暴露出的待刻蚀材料层200表面低于牺牲层210覆盖的待刻蚀材料层200表面。如图6所示，牺牲层210暴露出的待刻蚀材料层200表面低于牺牲层210覆盖的待刻蚀材料层200表面的尺寸为第一尺寸L1。即在形成牺牲层210的过程中，对待刻蚀材料层200的损耗尺寸为第一尺寸L1。
参考图7，形成牺牲层210后，在暴露出的待刻蚀材料层200上形成补偿层220。
所述补偿层220的材料为硅、锗或者锗化硅。
形成所述补偿层220的方法为外延生长工艺。
所述外延生长工艺采用的气体流量需要选择合适的范围。若所述外延生长工艺采用的气体的流量过大，导致补偿层220的生长速率过快，不能精确控制外延层的厚度，若所述外延生长工艺采用的气体的流量过小，导致工艺效率降低。
所述外延生长工艺采用的温度需要选择合适的范围。若所述外延生长工艺采用的温度过大，导致补偿层220的生长速率过快，不能精确控制外延层的厚度，若所述外延生长工艺采用的温度过小，导致工艺效率降低。
当所述补偿层220的材料为硅时，所述外延生长工艺的参数为：采用的气体为SiH4和H2，SiH4的流量为800sccm～1000sccm，H2的流量为50sccm～1000sccm，腔室压强为5mtorr～50mtorr，温度为500摄氏度～800摄氏度。
当所述补偿层220的材料为锗时，所述外延生长工艺的参数为：采用的气体为GeH4和H2，GeH4的流量为800sccm～1000sccm，H2的流量为50sccm～1000sccm，腔室压强为5mtorr～50mtorr，温度为500摄氏度～800摄氏度。
当所述补偿层220的材料为锗化硅时，所述外延生长工艺的参数为：采用的气体为GeH4、SiH4和H2，GeH4的流量为800sccm～1000sccm，SiH4的流量为800sccm～1000sccm，H2的流量为50sccm～1000sccm，腔室压强为5mtorr～50mtorr，温度为500摄氏度～800摄氏度。
所述补偿层220的生长速率为0.1nm/min～200nm/min。
一方面，所述补偿层220适于补偿在形成牺牲层210对待刻蚀材料层200的损耗；另一方面，在后续形成侧墙的过程中，减小在形成侧墙过程中对待刻蚀材料层的损耗程度。
在形成牺牲层210的过程中，对待刻蚀材料层200的损耗尺寸为第一尺寸L1。后续在形成侧墙的过程中，对待刻蚀材料层200和补偿层220的损耗尺寸为第二尺寸。且后续形成侧墙后，牺牲层210和侧墙侧部的补偿层220表面相对于牺牲层210覆盖的待刻蚀材料层200的表面具有第一高度差。
所述补偿层220的厚度根据第一尺寸L1和第二尺寸来确定。所述补偿层220的厚度需要使得：后续形成侧墙后，所述第一高度差小于第一尺寸L1与第二尺寸之和。
本实施例中，所述补偿层220的厚度等于第一尺寸与第二尺寸之和。将形成牺牲层210过程中对待刻蚀材料层200的损耗以及后续侧墙过程中对待刻蚀材料层200和补偿层220的损耗全部进行补偿，以最大限度的降低第一高度差。
接着，在所述牺牲层210的侧壁形成侧墙，侧墙位于补偿层220上。
形成侧墙的步骤包括：参考图8，在所述待刻蚀材料层200和补偿层220上、牺牲层210的侧壁和顶部表面上形成第一侧墙材料层230；参考图9，采用第二各向异性刻蚀工艺刻蚀所述第一侧墙材料层230直至暴露出补偿层220表面，形成侧墙231。
形成第一侧墙材料层230的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
由于在刻蚀第一侧墙材料层230以形成侧墙231的过程中，采用第二各向异性刻蚀工艺进行，所以会损耗补偿层220或者损耗补偿层220和待刻蚀材料层200。
具体的，在形成侧墙231的过程中对补偿层220和待刻蚀材料层200的损耗尺寸为第二尺寸L2。
一方面，所述补偿层220能够补偿在形成牺牲层210过程中对待刻蚀材料层200的损耗；另一方面，所述补偿层220能够在形成侧墙231过程中减小对待刻蚀材料层200的损耗程度。由于上述原因，使得形成侧墙231后，侧墙231和牺牲层210侧部的补偿层220表面相对于牺牲层210覆盖的待刻蚀材料层200表面的第一高度差较小。
参考图10，形成侧墙231之后，去除牺牲层210(参考图9)。
去除牺牲层210的工艺为湿法刻蚀工艺、干法刻蚀工艺或者湿法刻蚀工艺和干法刻蚀工艺的结合。
去除牺牲层210的过程中，牺牲层210相对于侧墙的刻蚀选择比大于等于20，如20、30、50。
由于第一高度差较小，使得去除牺牲层210后，侧墙231一侧的补偿层220表面和侧墙231另一侧的待刻蚀材料层200表面的高度差减小。
参考图11，去除牺牲层210后，以侧墙231为掩膜刻蚀补偿层220和待刻蚀材料层200，形成目标层201。
以侧墙231为掩膜刻蚀待刻蚀材料层200的工艺为第三各向异性干法刻蚀工艺。
由于去除牺牲层210后，侧墙231一侧的补偿层220表面和侧墙231另一侧的待刻蚀材料层200表面的高度差减小，使得以所述侧墙231为掩膜刻蚀补偿层220和待刻蚀材料层200后形成的目标层201中凹陷的高度差异较小。从而提高了半导体器件中图案的性能。
图12至图15是本发明另一实施例中半导体器件形成过程的结构示意图。
参考图12，图12为在图6基础上形成的示意图，在所述牺牲层210的侧壁形成侧墙331。
形成所述侧墙331的步骤包括：在所述待刻蚀材料层200上、以及牺牲层210的侧壁和顶部表面上形成第二侧墙材料层(未图示)；采用第四各向异性刻蚀工艺刻蚀所述第二侧墙材料层直至暴露出待刻蚀材料层200的表面，形成侧墙331。
形成第二侧墙材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
由于在刻蚀第二侧墙材料层以形成侧墙331的过程中，采用第四各向异性刻蚀工艺进行，所以会损耗待刻蚀材料层200。
具体的，在形成侧墙331的过程中对待刻蚀材料层200的损耗尺寸为第三尺寸L3。
参考图13，形成侧墙331后，在暴露出的待刻蚀材料层200上形成补偿层340。
所述补偿层340的材料和形成方法参考补偿层220(参考图8)的材料和形成方法，不再详述。
所述补偿层340的厚度根据第一尺寸L1和第三尺寸L3来确定。所述补偿层340的厚度需要使得：补偿层340表面和牺牲层210覆盖的待刻蚀材料层200表面具有第二高度差，所述第二高度差小于第一尺寸与第三尺寸之和。
本实施例中，一方面，所述补偿层340适于补偿在形成牺牲层210对待刻蚀材料层200的损耗；另一方面，所述补偿层340适于补偿在形成侧墙331的过程中对待刻蚀材料层200的损耗。由于上述原因，使得形成补偿层340后，补偿层340的表面相对于牺牲层210覆盖的待刻蚀材料层200表面的第二高度差较小。
本实施例中，所述补偿层340的厚度等于第一尺寸与第三尺寸之和。将形成牺牲层210过程中和形成侧墙331过程中对待刻蚀材料层200的损耗全部进行补偿，以最大限度的降低第二高度差。
参考图14，形成补偿层340后，去除牺牲层210(参考图13)。
去除牺牲层210的方法参考前一实施例，不再详述。
由于第二高度差较小，使得去除牺牲层210后，侧墙331一侧的补偿层340表面和侧墙331另一侧的待刻蚀材料层200表面的高度差减小。
参考图15，去除牺牲层210(参考图13)后，以侧墙331为掩膜刻蚀补偿层340和待刻蚀材料层200，形成目标层202。
以侧墙331为掩膜刻蚀补偿层340和待刻蚀材料层200的方法参考以侧墙231为掩膜刻蚀补偿层220和待刻蚀材料层200的方法，不再详述。
由于去除牺牲层210后，侧墙331一侧的补偿层340表面和侧墙331另一侧的待刻蚀材料层200表面的高度差减小。使得以所述侧墙331为掩膜刻蚀补偿层220和待刻蚀材料层200后形成的目标层201中凹陷的高度差异较小。从而提高了半导体器件中图案的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀材料层；
在待刻蚀材料层上形成牺牲层；
在暴露出的待刻蚀材料层上形成补偿层；
在所述牺牲层的侧壁形成侧墙,所述侧墙位于补偿层上；
形成补偿层和侧墙后，去除牺牲层；
去除牺牲层后，以侧墙为掩膜刻蚀补偿层和待刻蚀材料层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述补偿层的材料为硅、锗或锗化硅。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述侧墙的步骤包括：
在所述待刻蚀材料层和补偿层上、以及牺牲层的侧壁和顶部表面上形成第一侧墙材料层；
采用第二各向异性刻蚀工艺刻蚀所述第一侧墙材料层直至暴露出补偿层的表面，形成侧墙。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成牺牲层的过程中，对待刻蚀材料层的损耗尺寸为第一尺寸；在形成侧墙的过程中，对补偿层和待刻蚀材料层的损耗尺寸为第二尺寸。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，牺牲层和侧墙侧部的补偿层表面相对于牺牲层覆盖的待刻蚀材料层的表面具有第一高度差，所述第一高度差小于第一尺寸与第二尺寸之和。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述补偿层的厚度等于第一尺寸与第二尺寸之和。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述牺牲层的步骤包括：
在所述待刻蚀材料层上形成牺牲材料层；
在牺牲材料层上形成第一掩膜层；
以所述第一掩膜层为掩膜，采用第一各向异性干法刻蚀工艺刻蚀牺牲材料层直至暴露出待刻蚀材料层表面，形成牺牲层。
8.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀材料层；
在待刻蚀材料层上形成牺牲层；
在所述牺牲层的侧壁形成侧墙；
形成牺牲层和侧墙之后，在暴露出的待刻蚀材料层上形成补偿层；
形成补偿层和侧墙后，去除牺牲层；
去除牺牲层后，以侧墙为掩膜刻蚀补偿层和待刻蚀材料层；
在形成牺牲层的过程中，对待刻蚀材料层的损耗尺寸为第一尺寸；在形成侧墙的过程中，对待刻蚀材料层的损耗尺寸为第三尺寸。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述侧墙的步骤包括：
在所述待刻蚀材料层上、以及牺牲层的侧壁和顶部表面上形成第二侧墙材料层；
采用第四各向异性刻蚀工艺刻蚀所述第二侧墙材料层直至暴露出待刻蚀材料层的表面，形成侧墙。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，补偿层的表面相对于牺牲层覆盖的待刻蚀材料层表面具有第二高度差，所述第二高度差小于第一尺寸与第三尺寸之和。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述补偿层的厚度等于第一尺寸与第三尺寸之和。
CN201610364782.6A 2016-05-27 2016-05-27 半导体器件的形成方法 Active CN107437497B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610364782.6A CN107437497B (zh) 2016-05-27 2016-05-27 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610364782.6A CN107437497B (zh) 2016-05-27 2016-05-27 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN107437497A CN107437497A (zh) 2017-12-05
CN107437497B true CN107437497B (zh) 2019-11-01

Family

ID=60453711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610364782.6A Active CN107437497B (zh) 2016-05-27 2016-05-27 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN107437497B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010447B (zh) * 2018-01-05 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109273358A (zh) * 2018-08-31 2019-01-25 上海华力集成电路制造有限公司 晶圆的侧墙刻蚀方法
CN111696862B (zh) * 2019-03-12 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112786536B (zh) 2021-01-29 2022-07-08 长鑫存储技术有限公司 存储器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998363A2 (en) * 2007-06-01 2008-12-03 Applied Materials, INC. Frequency Doubling Using Spacer Mask
CN103367152A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应管的形成方法
CN103779191A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822592B1 (ko) * 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998363A2 (en) * 2007-06-01 2008-12-03 Applied Materials, INC. Frequency Doubling Using Spacer Mask
CN103367152A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应管的形成方法
CN103779191A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN107437497A (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
KR101991198B1 (ko) 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법
CN107437497B (zh) 半导体器件的形成方法
CN109119330B (zh) 一种半导体器件的形成方法
JP4554461B2 (ja) 半導体装置の製造方法
CN104253027B (zh) 双重图形及其形成方法
CN106653751B (zh) 半导体器件及其制造方法
CN104658892B (zh) 用于集成电路图案化的方法
TW201543537A (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
JP7366072B2 (ja) 薄膜の応力を軽減するためのインシトゥ高電力注入
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
CN108352303A (zh) 氧化硅的自对准遮蔽
CN105765704A (zh) 用于选择性蚀刻氧化物和氮化物材料的技术及使用该技术形成的产品
JP2015012178A5 (zh)
TWI668730B (zh) 用於源極/汲極工程的整合系統及方法
JP2012516555A5 (zh)
JP2018037656A5 (zh)
CN109411337A (zh) 半导体器件及其形成方法
CN104022022A (zh) 多重图形的形成方法
TW201037765A (en) Dry etching method
CN106952947B (zh) 鳍式场效应晶体管及其形成方法
KR20180111696A (ko) 비정질 실리콘 코어에게 하드 마스크층을 제공하는 것에 의한 반도체 장치의 형성
CN107579001B (zh) 半导体器件的形成方法
CN109427559A (zh) 半导体器件及其形成方法
CN108573865A (zh) 半导体器件及其形成方法
KR20160110421A (ko) 헤테로원자-도핑된 탄소 막들의 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant