CN109524302B - 半导体组件及其制造方法 - Google Patents

半导体组件及其制造方法 Download PDF

Info

Publication number
CN109524302B
CN109524302B CN201710853522.XA CN201710853522A CN109524302B CN 109524302 B CN109524302 B CN 109524302B CN 201710853522 A CN201710853522 A CN 201710853522A CN 109524302 B CN109524302 B CN 109524302B
Authority
CN
China
Prior art keywords
material layer
pattern
core structure
forming
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710853522.XA
Other languages
English (en)
Other versions
CN109524302A (zh
Inventor
李书铭
欧阳自明
曾科博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710853522.XA priority Critical patent/CN109524302B/zh
Priority to US16/111,243 priority patent/US10665471B2/en
Publication of CN109524302A publication Critical patent/CN109524302A/zh
Priority to US16/820,744 priority patent/US10847380B2/en
Application granted granted Critical
Publication of CN109524302B publication Critical patent/CN109524302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体组件及其制造方法。半导体组件的制造方法包括下列步骤。在衬底上依序形成芯部结构与第一材料层。第一材料层的顶面低于芯部结构的顶面。在芯部结构的暴露出的表面形成第二图案。形成第二图案的方法包括于芯部结构的暴露出的表面以及第一材料层的表面形成第二材料层，且对第二材料层进行非等向性蚀刻以形成第二图案。以第二图案作为遮罩而图案化第一材料层，以形成第一图案。形成第二材料层的步骤以及对第二材料层进行非等向性蚀刻的步骤在同一蚀刻腔体中进行。

Description

半导体组件及其制造方法
技术领域
本发明涉及一种半导体组件及其制造方法。
背景技术
随着半导体组件朝着高积集度的方向发展，半导体组件的关键尺寸(criticaldimension；CD)逐渐缩短。为了克服微影制程中光源解析度的限制，已发展了一种自对准双重图案化(self-aligned double patterning；SADP)的方法，以使半导体组件可具有更小的关键尺寸。
自对准双重图案化的方法包括分别在不同腔体中于芯部结构的表面形成遮罩材料层以及对遮罩材料层进行非等向性蚀刻，以于芯部结构的侧壁形成遮罩图案。一般而言，遮罩图案未能覆盖芯部结构的顶面，且需要使用两个不同的腔体方可形成上述的遮罩图案。
发明内容
本发明提供一种半导体组件的制造方法，可在单一蚀刻腔体中于芯部结构的侧壁及顶部上形成遮罩图案。
本发明提供一种半导体组件，其遮罩图案可覆盖芯部结构的侧壁与顶面。
本发明的半导体组件的制造方法包括下列步骤。于衬底上形成芯部结构。于衬底上形成第一材料层。第一材料层的顶面低于芯部结构的顶面。在芯部结构的暴露出的表面形成第二图案。形成第二图案的方法包括于芯部结构的暴露出的表面以及第一材料层的表面形成第二材料层，且对第二材料层进行非等向性蚀刻以形成第二图案。以第二图案作为遮罩而图案化第一材料层，以形成第一图案。形成第二材料层的步骤以及对第二材料层进行非等向性蚀刻的步骤在同一蚀刻腔体中进行。
在本发明的一实施例中，上述形成第二材料层的步骤所使用的功率范围可为300W至1500W，且操作压力范围可为4mTorr至50mTorr。
在本发明的一实施例中，上述形成第二材料层的方法可包括将沉积气体通入上述的蚀刻腔体中，且对第二材料层进行非等向性蚀刻的方法可包括将蚀刻气体通入上述的蚀刻腔体中。
在本发明的一实施例中，上述形成第二材料层以及对第二材料层进行非等向性蚀刻的方法可包括将沉积气体与蚀刻气体交替地通入蚀刻腔体中。
在本发明的一实施例中，上述形成第二材料层以及对第二材料层进行非等向性蚀刻的方法可包括将沉积气体与蚀刻气体一起通入蚀刻腔体中。
在本发明的一实施例中，上述形成第一材料层的方法可包括于衬底上形成材料层，接着以回蚀的方法移除部分材料层以形成第一材料层。移除部分材料层的步骤可在上述的蚀刻腔体中进行。
在本发明的一实施例中，上述以第二图案作为遮罩而图案化第一材料层的方法可包括非等向性蚀刻，且可在上述的蚀刻腔体中进行。
在本发明的一实施例中，上述第二材料层在芯部结构的顶面上的第一厚度可大于第二材料层在第一材料层的表面上的第二厚度。
在本发明的一实施例中，上述第一厚度对于第二厚度的比值范围可为3至20。
在本发明的一实施例中，上述的第二图案覆盖芯部结构的被第一图案暴露出的侧壁及顶面，且第二图案具有尖形的顶部。
一种半导体组件包括芯部结构、第一图案以及第二图案。芯部结构设置于衬底上。第一图案设置于芯部结构的侧壁上。第一图案的顶面低于芯部结构的顶面。第二图案覆盖芯部结构的被第一图案暴露出的侧壁及顶面。第二图案具有尖形的顶部，且第一图案的材料相异于第二图案的材料。
在本发明的一实施例中，上述第二图案的顶部的侧壁可为斜面或弧面。
在本发明的一实施例中，上述第二图案的侧壁可与第一图案的侧壁共平面。
基于上述，通过在蚀刻腔体中形成第二材料层，可使第二材料层在芯部结构的顶面上的厚度大于其在第一材料层上的厚度。如此一来，第二材料层经图案化所形成的第二图案仍可覆盖芯部结构的顶面。因此，在对第二材料层进行蚀刻的过程中，可避免芯部结构受到等离子体造成的损坏。特别来说，第二图案经形成以具有尖形的顶部。此外，形成第二材料层的步骤以及对第二材料层进行非等向性蚀刻的步骤可在相同的蚀刻腔体中进行。因此，可省去晶圆在不同腔体之间转移的时间，也即可缩短半导体组件的制程。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例的半导体组件的制造方法的流程图。
图2至图8是依照本发明一实施例的半导体组件的制造流程的剖面示意图。
图6A是依照本发明另一实施例示出的第二图案的剖面示意图。
图6B是依照本发明又一实施例示出的第二图案与第一材料层的剖面示意图。
具体实施方式
图1是依照本发明一实施例的半导体组件的制造方法的流程图。图2至图8是依照本发明一实施例的半导体组件的制造流程的剖面示意图。本实施例的半导体组件10(如图8所示)的制造方法包括下列步骤。
请参照图1与图2，进行步骤S100，于衬底100上形成芯部结构102。在一些实施例中，衬底100可包括半导体衬底、绝缘体上覆硅(silicon oninsulator；SOI)衬底。举例而言，半导体衬底的材料可包括经掺杂或未经掺杂的半导体材料，例如是硅、锗、砷化镓、碳化硅、砷化铟或磷化铟等等。此外，衬底100中可经形成以具有主动组件和/或被动组件。主动组件可包括晶体管、二极管等，而被动组件可包括电阻、电容、电感等。在一些实施例中，芯部结构102可为绝缘结构。绝缘结构包括至少一绝缘层。至少一绝缘层的材料可包括氧化硅、氮化硅或其组合。在其他实施例中，芯部结构102可为栅极结构。举例而言，栅极结构可包括闸介电层、功函数层、栅极层以及间隙壁。此外，栅极层可包括浮置栅极与控制栅极，且栅极结构更可包括位于浮置栅极与控制栅极之间的闸间介电层。
请参照图1、图3以及图4，进行步骤S102，在衬底100上形成第一材料层104。第一材料层104经形成以使其顶面低于芯部结构102的顶面。第一材料层104的材料可包括多晶硅、金属或金属化合物。金属可包括铝、铜、钨、钛、钽或其组合。金属化合物可包括金属氮化物，例如是氮化钛、氮化钽或氮化钨。请参照图3，形成第一材料层104的方法包括先在衬底100上形成材料层103。请参照图4，接着以回蚀(etch back)的方法移除部分的材料层103，以形成第一材料层104。
请参照图1、图5以及图6，进行步骤S104，在芯部结构102的暴露出的表面形成第二图案106。步骤S104包括如下所述的子步骤S104a以及子步骤S104b。
请参照图1与图5，进行子步骤S104a，在芯部结构102的暴露出的表面以及第一材料层104的表面形成第二材料层105。第二材料层105的材料可相异于第一材料层104的材料。在一些实施例中，第二材料层105的材料可包括绝缘材料。绝缘材料可包括无机绝缘材料或有机绝缘材料。举例而言，无机绝缘材料可包括氧化硅、氮化硅或其组合。有机绝缘材料可包括有机碳氢化合物、碳氢氧化合物、氮、硫、卤素或其组合。形成第二材料层105的方法包括化学气相沉积法。需注意的是，形成本实施例的第二材料层105的方法是将沉积气体通入一蚀刻腔体中，以进行化学气相沉积制程。举例而言，沉积气体可包括有机碳氢化合物、碳氢氧化合物、氯化物、氟化物、硅化物、氯化硅化合物、氟化硅化合物、氮化硅化合物、氧气、臭氧、氩气、氦气、氮气、一氧化碳、甲烷或其组合。相较于沉积腔体，蚀刻腔体具有较高的功率以及较低的操作压力。举例而言，形成第二材料层105的步骤(子步骤104a)所使用的功率范围可为300W至1500W，且操作压力范围可为4mTorr至50mTorr。如此一来，经形成的第二材料层105在芯部结构102的顶面上的第一厚度T1可大于在第一材料层104的表面上的第二厚度T2。在一些实施例中，第一厚度T1对于所述第二厚度T2的比值范围可为3至20。此外，在一些实施例中，经形成的第二材料层105在芯部结构102上的顶部TP1(如图5中虚线区域所示)的上表面的面积可大于下表面的面积。换言之，第二材料层105的顶部TP1的剖面可近似于梯形，且此梯形的上底的长度大于下底的长度。
请参照图1与图6，进行子步骤S104b，对第二材料层105进行非等向性蚀刻，以形成第二图案106。进行子步骤S104b的方法包括将蚀刻气体通入蚀刻腔体中，以进行非等向性蚀刻制程。特别来说，子步骤S104a与子步骤S104b在相同的蚀刻腔体中进行。因此，可省去晶圆在不同腔体之间转移的时间，也即可缩短制程时间。在子步骤S104b中，蚀刻气体可包括四氟化碳、三氟甲烷、二氟甲烷、氧气、氩气、氮气、氯气、溴化氢、一氧化碳、六氟化硫、三氟化氮、八氟化四碳、八氟化五碳、六氟化四碳或其组合。在一些实施例中，对第二材料层105进行非等向性蚀刻(子步骤S104b)的功率可大于形成第二材料层(子步骤S104a)的功率。此外，对第二材料层105进行非等向性蚀刻(子步骤S104b)的操作压力可小于形成第二材料层(子步骤S104a)的操作压力。举例而言，对第二材料层105进行非等向性蚀刻的功率范围可为300W至2000W，且操作压力范围可为5mTorr至100mTorr。如此一来，在子步骤S104b中，第二材料层105覆盖第一材料层104的表面的一部分被移除，而其余部分经部分移除而形成第二图案106。由于第二材料层105在芯部结构102的顶面上的第一厚度T1可大于其在第一材料层104的表面上的第二厚度T2，故第二材料层105经图案化所形成的第二图案106仍可覆盖芯部结构102的顶面。特别来说，第二图案106覆盖芯部结构102被第一材料层104暴露出的侧壁及顶面。换言之，在对第二材料层105进行蚀刻的过程中，可避免芯部结构102受到等离子体造成的损坏。此外，第二图案106经形成以具有尖形的顶部TP2。在一些实施例中，第二图案106的顶部TP2的侧壁为斜面。
图6A是依照本发明另一实施例示出的第二图案的剖面示意图。请参照图6A，在另一些实施例中，第二图案106a的顶部TP3的侧壁亦可经形成为弧面。另外，图6A与图6中相同的构件以相同的组件符号标示，此处不再赘述。
请再次参照图1、图5以及图6，在一些实施例中，形成第二材料层105以及对第二材料层105进行非等向性蚀刻以形成第二图案106的方法包括将沉积气体与蚀刻气体交替地通入同一蚀刻腔体中。换言之，可在相同的蚀刻腔体中交替地进行子步骤S104a与子步骤S104b。在此些实施例中，由子步骤S104a开始，且结束于子步骤S104b。另外，所属领域中技术人员可依制程需求调整子步骤S104a与子步骤S104b的重复次数，本发明并不以此为限。在其他实施例中，形成第二材料层105以及对第二材料层105进行非等向性蚀刻以形成第二图案106的方法包括将沉积气体与蚀刻气体一起通入同一蚀刻腔体中。换言之，在此些实施例中，可在相同的蚀刻腔体中一并进行子步骤S104a与子步骤S104b。
图6B是依照本发明又一实施例示出的第二图案与第一材料层的剖面示意图。请参照图6B，在又一些实施例中，形成第二图案106b的过程可伴随着移除部分的第一材料层104b，以使其具有实质上为V形的表面。如此一来，第二图案106b与第一材料层104b的介面可经形成为斜面。特别来说，第二图案106b与第一材料层104b的介面的延伸方向与衬底100的表面的延伸方向之间的夹角θ可在20°至35°的范围中。另外，图6B与图6中相同的构件以相同的组件符号标示，此处不再赘述。
请参照图1与图7，进行步骤S106，以第二图案106作为遮罩而图案化第一材料层104，以形成第一图案108。图案化第一材料层104的方法可包括非等向性蚀刻。此外，第一图案108的侧壁可经形成以与第二图案106的侧壁共平面。在一些实施例中，步骤S102所使用的蚀刻腔体、步骤S104所使用的蚀刻腔体以及步骤S106所使用的蚀刻腔体可为相同的蚀刻腔体。如此一来，仅需依照不同的蚀刻对象选用不同的蚀刻气体，即可分别对材料层103、第二材料层105以及第一材料层104进行蚀刻。在其他实施例中，步骤S102所使用的蚀刻腔体、步骤S104所使用的蚀刻腔体以及步骤S106所使用的蚀刻腔体中的至少一者可与其余不同。
请参照图1与图8，选择性地进行步骤S108，在衬底100上形成第三材料层110。第三材料层110经形成以覆盖衬底100、第二图案106以及第一图案108。第三材料层110的材料、第一图案108的材料以及第二图案106的材料可彼此相异。第三材料层110的材料可包括氧化硅、氮化硅或其组合。至此，已完成本实施例的半导体组件10的制作。
接下来，将以图8说明本实施例的半导体组件10的结构。
请参照图8，半导体组件10包括芯部结构102、第一图案108以及第二图案106。芯部结构102设置于衬底100上。第一图案108设置于芯部结构102的侧壁上。第一图案108的顶面低于芯部结构102的顶面。第二图案106覆盖芯部结构102的被第一图案108暴露出的侧壁及顶面。第二图案106具有尖形的顶部TP2。第一图案108的材料相异于第二图案106的材料。此外，第二图案106的侧壁可与第一图案108的侧壁共平面。半导体组件10更可包括第三材料层110。第三材料层110覆盖衬底100、第二图案106以及第一图案108。
在一些实施例中，第二图案108的顶部TP2的侧壁为斜面。在其他实施例中(请参照图6A)，第二图案108a的顶部TP3的侧壁亦可为弧面。此外，在一些实施例中(请参照图6B)，第二图案106b与第一材料层104b的介面可为斜面。此斜面的延伸方向与衬底100的表面之间的夹角θ可在20°至35°的范围中。
综上所述，通过在蚀刻腔体中形成第二材料层，可使第二材料层在芯部结构的顶面上的厚度大于其在第一材料层上的厚度。如此一来，第二材料层经图案化所形成的第二图案仍可覆盖芯部结构的顶面。因此，在对第二材料层进行蚀刻的过程中，可避免芯部结构受到等离子体造成的损坏。特别来说，第二图案经形成以具有尖形的顶部。此外，形成第二材料层的步骤以及对第二材料层进行非等向性蚀刻的步骤可在相同的蚀刻腔体中进行。因此，可省去晶圆在不同腔体之间转移的时间，也即可缩短半导体组件的制程。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种半导体组件的制造方法，其特征在于，包括：
在衬底上形成芯部结构；
在所述衬底上形成第一材料层，其中所述第一材料层的顶面低于所述芯部结构的顶面；
在所述芯部结构的暴露出的表面形成第二图案，其中形成所述第二图案的方法包括于所述芯部结构的暴露出的表面以及所述第一材料层的表面形成第二材料层，且对所述第二材料层进行非等向性蚀刻以形成所述第二图案，所述第二材料层在所述芯部结构的所述顶面上的第一厚度大于所述第二材料层在所述第一材料层的所述表面上的第二厚度；以及
以所述第二图案作为遮罩而图案化所述第一材料层，以形成第一图案；
其中形成所述第二材料层的步骤以及对所述第二材料层进行非等向性蚀刻的步骤在同一蚀刻腔体中进行。
2.根据权利要求1所述的半导体组件的制造方法，其特征在于，形成所述第二材料层的步骤所使用的功率范围为300W至1500W，且操作压力范围为4mTorr至50mTorr。
3.根据权利要求1所述的半导体组件的制造方法，其特征在于，形成所述第二材料层的方法包括将沉积气体通入所述蚀刻腔体中，且对所述第二材料层进行非等向性蚀刻的方法包括将蚀刻气体通入所述蚀刻腔体中，其中所述沉积气体与所述蚀刻气体可交替地或一起地通入所述蚀刻腔体中。
4.根据权利要求1所述的半导体组件的制造方法，其特征在于，形成所述第一材料层的方法包括于所述衬底上形成材料层，接着以回蚀的方法移除部分材料层以形成所述第一材料层，其中移除部分材料层的步骤在所述蚀刻腔体中进行。
5.根据权利要求1所述的半导体组件的制造方法，其特征在于，以所述第二图案作为遮罩而图案化所述第一材料层的方法包括非等向性蚀刻，且在所述蚀刻腔体中进行。
6.根据权利要求1所述的半导体组件的制造方法，其特征在于，所述第一厚度对于所述第二厚度的比值范围为3至20。
7.根据权利要求1所述的半导体组件的制造方法，其特征在于，所述第二图案覆盖所述芯部结构的被所述第一图案暴露出的侧壁及顶面，且所述第二图案具有尖形的顶部。
8.一种半导体组件，其特征在于，包括：
芯部结构，设置于衬底上；
第一图案，设置于所述芯部结构的侧壁上，其中所述第一图案的顶面低于所述芯部结构的顶面；
第二图案，覆盖所述芯部结构的被所述第一图案暴露出的侧壁及顶面；
其中所述第二图案具有尖形的顶部，且所述第一图案的材料相异于所述第二图案的材料；以及
第三材料层，覆盖所述衬底、所述第二图案以及所述第一图案。
9.根据权利要求8所述的半导体组件，其特征在于，所述第二图案的顶部的侧壁为斜面或弧面。
10.根据权利要求8所述的半导体组件，其特征在于，所述第二图案的侧壁与所述第一图案的侧壁共平面。
CN201710853522.XA 2017-09-20 2017-09-20 半导体组件及其制造方法 Active CN109524302B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710853522.XA CN109524302B (zh) 2017-09-20 2017-09-20 半导体组件及其制造方法
US16/111,243 US10665471B2 (en) 2017-09-20 2018-08-24 Semiconductor device and manufacturing method thereof
US16/820,744 US10847380B2 (en) 2017-09-20 2020-03-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710853522.XA CN109524302B (zh) 2017-09-20 2017-09-20 半导体组件及其制造方法

Publications (2)

Publication Number Publication Date
CN109524302A CN109524302A (zh) 2019-03-26
CN109524302B true CN109524302B (zh) 2020-12-15

Family

ID=65720520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710853522.XA Active CN109524302B (zh) 2017-09-20 2017-09-20 半导体组件及其制造方法

Country Status (2)

Country Link
US (2) US10665471B2 (zh)
CN (1) CN109524302B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244032A (zh) * 1998-07-31 2000-02-09 三星电子株式会社 形成电介质层的方法
CN102347217A (zh) * 2010-07-27 2012-02-08 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103915323A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管的制作方法
CN104124157A (zh) * 2013-04-23 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN106683987A (zh) * 2015-11-05 2017-05-17 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106519B2 (en) * 2008-04-22 2012-01-31 Macronix International Co., Ltd. Methods for pitch reduction
TWI520188B (zh) 2012-01-31 2016-02-01 聯華電子股份有限公司 半導體結構及其製程
US8729607B2 (en) * 2012-08-27 2014-05-20 Kabushiki Kaisha Toshiba Needle-shaped profile finFET device
KR20140052734A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9147682B2 (en) * 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
US9012282B2 (en) 2013-03-13 2015-04-21 Macronix International Co., Inc. Self-aligned liner method of avoiding PL gate damage
US20150214369A1 (en) * 2014-01-27 2015-07-30 Globalfoundries Inc. Methods of forming epitaxial semiconductor material on source/drain regions of a finfet semiconductor device and the resulting devices
KR20160143942A (ko) * 2015-06-04 2016-12-15 삼성전자주식회사 반도체 소자의 제조 방법
TWI658593B (zh) 2015-08-10 2019-05-01 聯華電子股份有限公司 半導體裝置及其製作方法
US9793404B2 (en) 2015-11-30 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon germanium p-channel FinFET stressor structure and method of making same
US10163704B2 (en) 2015-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9893171B2 (en) * 2016-06-03 2018-02-13 International Business Machines Corporation Fin field effect transistor fabrication and devices having inverted T-shaped gate
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
EP3718142A4 (en) * 2017-11-30 2021-09-22 Intel Corporation STRUCTURING RIBS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244032A (zh) * 1998-07-31 2000-02-09 三星电子株式会社 形成电介质层的方法
CN102347217A (zh) * 2010-07-27 2012-02-08 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103915323A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管的制作方法
CN104124157A (zh) * 2013-04-23 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN106683987A (zh) * 2015-11-05 2017-05-17 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US10847380B2 (en) 2020-11-24
US20200219733A1 (en) 2020-07-09
US20190088502A1 (en) 2019-03-21
CN109524302A (zh) 2019-03-26
US10665471B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
US11616061B2 (en) Cut metal gate with slanted sidewalls
US8946026B2 (en) Methods of fabricating a semiconductor device including metal gate electrodes
TWI601238B (zh) 半導體結構與其製造方法
TWI641101B (zh) 半導體結構與其製造方法
US8623771B2 (en) Method for fabricating micropattern of semiconductor device
TW201732931A (zh) 半導體結構與其製造方法
TWI626715B (zh) 半導體結構與其製造方法
TWI641048B (zh) 半導體結構與其製造方法
US20080213990A1 (en) Method for forming gate electrode in semiconductor device
CN107579036B (zh) 半导体装置及其制造方法
TW202011487A (zh) 半導體裝置的形成方法
US20180261610A1 (en) Semiconductor structure and fabrication method thereof
EP3229263A1 (en) Semiconductor device and fabrication method thereof
TW201913751A (zh) 半導體元件及其形成方法
TWI777530B (zh) 半導體裝置與其形成方法
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
KR102588490B1 (ko) 반도체 디바이스 및 방법
CN109524302B (zh) 半导体组件及其制造方法
TWI647841B (zh) 半導體結構與其製造方法
TWI793690B (zh) 半導體結構與其形成方法
US11217527B2 (en) Semiconductor device and manufacturing method of the same
TWI630647B (zh) 半導體元件及其製造方法
KR102473596B1 (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
KR102224831B1 (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
KR100620711B1 (ko) 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant