TWI641048B - 半導體結構與其製造方法 - Google Patents

半導體結構與其製造方法 Download PDF

Info

Publication number
TWI641048B
TWI641048B TW105139537A TW105139537A TWI641048B TW I641048 B TWI641048 B TW I641048B TW 105139537 A TW105139537 A TW 105139537A TW 105139537 A TW105139537 A TW 105139537A TW I641048 B TWI641048 B TW I641048B
Authority
TW
Taiwan
Prior art keywords
layer
disposed
conductive plug
source
dielectric layer
Prior art date
Application number
TW105139537A
Other languages
English (en)
Other versions
TW201732932A (zh
Inventor
張哲誠
林志翰
曾鴻輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201732932A publication Critical patent/TW201732932A/zh
Application granted granted Critical
Publication of TWI641048B publication Critical patent/TWI641048B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體結構包含基板、至少一第一閘極結構、至少一第一間隔層、至少一源極汲極結構、至少一導電栓塞以及至少一保護層。第一閘極結構設置於基板上。第一間隔層設置於第一閘極結構的至少一側壁上。源極汲極結構相鄰於第一間隔層。導電栓塞電性連接源極汲極結構。保護層設置於導電栓塞與第一間隔層之間。

Description

半導體結構與其製造方法
本揭露是有關於一種半導體結構與其製造方法。
半導體元件被用於各種電子應用，例如個人電腦、手機、數位相機與其他電子裝置等。半導體業界藉由不斷降低特徵尺寸以持續提升各種電子元件(例如電晶體、二極體、電阻與電容等)的集成密度。於是，更多的組件可以集成到一個給定區域。
在集成電路中，「內連線(Interconnection)」意指連接多個不同電子元件的導電線。除了在接觸區外，絕緣層分離內連導電線與基板。在特徵密度(Feature Densities)增加的時候，導電線的線寬與內連線結構中導電線之間的線距亦隨之降低。
根據本揭露一實施方式，一種半導體結構包含基板、至少一第一閘極結構、至少一第一間隔層、至少一源極汲極結構、至少一導電栓塞以及至少一保護層。第一 閘極結構設置於基板上。第一間隔層設置於第一閘極結構的至少一側壁上。源極汲極結構相鄰於第一間隔層。導電栓塞電性連接源極汲極結構。保護層設置於導電栓塞與第一間隔層之間。
根據本揭露另一實施方式，一種半導體結構包含基板、至少一閘極結構、至少一源極汲極結構、至少一第一介電層、至少一導電栓塞以及至少一保護層。閘極結構設置於基板上。源極汲極結構設置於基板上。第一介電層至少設置於閘極結構上，且具有開口於其中，其中開口裸露源極汲極結構。導電栓塞至少藉由開口電性連接源極汲極結構。保護層設置於導電栓塞與開口的至少一側壁之間。
根據本揭露又一實施方式，一種製造半導體結構的方法包含以下步驟。首先，形成介電層於至少一閘極結構與至少一源極汲極結構上。然後，形成至少部分位於介電層中的至少一凹槽。接著，形成保護層至少於凹槽的至少一側壁上。然後，深化凹槽，以裸露源極汲極結構。最後，形成於導電栓塞於凹槽中，其中導電栓塞電性連接源極汲極結構。
100‧‧‧半導體結構
110‧‧‧基板
121、123‧‧‧閘極結構
130‧‧‧源極汲極結構
141、143‧‧‧間隔層
145、147‧‧‧硬遮罩層
150、150d、150u‧‧‧介電層
151‧‧‧凹槽
160‧‧‧保護層
170‧‧‧導電層
171‧‧‧導電栓塞
180‧‧‧終止層
O‧‧‧開口
以下將以圖式揭露本揭露之複數個實施方式，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖至第6圖繪示依照本揭露一實施方式之半導體結構的製程各步驟的剖面示意圖。
以下將以圖式及不同實施方式或範例清楚說明本揭露之精神，任何所屬技術領域中具有通常知識者在瞭解本揭露之實施方式後，當可由本揭露所教示之技術，加以改變及修飾，其並不脫離本揭露之精神與範圍。舉例來說，當一元件被稱為『連接』或『耦接』至另一元件時，它可以為直接連接或耦接至另一元件，又或是其中有一額外元件存在。另外，本揭露不同實施方式可能使用相同代號或代碼來標示元件，此乃為了方便說明，而不代表不同實施方式間具有特殊關聯性。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
於本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該」可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
當一個元件被稱為「在…上」時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為「直接在」另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙「與/或」包含了列出的關聯項目中的一個或多個的任何組合。
除非另有定義，本文所使用的所有詞彙(包括技術和科學術語)具有其通常的意涵，其意涵係能夠被熟悉此領域者所理解。更進一步的說，上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中應被解讀為與本揭露相關領域相通的意涵。除非有特別明確定義，這些詞彙將不被解釋為理想化的或過於正式的意涵。
第1圖至第6圖繪示依照本揭露一實施方式之半導體結構的製程各步驟的剖面示意圖。
如第1圖所繪示，形成半導體結構。半導體結構包含基板110、閘極結構121、123以及至少一源極汲極結構130。閘極結構121、123設置於基板110上。源極汲極結構 130設置於基板110上且相鄰於閘極結構121、123。換句話說，源極汲極結構130設置於閘極結構121、123之間。需要注意的是，閘極結構121、123的數量與源極汲極結構130的數量僅為示例且不限制本揭露的其他實施方式，本揭露所屬技術領域中具有通常知識者可依實際情況決定閘極結構121、123的數量與源極汲極結構130的數量。
在一些實施方式中，基板110之材質可為半導體材料且可包含例如漸變層或設置於其中的埋藏氧化層。在一些實施方式中，基板110包含摻雜(例如P型摻雜、N型摻雜或其組合)或未摻雜的矽塊材(Bulk Silicon)。其他適合用於形成半導體器件的材料亦可被使用。舉例來說，鍺，石英，藍寶石和玻璃亦可為基板110之材質。另外，基板110可為絕緣底半導體(Semiconductor-on-insulator，SOI)基板的主動層或者多層結構，例如形成於矽塊材上的矽鍺層。
在一些實施方式中，閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層以及填充金屬的至少一堆疊形成閘極結構121、123的至少其中之一。換句話說，閘極結構121、123的至少其中之一可包含閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層以及填充金屬的堆疊。
在一些實施方式中，閘極介電層包含介面層(Interfacial Layer，IL)。介面層為閘極介電層的下半部分且為介電層。在一些實施方式中，介面層包含氧化層，例如矽氧化物層，其可藉由基板110的熱氧化製程、化學氧化製 程、或沉積製程形成。閘極介電層亦可包含高介電常數介電層。高介電常數介電層為閘極介電層的上半部分，且高介電常數介電層包含高介電常數介電材料，例如氧化鉿、氧化鑭、氧化鋁或其組合。高介電常數介電材質的介電常數(k值)大於約3.9，且可能大於約7。介電常數有時可能會是約21或是更大。高介電常數介電層覆蓋介面層，且高介電常數介電層可以接觸介面層。
在一些實施方式中，擴散阻障層包含氮化鈦，氮化鉭或其組合。舉例來說，擴散阻障層可以包括氮化鈦層與設置於氮化鈦層上的氮化鉭層，氮化鈦層為擴散阻障層的下半部分，氮化鉭層為擴散阻障層的上半部分。
當閘極結構121、123的其中之一形成N型金屬氧化物半導體(Metal-oxide-semiconductor，MOS)器件時，金屬層接觸擴散阻障層。舉例來說，在擴散阻障層包括氮化鈦層與氮化鉭層的實施方式中，金屬層可以實體接觸氮化鉭層。在另一實施方式中，閘極結構121、123的其中之一形成P型金屬氧化物半導體器件，一個額外的氮化鈦層會形成於氮化鉭層與覆蓋於氮化鉭層上的金屬層之間，於是氮化鈦層接觸氮化鉭層。額外的氮化鈦層提供適合P型金屬氧化物半導體器件的功函數，此功函數大於中間能隙功函數(Mid-gap Work function)。中間能隙功函數約為4.5eV，且其位於矽的價帶與傳導帶的中間。此大於中間能隙功函數的功函數被稱為P型功函數，而具有P型功函數的對應金屬被稱為P型金屬。
金屬層提供適合N型金屬氧化物半導體器件的功函數，此功函數小於中間能隙功函數。此小於中間能隙功函數的功函數被稱為N型功函數，而具有N型功函數的對應金屬被稱為N型金屬。在一些實施方式中，金屬層之材質為N型金屬，其具有低於約4.3eV的功函數。金屬層的功函數亦可為約3.8eV至約4.6eV。金屬層可包含鋁鈦合金(Titanium Aluminum)，鋁鈦合金可以包含其他元素，或者鋁鈦合金可以不包含或幾乎不包含其他元素。金屬層可藉由物理氣相沉積製程(Physical Vapor Deposition，PVD)形成。在一些實施方式中，金屬層形成於室溫(舉例來說，約攝氏20度至約攝氏25度)。在其他實施方式中，金屬層形成於高於室溫的溫度(舉例來說，高於約攝氏200度)。
在一些實施方式中，阻擋層可包含氮化鈦層。阻擋層可藉由原子層沉積製程(Atomic Layer Deposition，ALD)形成。
潤濕層具有在進行填充金屬的回焊製程時黏著(與濕潤)填充金屬(填充金屬在潤濕層之後形成)的功能。在一些實施方式中，潤濕層為鈷層，且潤濕層可藉由原子層沉積製程或化學氣相沉積製程(Chemical Vapor Deposition，CVD)形成。
填充金屬可包含鋁、鋁合金(例如鋁鈦合金)、鎢或銅。填充金屬亦可藉由物理氣相沉積製程、化學氣相 沉積製程或類似製程形成。填充金屬可被回焊。形成潤濕層將提升填充金屬對於其下之層的濕潤。
源極汲極結構130可藉由摻雜雜質於至少一主動半導體鰭形結構形成，而鰭形結構可藉由微影技術以圖案化與蝕刻基板110形成。在金屬氧化物半導體器件的最終產品為N型金屬氧化物半導體器件的實施方式中，N型雜質例如磷或砷可摻雜於源極汲極結構130。在金屬氧化物半導體器件的最終產品為P型金屬氧化物半導體器件的實施方式中，P型雜質例如硼或二氟化硼可摻雜於源極汲極結構130。
在其他實施方式中，源極汲極結構130可藉由例如磊晶形成。在一些實施方式中，源極汲極結構130可以做為源極汲極應力源(Stressor)以提升半導體器件的載子遷移率與器件效能。源極汲極結構130藉由循環的沉積與蝕刻製程(Cyclic Deposition and Etching，CDE)形成。循環的沉積與蝕刻製程包含磊晶沉積/局部蝕刻製程與至少一次重複的磊晶沉積/局部蝕刻製程。
在金屬氧化物半導體器件的最終產品為N型金屬氧化物半導體器件的實施方式中，源極汲極結構130可為N型磊晶結構。在金屬氧化物半導體器件的最終產品為P型金屬氧化物半導體器件的實施方式中，源極汲極結構130可為P型磊晶結構。N型磊晶結構之材質可為磷化矽、碳化矽、磷碳化矽、矽、III-V族半導體材料化合物或其組合。P型磊晶結構之材質可為矽鍺、碳化矽鍺、鍺、矽、III-V 族半導體材料化合物或其組合。在形成N型磊晶結構時，N型雜質例如磷或砷可摻雜磊晶中。舉例來說，當N型磊晶結構包含磷化矽或碳化矽時，N型雜質摻雜於其中。另外，在形成P型磊晶結構時，P型雜質例如硼或二氟化硼可摻雜磊晶中。舉例來說，當P型磊晶結構包含矽鍺時，P型雜質摻雜於其中。磊晶製程包含化學氣相沉積技術(舉例來說，氣相磊晶(Vapor-phase Epitaxy，VPE)且/或超高真空化學氣相沉積(Ultra-high Vacuum Chemical Vapor Deposition，UHV-CVD))、分子束磊晶且/或其他適合製程。源極汲極結構130在磊晶的同時摻雜(In-situ Doped)。假如源極汲極結構130不是在磊晶的同時摻雜，進行第二佈植製程(即接面佈植製程(Junction Implant Process))以摻雜源極汲極結構130。可以進行一或多個退火製程以活化源極汲極結構130。退火製程包含快速熱退火製程(Rapid Thermal Annealing，RTA)且/或雷射退火製程(Laser Annealing)。
另外，間隔層141設置於閘極結構121的側壁上，且間隔層143設置於閘極結構123的側壁上。在一些實施方式中，間隔層141、143的至少其中之一包含一或多層，包含氮化矽、氮氧化矽、氧化矽或其他介電材料。可能的形成方法包含電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低壓化學氣相沉積(Low-pressure Chemical Vapor Deposition，LPCVD)、在低於一大氣壓的環境中進行的化學氣相沉積 (Sub-atmospheric Chemical Vapor Deposition，SACVD)與其他沉積方法。
另外，硬遮罩層145為設置於閘極結構121的頂面上，且硬遮罩層147為設置於閘極結構123的頂面上。硬遮罩層145、147可包含氮化矽或類似材料。硬遮罩層145、147可藉由使用化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、其他適合製程或其組合形成。
然後，形成介電層150於閘極結構121、123與源極汲極結構130上。介電層150為層間介電層(Interlayer Dielectric，ILD)。介電層150之材質為介電材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施方式中，介電層150之材質為低介電常數介電材料，以提升阻容遲滯(Resistive-Capacitive Delay)。低介電常數介電材料的介電常數低於二氧化矽的介電常數。可以藉由引入碳或氟原子降低介電材料的介電常數。舉例來說，引入碳原子至二氧化矽，其κ值為3.9，以形成摻雜氫化碳的氧化矽(Hydrogenated Carbon-doped Silicon Oxide)，其κ值在2.7至3.3之間，且引入氟原子至二氧化矽以形成氟矽酸鹽玻璃(Fluorosilicate Glass，FSG)，其κ值在3.5至3.9之間，因而降低其κ值。在一些實施方式中，低介電常數介電材料為例如摻雜納米孔碳的氧化物(Nanopore Carbon Doped Oxide，CDO)、黑鑽石(Black Diamond，BD)、苯環丁烯(Benzocyclobutene，BCB)的基礎聚合物、芳香族(烴)熱固性聚合物(Aromatic Thermosetting Polymer， ATP)、氫倍半矽氧烷(Hydrogen Silsesquioxane，HSQ)、甲基倍半矽氧烷(Methyl Silsesquioxane，MSQ)、聚亞芳基醚(Poly-arylene Ethers，PAE)、摻雜氮的類金剛石碳(Diamond-like Carbon，DLC)或其組合。介電層150可藉由例如化學氣相沉積、旋塗或其組合形成。
如第2圖所繪示，於介電層150中形成凹槽151，以裸露間隔層141、143的至少其中之一的至少一部份，同時介電層150的一部分遺留在源極汲極結構130上，其中位於源極汲極結構130上的介電層150的部分相鄰於間隔層141、143且設置於間隔層141、143之間。凹槽151為藉由微影與蝕刻製程形成。微影與蝕刻製程包含塗佈光阻、曝光、顯影、蝕刻與移除光阻。光阻藉由例如旋塗塗佈於介電層150上。接著，光阻被預烤以除去多餘的光阻劑。在預烤後，光阻暴露於具有圖案的強烈光線。
強烈光線為例如波長為約436奈米的G-光線(G-line)、波長為約365奈米的I-光線(I-line)、波長為約248奈米的氟化氪(Krypton Fluoride)準分子雷射、波長為約193奈米的氟化氬(Argon Fluoride)準分子雷射、波長為約157奈米的氟(Fluoride)準分子雷射或其組合。曝光工具的最後透鏡和光阻表面之間的空間在曝光時可以填充具有大於一的折射率的液態介質，以提高微影分辨率。光阻暴露於光線將引起化學變化，使部分光阻可溶於顯影劑。
接著，在顯影前可以進行後曝光烘烤(Post-exposure Bake，PEB)，以幫助減少入射光的破壞性和建設性干涉圖案所造成的駐波現象。然後將顯影劑施加到光阻上以移除可溶於顯影劑的部分光阻。然後硬烘烤剩餘的光阻，以固化剩餘的光阻。
沒有被剩餘的光阻保護的至少部分介電層150會被蝕刻而形成凹槽151。蝕刻製程可為乾蝕刻，例如反應式離子蝕刻(Reactive Ion Etching，RIE)、電漿增強(Plasma Enhanced，PE)的蝕刻或感應耦合電漿(Inductively Coupled Plasma，ICP)蝕刻。在一些實施方式中，當介電層150之材質為氧化矽時，可以使用以氟為基礎的反應式離子蝕刻形成凹槽151。用來乾蝕刻介電層150的氣體蝕刻劑可為例如四氟化碳/氧。
在凹槽151形成後，光阻可以藉由例如電漿灰化、剝離或其組合自介電層150移除。電漿灰化使用電漿源產生一個單原子反應性物質，例如氧或氟。反應性物質與光阻結合形成灰分，然後灰分為藉由真空幫浦移除。剝離使用光阻剝離劑，例如丙酮或酚溶劑，以自介電層150移除光阻。
如第3圖所繪示，形成保護層160於位於閘極結構121、123上(或者位於硬遮罩層145、147上)的介電層150的頂面上、凹槽151的至少一側壁上(即位於閘極結構121、123上的介電層150的至少一側壁與至少部分裸露的間隔層141、143)與凹槽151的底面上(即位於源極汲極結構 130上的介電層150的頂面)。保護層160可包含例如氮化矽、氮氧化矽等。保護層160可藉由原子層沉積製程、其他適合製程或其組合形成。
如第3圖與第4圖所繪示，進行非等向性蝕刻以移除位於介電層150(其位於閘極結構121、123上)的頂面上與凹槽151的底面上(即源極汲極結構130上的介電層150的頂面上)的保護層160與位於源極汲極結構130上的介電層150的一部分，同時使殘留的保護層160與殘留的介電層150的一部分仍然覆蓋凹槽151的側壁(即位於閘極結構121、123上的介電層150的側壁與間隔層141、143)。於是，凹槽151被深化，且深化的凹槽151裸露源極汲極結構130。在一些實施方式中，非等向性蝕刻製程可為乾蝕刻，例如反應式離子蝕刻、電漿增強的蝕刻或感應耦合電漿蝕刻。
如第5圖所繪示，過度填充(Overfill)導電層170於凹槽151，然後移除位於凹槽151外的多餘導電層170。導電層170之材質為金屬，例如銅(Copper)、鋁(Aluminum)、鎢(Tungsten)、鎳(Nickel)、鈷(Cobalt)、鈦(Titanium)、鉑(Platinum)、鉭(Tantalum)或其組合。導電層170可藉由例如電化學沉積製程(Electrochemical Deposition)、物理氣相沉積製程、化學氣相沉積製程或其組合形成。
移除位於凹槽151外的多餘導電層170為藉由移除製程移除。在一些實施方式中，多餘的導電層170為藉由化學機械研磨製程(Chemical Mechanical Polishing，CMP)移除。在一些實施方式中，當導電層170之材質為銅時，化學機械研磨製程的研磨液為例如懸浮磨料顆粒、氧化劑與腐蝕抑制劑的混合物，且研磨液為酸性的。在完成化學機械研磨製程後，形成導電栓塞171(導電層170)於凹槽151中。導電栓塞171電性連接源極汲極結構130，且保護層160為設置於導電栓塞171和間隔層141之間與導電栓塞171和間隔層143之間。
如第6圖所繪示，形成至少一終止層(Stop Layer)180於位於閘極結構121、123上的介電層150與導電栓塞171上，於是終止層180覆蓋位於閘極結構121、123上的介電層150與導電栓塞171。終止層180可包含例如氮氧化矽、碳化矽、氮氧化矽碳、氮化矽、摻雜碳的氮化矽或類似的材料。終止層180可藉由物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、其他適合製程或其組合形成。
根據本揭露另一實施方式，一種半導體結構100包含基板110、閘極結構121、123、間隔層141、143、至少一源極汲極結構130、至少一導電栓塞171以及至少一保護層160。閘極結構121、123設置於基板110上。間隔層141設置於閘極結構121的至少一側壁上，間隔層143設置於閘極結構123的至少一側壁上。源極汲極結構130設置於基板110上且相鄰於間隔層141、143，源極汲極結構130設置於間隔層141、143之間。導電栓塞171電性連 接源極汲極結構130。保護層160設置於導電栓塞171和間隔層141之間與導電栓塞171和間隔層143之間。
具體而言，保護層160之材質為介電材料，例如例如氮化矽、氮氧化矽或其組合。應了解到，以上所舉之保護層160之材質僅為例示，並非用以限制本揭露，本揭露所屬技術領域中具有通常知識者，應視實際需要，彈性選擇保護層160之材質。
半導體結構100更包含介電層150u。介電層150u設置於閘極結構121、123的至少其中之一上且具有至少位於其中的開口O。開口O裸露源極汲極結構130，且導電栓塞171的至少一部分設置於開口O中。導電栓塞171至少藉由開口O電性連接源極汲極結構130。保護層160更設置於導電栓塞171與開口O的至少一側壁(即介電層150u的至少一側壁)之間。
半導體結構100更包含介電層150d。介電層150d設置於導電栓塞171和間隔層141之間與導電栓塞171和間隔層143之間。保護層160設置於介電層150d的上方。換句話說，介電層150d設置於保護層160與源極汲極結構130之間。
半導體結構100更包含硬遮罩層145、147。硬遮罩層145為設置於閘極結構121的頂面上，且硬遮罩層147為設置於閘極結構123的頂面上。換句話說，硬遮罩層145設置於閘極結構121與介電層150u之間，硬遮罩層147設置於閘極結構123與介電層150u之間。
源極汲極結構130更可包含至少一源極汲極應力源。應了解到，以上所舉之源極汲極結構130僅為例示，並非用以限制本揭露，本揭露所屬技術領域中具有通常知識者，應視實際需要，彈性選擇源極汲極結構130。
保護層160可以在深化凹槽151時保護間隔層141、143不被過度蝕刻。於是，在形成導電栓塞171後，導電栓塞171可以電性絕緣於閘極結構121、123而不會有短路故障且/或漏電的問題。在有保護層160的情況下，器件尺寸將可以在不用給予微影與蝕刻製程巨大負載的情況下進一步縮小，於是器件的效能可以因此提升。進一步來說，疊對(Overlay)與圖案化的負載要求將可減輕。另外，保護層160可以擴大接觸孔形成時的製程容許範圍(Process Window)與改善半導體器件製造製程的產線產品級別控制(In-line Control)。於是，製造半導體器件的穩定性且/或良率可以因此提升。
根據本揭露一實施方式，一種半導體結構包含基板、至少一第一閘極結構、至少一第一間隔層、至少一源極汲極結構、至少一導電栓塞以及至少一保護層。第一閘極結構設置於基板上。第一間隔層設置於第一閘極結構的至少一側壁上。源極汲極結構相鄰於第一間隔層。導電栓塞電性連接源極汲極結構。保護層設置於導電栓塞與第一間隔層之間。
根據本揭露另一實施方式，一種半導體結構包含基板、至少一閘極結構、至少一源極汲極結構、至少一 第一介電層、至少一導電栓塞以及至少一保護層。閘極結構設置於基板上。源極汲極結構設置於基板上。第一介電層至少設置於閘極結構上，且具有開口於其中，其中開口裸露源極汲極結構。導電栓塞至少藉由開口電性連接源極汲極結構。保護層設置於導電栓塞與開口的至少一側壁之間。
根據本揭露又一實施方式，一種製造半導體結構的方法包含以下步驟。首先，形成介電層於至少一閘極結構與至少一源極汲極結構上。然後，形成至少部分位於介電層中的至少一凹槽。接著，形成保護層至少於凹槽的至少一側壁上。然後，深化凹槽，以裸露源極汲極結構。最後，形成於導電栓塞於凹槽中，其中導電栓塞電性連接源極汲極結構。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種半導體結構，包含：一基板；至少一第一閘極結構，設置於該基板上；至少一第一間隔層，設置於該第一閘極結構的至少一側壁上；至少一源極汲極結構，相鄰於該第一間隔層；至少一導電栓塞，電性連接該源極汲極結構；至少一保護層，設置於該導電栓塞與該第一間隔層之間；以及至少一第一介電層，至少設置於該第一閘極結構以及該第一間隔層上，且該第一介電層之一頂表面與該導電栓塞之一頂表面齊平。
  2. 如請求項1所述之半導體結構，其中該保護層之材質為氮化矽、氮氧化矽或其組合；或者更包含：至少一第二閘極結構，設置於該基板上；以及至少一第二間隔層，設置於該第二閘極結構的至少一側壁上，其中該源極汲極結構設置於該第一間隔層與該第二間隔層之間；或者更包含：一第二介電層，設置於該導電栓塞和該第一間隔層之間與該保護層與該源極汲極結構之間。
  3. 如請求項1所述之半導體結構，更包含：至少一第二閘極結構，設置於該基板上；以及至少一第二間隔層，設置於該第二閘極結構的至少一側壁上，其中該源極汲極結構設置於該第一間隔層與該第二間隔層之間，其中該保護層更設置於該導電栓塞與該第二間隔層之間；或者更包含：一第二介電層，設置於該導電栓塞和該第一間隔層之間與該保護層與該源極汲極結構之間，其中該第一介電層具有一開口於其中，該導電栓塞的至少一部分設置於該開口中，且該保護層更設置於該導電栓塞與該開口的至少一側壁之間；或者更包含：一第二介電層，設置於該導電栓塞和該第一間隔層之間與該保護層與該源極汲極結構之間，其中該保護層與該第二介電層之材質不同。
  4. 如請求項1所述之半導體結構，更包含：一第二介電層，設置於該導電栓塞和該第一間隔層之間與該保護層與該源極汲極結構之間，其中該第一介電層具有一開口於其中，該導電栓塞的至少一部分設置於該開口中，且該保護層更設置於該導電栓塞與該開口的至少一側壁之間，其中該第一介電層與該第二介電層之材質大致相同。
  5. 一種半導體結構，包含：一基板；至少一閘極結構，設置於該基板上；至少一源極汲極結構，設置於該基板上；至少一第一介電層，至少設置於該閘極結構上，且具有一開口於其中，其中該開口裸露該源極汲極結構；至少一導電栓塞，至少藉由該開口電性連接該源極汲極結構；至少一保護層，設置於該導電栓塞與該開口的至少一側壁之間；以及至少一第二介電層，設置於該導電栓塞與該開口的該側壁之間，其中該第二介電層設置於該保護層以及該源極汲極結構之間。
  6. 如請求項5所述之半導體結構，更包含：至少一間隔層，設置於該閘極結構的至少一側壁上，其中該保護層更設置於該導電栓塞與該間隔層的一部分之間；或者其中該保護層之材質為氮化矽、氮氧化矽或其組合；或者更包含：一硬遮罩層，設置於該閘極結構與該第一介電層之間。
  7. 如請求項5所述之半導體結構，更包含：至少一間隔層，設置於該閘極結構的至少一側壁上，其中該保護層更設置於該導電栓塞與該間隔層的一部分之間，且該第二介電層更設置於該導電栓塞與該間隔層之間。
  8. 一種製造半導體結構的方法，包含：形成一介電層於至少一閘極結構與至少一源極汲極結構上；形成至少部分位於該介電層中的至少一凹槽；形成一保護層至少於該凹槽的至少一側壁上；深化該凹槽，以裸露該源極汲極結構，且使該介電層的一部分遺留於該凹槽的該側壁上；以及形成於一導電栓塞於該凹槽中，其中該導電栓塞電性連接該源極汲極結構。
  9. 如請求項8所述之方法，其中在形成該保護層的步驟中，更形成該保護層的一部分於該凹槽的一底面上；以及其中在深化該凹槽的步驟中，移除位於該凹槽的該底面上的該保護層的該部分；或者更包含：形成至少一終止層於該介電層與該導電栓塞上；或者其中該凹槽為藉由非等向性蝕刻深化。
  10. 如請求項8所述之方法，其中在深化該凹槽的步驟中，位於該凹槽的該側壁上的該介電層的該部分遺留於位於該閘極結構的至少一側壁上的至少一間隔層上。
TW105139537A 2015-12-17 2016-11-30 半導體結構與其製造方法 TWI641048B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562269025P 2015-12-17 2015-12-17
US62/269,025 2015-12-17
US15/048,942 US10163649B2 (en) 2015-12-17 2016-02-19 Semiconductor structure and manufacturing method thereof
US15/048,942 2016-02-19

Publications (2)

Publication Number Publication Date
TW201732932A TW201732932A (zh) 2017-09-16
TWI641048B true TWI641048B (zh) 2018-11-11

Family

ID=59064650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139537A TWI641048B (zh) 2015-12-17 2016-11-30 半導體結構與其製造方法

Country Status (3)

Country Link
US (3) US10163649B2 (zh)
CN (1) CN106972003B (zh)
TW (1) TWI641048B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR20180088187A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 저항 구조체를 갖는 반도체 소자
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
CN107481969B (zh) * 2017-08-16 2020-07-17 上海华力微电子有限公司 一种通孔的形成方法
US10529572B2 (en) * 2018-04-30 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150332962A1 (en) * 2014-05-16 2015-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for Semiconductor Device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
KR100377833B1 (ko) * 2001-06-19 2003-03-29 삼성전자주식회사 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US8809184B2 (en) * 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
US20130309856A1 (en) * 2012-05-15 2013-11-21 International Business Machines Corporation Etch resistant barrier for replacement gate integration
CN103811346B (zh) * 2012-11-09 2017-03-01 中国科学院微电子研究所 半导体器件及其制造方法
US8937359B2 (en) * 2013-05-15 2015-01-20 Globalfoundries Inc. Contact formation for ultra-scaled devices
KR101978969B1 (ko) * 2013-06-17 2019-05-17 삼성전자주식회사 반도체 소자
JP6199670B2 (ja) * 2013-09-17 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9391204B1 (en) * 2015-03-12 2016-07-12 International Business Machines Corporation Asymmetric FET
US9564372B2 (en) * 2015-06-16 2017-02-07 International Business Machines Corporation Dual liner silicide
US9558995B2 (en) * 2015-06-25 2017-01-31 International Business Machines Corporation HDP fill with reduced void formation and spacer damage
US9831090B2 (en) * 2015-08-19 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for semiconductor device having gate spacer protection layer
US9502308B1 (en) * 2015-11-18 2016-11-22 Globalfoundries Inc. Methods for forming transistor devices with different source/drain contact liners and the resulting devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150332962A1 (en) * 2014-05-16 2015-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for Semiconductor Device

Also Published As

Publication number Publication date
US11018019B2 (en) 2021-05-25
US20200098585A1 (en) 2020-03-26
CN106972003B (zh) 2019-04-23
CN106972003A (zh) 2017-07-21
TW201732932A (zh) 2017-09-16
US20170179032A1 (en) 2017-06-22
US20180337060A1 (en) 2018-11-22
US10546754B2 (en) 2020-01-28
US10163649B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
TWI641047B (zh) 半導體結構與其製造方法
TWI601238B (zh) 半導體結構與其製造方法
US10868002B2 (en) Semiconductor structure and manufacturing method thereof
TWI626715B (zh) 半導體結構與其製造方法
TWI641048B (zh) 半導體結構與其製造方法
TWI647841B (zh) 半導體結構與其製造方法