TWI641047B - 半導體結構與其製造方法 - Google Patents

半導體結構與其製造方法 Download PDF

Info

Publication number
TWI641047B
TWI641047B TW105139114A TW105139114A TWI641047B TW I641047 B TWI641047 B TW I641047B TW 105139114 A TW105139114 A TW 105139114A TW 105139114 A TW105139114 A TW 105139114A TW I641047 B TWI641047 B TW I641047B
Authority
TW
Taiwan
Prior art keywords
layer
source
conductive plug
opening
drain
Prior art date
Application number
TW105139114A
Other languages
English (en)
Other versions
TW201732931A (zh
Inventor
張哲誠
林志翰
曾鴻輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201732931A publication Critical patent/TW201732931A/zh
Application granted granted Critical
Publication of TWI641047B publication Critical patent/TWI641047B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體結構包含基板、至少一第一閘極結構、至少一第一間隔層、至少一源極汲極結構以及導電栓塞。第一閘極結構設置於基板上。第一間隔層設置於第一閘極結構的至少一側壁上。源極汲極結構相鄰於第一間隔層。導電栓塞電性連接源極汲極結構，其中在導電栓塞與第一間隔層之間具有孔隙。

Description

半導體結構與其製造方法
本揭露是有關於一種半導體結構與其製造方法。
半導體元件被用於各種電子應用，例如個人電腦、手機、數位相機與其他電子裝置等。半導體業界藉由不斷降低特徵尺寸以持續提升各種電子元件(例如電晶體、二極體、電阻與電容等)的集成密度。於是，更多的組件可以集成到一個給定區域。
在集成電路中，「內連線(Interconnection)」意指連接多個不同電子元件的導電線。除了在接觸區外，絕緣層分離內連導電線與基板。在特徵密度(Feature Densities)增加的時候，導電線的線寬與內連線結構中導電線之間的線距亦隨之降低。
根據本揭露一實施方式，一種半導體結構包含基板、至少一第一閘極結構、至少一第一間隔層、至少一源極汲極結構以及導電栓塞。第一閘極結構設置於基板 上。第一間隔層設置於第一閘極結構的至少一側壁上。源極汲極結構相鄰於第一間隔層。導電栓塞電性連接源極汲極結構，其中在導電栓塞與第一間隔層之間具有孔隙。
根據本揭露另一實施方式，一種半導體結構包含基板、至少一閘極結構、至少一源極汲極結構、至少一介電層以及導電栓塞。閘極結構設置於基板上。源極汲極結構設置於基板上。介電層至少設置於閘極結構上，且具有開口於其中，其中開口裸露源極汲極結構。導電栓塞至少藉由開口電性連接源極汲極結構，其中在導電栓塞與開口的至少一側壁之間具有孔隙。
根據本揭露又一實施方式，一種製造半導體結構的方法包含以下步驟。首先，形成介電層於至少一閘極結構上與至少一源極汲極結構上。接著，於介電層中形成開口，以裸露源極汲極結構。然後，形成保護層至少於開口的至少一側壁上。接著，形成導電栓塞於開口中，其中導電栓塞電性連接源極汲極結構。最後，在形成導電栓塞後，移除保護層。
100‧‧‧半導體結構
110‧‧‧基板
121、123‧‧‧閘極結構
130‧‧‧源極汲極結構
141、143‧‧‧間隔層
145、147‧‧‧硬遮罩層
150‧‧‧介電層
151‧‧‧開口
160‧‧‧保護層
170‧‧‧導電層
171‧‧‧導電栓塞
180‧‧‧終止層
191‧‧‧孔隙
以下將以圖式揭露本揭露之複數個實施方式，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖至第8圖繪示依照本揭露一實施方式之半導體結構的製程各步驟的剖面示意圖。
以下將以圖式及不同實施方式或範例清楚說明本揭露之精神，任何所屬技術領域中具有通常知識者在瞭解本揭露之實施方式後，當可由本揭露所教示之技術，加以改變及修飾，其並不脫離本揭露之精神與範圍。舉例來說，當一元件被稱為『連接』或『耦接』至另一元件時，它可以為直接連接或耦接至另一元件，又或是其中有一額外元件存在。另外，本揭露不同實施方式可能使用相同代號或代碼來標示元件，此乃為了方便說明，而不代表不同實施方式間具有特殊關聯性。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
於本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該」可泛指單一個或多個。將進一步 理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
當一個元件被稱為「在…上」時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為「直接在」另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙「與/或」包含了列出的關聯項目中的一個或多個的任何組合。
除非另有定義，本文所使用的所有詞彙(包括技術和科學術語)具有其通常的意涵，其意涵係能夠被熟悉此領域者所理解。更進一步的說，上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中應被解讀為與本揭露相關領域相通的意涵。除非有特別明確定義，這些詞彙將不被解釋為理想化的或過於正式的意涵。
第1圖至第8圖繪示依照本揭露一實施方式之半導體結構100的製程各步驟的剖面示意圖。
如第1圖所繪示，形成半導體結構。半導體結構包含基板110、閘極結構121、123以及至少一源極汲極結構130。閘極結構121、123分別設置於基板110上。源極汲極結構130設置於基板110上且相鄰於閘極結構121、123。換句話說，源極汲極結構130設置於閘極結構121、123之間。 需要注意的是，閘極結構121、123的數量與源極汲極結構130的數量僅為示例且不限制本揭露的其他實施方式，本揭露所屬技術領域中具有通常知識者可以依照實際情況決定閘極結構121、123的數量與源極汲極結構130的數量。
在一些實施方式中，基板110之材質可為半導體材料且可包含例如漸變層或設置於其中的埋藏氧化層。在一些實施方式中，基板110包含摻雜(例如P型摻雜、N型摻雜或其組合)或未摻雜的矽塊材(Bulk Silicon)。其他適合用於形成半導體器件的材料亦可被使用。舉例來說，鍺，石英，藍寶石和玻璃亦可為基板110之材質。另外，基板110可為絕緣底半導體(Semiconductor-on-insulator，SOI)基板的主動層或者多層結構，例如形成於矽塊材上的矽鍺層。
在一些實施方式中，閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層以及填充金屬的至少一堆疊形成閘極結構121、123的至少其中之一。換句話說，閘極結構121、123的至少其中之一可包含閘極介電層、擴散阻障層、金屬層、阻擋層、潤濕層以及填充金屬的堆疊。
在一些實施方式中，閘極介電層包含介面層(Interfacial Layer，IL)。介面層為閘極介電層的下半部分且為介電層。在一些實施方式中，介面層包含氧化層，例如矽氧化物層，其可藉由基板110的熱氧化製程、化學氧化製程或沉積製程形成。閘極介電層亦可包含高介電常數介電層。高介電常數介電層為閘極介電層的上半部分，且高介 電常數介電層包含高介電常數介電材料，例如氧化鉿、氧化鑭、氧化鋁或其組合。高介電常數介電材質的介電常數(k值)大於約3.9，且可能大於約7。介電常數有時可能會是約21或是更大。高介電常數介電層覆蓋介面層，且高介電常數介電層可以接觸介面層。
在一些實施方式中，擴散阻障層包含氮化鈦、氮化鉭或其組合。舉例來說，擴散阻障層可以包括氮化鈦層與設置於氮化鈦層上的氮化鉭層，氮化鈦層為擴散阻障層的下半部分，氮化鉭層為擴散阻障層的上半部分。
當閘極結構121、123的其中之一形成N型金屬氧化物半導體(Metal-oxide-semiconductor，MOS)器件時，金屬層接觸擴散阻障層。舉例來說，在擴散阻障層包括氮化鈦層與氮化鉭層的實施方式中，金屬層可以實體接觸氮化鉭層。在另一實施方式中，閘極結構121、123的其中之一形成P型金屬氧化物半導體器件，一個額外的氮化鈦層會形成於(在擴散阻障層中的)氮化鉭層與覆蓋於氮化鉭層上的金屬層之間，於是氮化鈦層接觸氮化鉭層。額外的氮化鈦層提供適合P型金屬氧化物半導體器件的功函數，此功函數大於中間能隙功函數(Mid-gap Work function)。中間能隙功函數約為4.5eV，且其位於矽的價帶與傳導帶的中間。此大於中間能隙功函數的功函數被稱為P型功函數，而具有P型功函數的對應金屬被稱為P型金屬。
金屬層提供適合N型金屬氧化物半導體器件的功函數，此功函數小於中間能隙功函數。此小於中間能隙功函數的功函數被稱為N型功函數，而具有N型功函數的對應金屬被稱為N型金屬。在一些實施方式中，金屬層之材質為N型金屬，其具有低於約4.3eV的功函數。在一些實施方式中，金屬層的功函數亦可為約3.8eV至約4.6eV。金屬層可包含鋁鈦合金(Titanium Aluminum)，鋁鈦合金可以包含其他元素，或者鋁鈦合金可以不包含或幾乎不包含其他元素。金屬層可藉由物理氣相沉積製程(Physical Vapor Deposition，PVD)形成。在一些實施方式中，金屬層形成於室溫(舉例來說，約攝氏20度至約攝氏25度)。在其他實施方式中，金屬層形成於高於室溫的溫度(舉例來說，高於約攝氏200度)。
在一些實施方式中，阻擋層可包含氮化鈦層。阻擋層可藉由原子層沉積製程(Atomic Layer Deposition，ALD)形成。
潤濕層具有在進行填充金屬的回焊製程時黏著(與濕潤)填充金屬(填充金屬在潤濕層之後形成)的功能。在一些實施方式中，潤濕層為鈷層，且潤濕層可藉由原子層沉積製程或化學氣相沉積製程(Chemical Vapor Deposition，PVD)形成。
填充金屬可包含鋁、鋁合金(例如鋁鈦合金)、鎢或銅。填充金屬亦可藉由物理氣相沉積製程、化學氣相 沉積製程或類似製程形成。填充金屬可被回焊。形成潤濕層將提升填充金屬對於其下之層的濕潤。
源極汲極結構130可藉由摻雜雜質於至少一主動半導體鰭形結構形成，而鰭形結構可藉由微影技術以圖案化與蝕刻基板110形成。在金屬氧化物半導體器件的最終產品為N型金屬氧化物半導體器件的實施方式中，N型雜質例如磷或砷可摻雜於源極汲極結構130。在金屬氧化物半導體器件的最終產品為P型金屬氧化物半導體器件的實施方式中，P型雜質例如硼或二氟化硼可摻雜於源極汲極結構130。
在其他實施方式中，源極汲極結構130可藉由例如磊晶形成。在一些實施方式中，源極汲極結構130可以做為源極汲極應力源(Stressor)以提升半導體器件的載子遷移率與器件效能。源極汲極結構130藉由循環的沉積與蝕刻製程(Cyclic Deposition and Etching，CDE)形成。循環的沉積與蝕刻製程包含磊晶沉積/局部蝕刻製程與至少一次重複的磊晶沉積/局部蝕刻製程。
在金屬氧化物半導體器件的最終產品為N型金屬氧化物半導體器件的實施方式中，源極汲極結構130可為N型磊晶結構。在金屬氧化物半導體器件的最終產品為P型金屬氧化物半導體器件的實施方式中，源極汲極結構130可為P型磊晶結構。N型磊晶結構之材質可為磷化矽、碳化矽、磷碳化矽、矽、III-V族半導體材料化合物或其組合。P型磊晶結構之材質可為矽鍺、碳化矽鍺、鍺、矽、III-V 族半導體材料化合物或其組合。在形成N型磊晶結構時，N型雜質例如磷或砷可摻雜磊晶中。舉例來說，當N型磊晶結構包含磷化矽或碳化矽時，N型雜質摻雜於其中。另外，在形成P型磊晶結構時，P型雜質例如硼或二氟化硼可摻雜磊晶中。舉例來說，當P型磊晶結構包含矽鍺時，P型雜質摻雜於其中。磊晶製程包含化學氣相沉積技術(舉例來說，氣相磊晶(Vapor-phase Epitaxy，VPE)且/或超高真空化學氣相沉積(Ultra-high Vacuum Chemical Vapor Deposition，UHV-CVD))、分子束磊晶且/或其他適合製程。源極汲極結構130在磊晶的同時摻雜(In-situ Doped)。假如源極汲極結構130不是在磊晶的同時摻雜，進行第二佈植製程(即接面佈植製程(Junction Implant Process))以摻雜源極汲極結構130。可以進行一或多個退火製程以活化源極汲極結構130。退火製程包含快速熱退火製程(Rapid Thermal Annealing，RTA)且/或雷射退火製程(Laser Annealing)。
另外，間隔層141設置於閘極結構121的側壁上，且間隔層143設置於閘極結構123的側壁上。在一些實施方式中，間隔層141、143的至少其中之一包含一或多層，包含氮化矽、氮氧化矽、氧化矽或其他介電材料。可能的形成方法包含電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低壓化學氣相沉積(Low-pressure Chemical Vapor Deposition，LPCVD)、在低於一大氣壓的環境中進行的化學氣相沉積 (Sub-atmospheric Chemical Vapor Deposition，SACVD)與其他沉積方法。
另外，硬遮罩層145為設置於閘極結構121的頂面上，且硬遮罩層147為設置於閘極結構123的頂面上。硬遮罩層145、147可包含氮化矽或類似材料。硬遮罩層145、147可藉由使用化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、其他適合製程或其組合形成。
然後，形成介電層150於閘極結構121、123與源極汲極結構130上。介電層150為層間介電層(Interlayer Dielectric，ILD)。介電層150之材質為介電材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施方式中，介電層150之材質為低介電常數介電材料，以提升阻容遲滯(Resistive-Capacitive Delay)。低介電常數介電材料的介電常數低於二氧化矽的介電常數。可以藉由引入碳或氟原子降低介電材料的介電常數。舉例來說，引入碳原子至二氧化矽，其κ值為3.9，以形成摻雜氫化碳的氧化矽(Hydrogenated Carbon-doped Silicon Oxide)，其κ值在2.7至3.3之間，且引入氟原子至二氧化矽以形成氟矽酸鹽玻璃(Fluorosilicate Glass，FSG)，其κ值在3.5至3.9之間，因而降低其κ值。在一些實施方式中，低介電常數介電材料為例如摻雜納米孔碳的氧化物(Nanopore Carbon Doped Oxide，CDO)、黑鑽石(Black Diamond，BD)、苯環丁烯(Benzocyclobutene，BCB)的基礎聚合物、芳香族(烴)熱固性聚合物(Aromatic Thermosetting Polymer， ATP)、氫倍半矽氧烷(Hydrogen Silsesquioxane，HSQ)、甲基倍半矽氧烷(Methyl Silsesquioxane，MSQ)、聚亞芳基醚(Poly-arylene Ethers，PAE)、摻雜氮的類金剛石碳(Diamond-like Carbon，DLC)或其組合。介電層150可藉由例如化學氣相沉積、旋塗或其組合形成。
如第2圖所繪示，於介電層150中形成開口151，以裸露源極汲極結構130與間隔層141、143的至少其中之一的至少一部份。開口151為藉由微影與蝕刻製程形成。微影與蝕刻製程包含塗佈光阻、曝光、顯影、蝕刻與移除光阻。光阻藉由例如旋塗塗佈於介電層150上。接著，光阻被預烤以除去多餘的光阻劑。在預烤後，光阻暴露於具有圖案的強烈光線。
強烈光線為例如波長為約436奈米的G-光線(G-line)、波長為約365奈米的I-光線(I-line)、波長為約248奈米的氟化氪(Krypton Fluoride)準分子雷射、波長為約193奈米的氟化氬(Argon Fluoride)準分子雷射、波長為約157奈米的氟(Fluoride)準分子雷射或其組合。曝光工具的最後透鏡和光阻表面之間的空間在曝光時可以填充具有大於一的折射率的液態介質，以提高微影分辨率。光阻暴露於光線將引起化學變化，使部分光阻可溶於顯影劑。
接著，在顯影前可以進行後曝光烘烤(Post-exposure Bake，PEB)，以幫助減少入射光的破壞 性和建設性干涉圖案所造成的駐波現象。然後將顯影劑施加到光阻上以移除可溶於顯影劑的部分光阻。然後硬烘烤剩餘的光阻，以固化剩餘的光阻。
沒有被剩餘的光阻保護的至少部分介電層150會被蝕刻而形成開口151。蝕刻製程可為乾蝕刻，例如反應式離子蝕刻(Reactive Ion Etching，RIE)、電漿增強(Plasma Enhanced，PE)的蝕刻或感應耦合電漿(Inductively Coupled Plasma，ICP)蝕刻。在一些實施方式中，當介電層150之材質為氧化矽時，可以使用以氟為基礎的反應式離子蝕刻形成開口151。用來乾蝕刻介電層150的氣體蝕刻劑可為例如四氟化碳/氧。
在開口151形成後，光阻可以藉由例如電漿灰化、剝離或其組合自介電層150移除。電漿灰化使用電漿源產生一個單原子反應性物質，例如氧或氟。反應性物質與光阻結合形成灰分，然後灰分為藉由真空幫浦移除。剝離使用光阻剝離劑，例如丙酮或酚溶劑，以自介電層150移除光阻。
如第3圖所繪示，形成保護層160於介電層150的頂面上、開口151的至少一側壁上(即介電層150的至少一側壁與至少部分裸露的間隔層141、143)與裸露的源極汲極結構130的頂面上。保護層160可包含例如氮化矽、氮氧化矽等。保護層160可藉由原子層沉積製程、其他適合製程或其組合形成。
如第4圖所繪示，進行非等向性蝕刻以移除位於介電層150的頂面上與裸露的源極汲極結構130上的保護層160，同時使保護層160仍然覆蓋開口151的側壁(即介電層150的側壁與間隔層141、143)。於是，保護層160沒有覆蓋源極汲極結構130。在一些實施方式中，非等向性蝕刻製程可為乾蝕刻，例如反應式離子蝕刻、電漿增強的蝕刻或感應耦合電漿蝕刻。
如第5圖所繪示，過度填充(Overfill)導電層170於開口151，然後移除位於開口151外的多餘導電層170。導電層170之材質為金屬，例如銅(Copper)、鋁(Aluminum)、鎢(Tungsten)、鎳(Nickel)、鈷(Cobalt)、鈦(Titanium)、鉑(Platinum)、鉭(Tantalum)或其組合。導電層170可藉由例如電化學沉積製程(Electrochemical Deposition)、物理氣相沉積製程、化學氣相沉積製程或其組合形成。
移除位於開口151外的多餘導電層170為藉由移除製程移除。在一些實施方式中，多餘的導電層170為藉由化學機械研磨製程(Chemical Mechanical Polishing，CMP)移除。在一些實施方式中，當導電層170之材質為銅時，化學機械研磨製程的研磨液為例如懸浮磨料顆粒、氧化劑與腐蝕抑制劑的混合物，且研磨液為酸性的。在完成化學機械研磨製程後，形成導電栓塞171(導電層170)於開口151中。導電栓塞171電性連接源極汲極結構130。
如第6圖所繪示，回蝕(Etch Back)介電層150以裸露保護層160的至少一部分。介電層150的蝕刻製程可為乾蝕刻，例如反應式離子蝕刻、電漿增強的蝕刻或感應耦合電漿蝕刻。在一些實施方式中，當介電層150之材質為氧化矽時，可以使用以氟為基礎的反應式離子蝕刻回蝕介電層150。用來乾蝕刻介電層150的氣體蝕刻劑可為例如四氟化碳/氧。
如第6圖與第7圖所繪示，移除保護層160，因而形成孔隙191，孔隙191位於導電栓塞171與開口151的至少一側壁之間(即介電層150的側壁與間隔層141、143。在一些實施方式中，可以執行選擇性濕蝕刻製程，其為化學性蝕刻，以移除保護層160。濕蝕刻溶液包含熱磷酸溶液。濕蝕刻製程有可調節的蝕刻參數，如所用的蝕刻劑、蝕刻溫度、蝕刻溶液的濃度、蝕刻時的壓力、蝕刻劑的流速以及其他合適的參數。
如第7圖所繪示，形成至少一終止層(Stop Layer)180於介電層150與導電栓塞171上，於是終止層180覆蓋導電栓塞171。終止層180可包含例如氮氧化矽、碳化矽、氮氧化矽碳、氮化矽、摻雜碳的氮化矽或類似的材料。終止層180可藉由物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、其他適合製程或其組合形成。
根據本揭露另一實施方式，一種半導體結構100包含基板110、閘極結構121、123、間隔層141、143、源極汲極結構130以及導電栓塞171。閘極結構121、123 設置於基板110上。間隔層141設置於閘極結構121的至少一側壁上，間隔層143設置於閘極結構123的至少一側壁上。源極汲極結構130設置於間隔層141、143之間。導電栓塞171電性連接源極汲極結構130，其中在導電栓塞171與間隔層141之間與導電栓塞171與間隔層143之間具有孔隙191。
半導體結構100更包含介電層150。介電層150設置於閘極結構121、123的至少其中之一上，且具有開口151於其中，其中開口151裸露源極汲極結構130，且導電栓塞171的至少一部分設置於開口151中。導電栓塞171至少藉由開口151電性連接源極汲極結構130，其中在導電栓塞171與開口151的至少一側壁之間具有孔隙191。
半導體結構100更包含硬遮罩層145、147。硬遮罩層145為設置於閘極結構121的頂面上，且硬遮罩層147為設置於閘極結構123的頂面上。換句話說，硬遮罩層145設置於閘極結構121與介電層150之間，硬遮罩層147設置於閘極結構123與介電層150之間。
進一步來說，開口151裸露至少部份間隔層141、143，且孔隙191更位於導電栓塞171與間隔層141的裸露部分之間與導電栓塞171與間隔層143的裸露部分之間。
孔隙191中具有氣體於其中。換句話說，孔隙191可以充滿氣體。應了解到，以上所舉之孔隙191的具體實施方式僅為例示，並非用以限制本揭露，本揭露所屬技 術領域中具有通常知識者，應視實際需要，彈性選擇孔隙191的具體實施方式。
具體而言，導電栓塞171自開口151凸出。應了解到，以上所舉之導電栓塞171的具體實施方式僅為例示，並非用以限制本揭露，本揭露所屬技術領域中具有通常知識者，應視實際需要，彈性選擇導電栓塞171的具體實施方式。
孔隙191形成於導電栓塞171與間隔層141之間與導電栓塞171與間隔層143之間。換句話說，孔隙191形成於導電栓塞171與開口151的至少一側壁之間。因為空氣的介電常數為1，遠低於介電材料，因此導電栓塞171與閘極結構121、123之間的電性絕緣效果會較佳。於是，器件效能可以因此提升，且寄生電容也會變小。進一步來說，因為器件效能將會提升，所以圖案化和蝕刻製程與疊對控制(Overlay Control)的負載要求可以在不影響器件良率的前提下減輕。另外，因為寄生電容變小，半導體結構100的尺寸將可以進一步縮小。
根據本揭露一實施方式，一種半導體結構包含基板、至少一第一閘極結構、至少一第一間隔層、至少一源極汲極結構以及導電栓塞。第一閘極結構設置於基板上。第一間隔層設置於第一閘極結構的至少一側壁上。源極汲極結構相鄰於第一間隔層。導電栓塞電性連接源極汲極結構，其中在導電栓塞與第一間隔層之間具有孔隙。
根據本揭露另一實施方式，一種半導體結構包含基板、至少一閘極結構、至少一源極汲極結構、至少一介電層以及導電栓塞。閘極結構設置於基板上。源極汲極結構設置於基板上。介電層至少設置於閘極結構上，且具有開口於其中，其中開口裸露源極汲極結構。導電栓塞至少藉由開口電性連接源極汲極結構，其中在導電栓塞與開口的至少一側壁之間具有孔隙。
根據本揭露又一實施方式，一種製造半導體結構的方法包含以下步驟。首先，形成介電層於至少一閘極結構上與至少一源極汲極結構上。接著，於介電層中形成開口，以裸露源極汲極結構。然後，形成保護層至少於開口的至少一側壁上。接著，形成導電栓塞於開口中，其中導電栓塞電性連接源極汲極結構。最後，在形成導電栓塞後，移除保護層。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種半導體結構，包含：一基板；至少一第一閘極結構，設置於該基板上；至少一第一間隔層，設置於該第一閘極結構的至少一側壁上；至少一源極汲極結構，相鄰於該第一間隔層，其中該第一間隔層設置於該源極汲極結構的該側壁上；以及一導電栓塞，電性連接該源極汲極結構，其中在該導電栓塞與該第一間隔層之間具有一孔隙。
  2. 如請求項1所述之半導體結構，更包含：一硬遮罩層，設置於該第一閘極結構的一頂面上。
  3. 一種半導體結構，包含：一基板；至少一閘極結構，設置於該基板上；至少一源極汲極結構，設置於該基板上；至少一介電層，至少設置於該閘極結構上，且具有一開口於其中，其中該開口裸露該源極汲極結構；以及一導電栓塞，至少藉由該開口電性連接該源極汲極結構，在該導電栓塞與該開口的至少一側壁之間具有一孔隙，其中該源極汲極結構的一頂部高於該閘極結構的一底部。
  4. 如請求項3所述之半導體結構，更包含：至少一間隔層，設置於該閘極結構的至少一側壁上，其中該開口裸露該間隔層的至少一部份，且該孔隙更位於該導電栓塞與該間隔層的該部分之間。
  5. 如請求項3所述之半導體結構，其中該孔隙具有氣體於其中。
  6. 如請求項3所述之半導體結構，其中該導電栓塞凸出於該開口。
  7. 如請求項1或3所述之半導體結構，其中該源極汲極結構包含至少一源極汲極應力源(Stressor)。
  8. 一種製造半導體結構的方法，包含：形成一介電層於至少一閘極結構上與至少一源極汲極結構上，其中該源極汲極結構的一頂部高於該閘極結構的一底部；於該介電層中形成一開口，以裸露該源極汲極結構；形成一保護層至少於該開口的至少一側壁上；形成一導電栓塞於該開口中，其中該導電栓塞電性連接該源極汲極結構；以及在形成該導電栓塞後，移除該保護層。
  9. 如請求項8所述之方法，更包含：在形成該導電栓塞後，回蝕(Etch Back)該介電層以裸露該保護層的至少一部份。
  10. 如請求項8所述之方法，其中該保護層為藉由化學性蝕刻移除。
TW105139114A 2015-12-18 2016-11-28 半導體結構與其製造方法 TWI641047B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562269667P 2015-12-18 2015-12-18
US62/269,667 2015-12-18
US14/987,598 US10164029B2 (en) 2015-12-18 2016-01-04 Semiconductor structure and manufacturing method thereof
US14/987,598 2016-01-04

Publications (2)

Publication Number Publication Date
TW201732931A TW201732931A (zh) 2017-09-16
TWI641047B true TWI641047B (zh) 2018-11-11

Family

ID=59066396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139114A TWI641047B (zh) 2015-12-18 2016-11-28 半導體結構與其製造方法

Country Status (3)

Country Link
US (3) US10164029B2 (zh)
CN (1) CN106898597B (zh)
TW (1) TWI641047B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10164029B2 (en) * 2015-12-18 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10319627B2 (en) * 2016-12-13 2019-06-11 Globalfoundries Inc. Air-gap spacers for field-effect transistors
US10747723B2 (en) 2017-11-16 2020-08-18 Verizon Digital Media Services Inc. Caching with dynamic and selective compression of content
US10608096B2 (en) * 2018-06-11 2020-03-31 International Business Machines Corporation Formation of air gap spacers for reducing parasitic capacitance
US10755970B2 (en) * 2018-06-15 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structures
CN108777253B (zh) * 2018-08-10 2023-10-27 长鑫存储技术有限公司 一种动态随机存储器结构及其形成方法
US11101385B2 (en) * 2018-09-19 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with air gap and method for forming the same
KR102609556B1 (ko) 2018-11-23 2023-12-04 삼성전자주식회사 집적회로 장치
DE102020114875B4 (de) * 2019-08-30 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-vorrichtung und verfahren
US11456383B2 (en) * 2019-08-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a contact plug with an air gap spacer
US11380794B2 (en) * 2020-05-08 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device having contact plugs with re-entrant profile
US11978661B2 (en) * 2020-12-11 2024-05-07 Globalfoundries U.S. Inc. Ultralow-K dielectric-gap wrapped contacts and method
US20220310441A1 (en) 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Air Spacer Surrounding Conductive Features and Method Forming Same
CN113707602B (zh) * 2021-08-25 2023-10-27 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130248950A1 (en) * 2012-03-20 2013-09-26 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same
US20140054713A1 (en) * 2012-08-22 2014-02-27 Jung-Chan Lee Semiconductor device and a method for fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829603B1 (ko) * 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
KR101164972B1 (ko) * 2010-12-31 2012-07-12 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
US8637930B2 (en) 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
US9269609B2 (en) * 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
CN103515211A (zh) 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 具有空气间隙的半导体器件的制造方法
US8847401B2 (en) * 2012-10-31 2014-09-30 International Business Machines Corporation Semiconductor structure incorporating a contact sidewall spacer with a self-aligned airgap and a method of forming the semiconductor structure
US8841711B1 (en) * 2013-03-12 2014-09-23 Globalfoundries Inc. Methods of increasing space for contact elements by using a sacrificial liner and the resulting device
KR102002980B1 (ko) * 2013-04-08 2019-07-25 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9305835B2 (en) * 2014-02-26 2016-04-05 International Business Machines Corporation Formation of air-gap spacer in transistor
US9871121B2 (en) 2014-03-10 2018-01-16 Qualcomm Incorporated Semiconductor device having a gap defined therein
US20160005833A1 (en) * 2014-07-03 2016-01-07 Applied Materials, Inc. Feol low-k spacers
US9716154B2 (en) * 2015-12-17 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having a gas-filled gap
US10164029B2 (en) * 2015-12-18 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9666533B1 (en) * 2016-06-30 2017-05-30 International Business Machines Corporation Airgap formation between source/drain contacts and gates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130248950A1 (en) * 2012-03-20 2013-09-26 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same
US20140054713A1 (en) * 2012-08-22 2014-02-27 Jung-Chan Lee Semiconductor device and a method for fabricating the same

Also Published As

Publication number Publication date
US10483364B2 (en) 2019-11-19
US20170179241A1 (en) 2017-06-22
TW201732931A (zh) 2017-09-16
US10164029B2 (en) 2018-12-25
CN106898597B (zh) 2020-10-30
US20180374923A1 (en) 2018-12-27
US20200066853A1 (en) 2020-02-27
US10879364B2 (en) 2020-12-29
CN106898597A (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
TWI641047B (zh) 半導體結構與其製造方法
TWI601238B (zh) 半導體結構與其製造方法
US10868002B2 (en) Semiconductor structure and manufacturing method thereof
TWI626715B (zh) 半導體結構與其製造方法
TWI641048B (zh) 半導體結構與其製造方法
US20200052080A1 (en) Semiconductor structure and manufacturing method thereof