CN113707602B - 半导体结构的形成方法及半导体结构 - Google Patents

半导体结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN113707602B
CN113707602B CN202110984437.3A CN202110984437A CN113707602B CN 113707602 B CN113707602 B CN 113707602B CN 202110984437 A CN202110984437 A CN 202110984437A CN 113707602 B CN113707602 B CN 113707602B
Authority
CN
China
Prior art keywords
dielectric
layer
forming
initial
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110984437.3A
Other languages
English (en)
Other versions
CN113707602A (zh
Inventor
李婷
周厚宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110984437.3A priority Critical patent/CN113707602B/zh
Publication of CN113707602A publication Critical patent/CN113707602A/zh
Priority to PCT/CN2021/138392 priority patent/WO2023024344A1/zh
Priority to US18/150,275 priority patent/US20230163025A1/en
Application granted granted Critical
Publication of CN113707602B publication Critical patent/CN113707602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供了一种半导体结构的形成方法及半导体结构，半导体结构的形成方法包括，提供基底，基底包括介质层以及间隔设置于介质层中的焊盘；形成介电结构，介电结构暴露出焊盘以及部分介质层；形成绝缘结构，绝缘结构形成于介电结构的侧壁，绝缘结构覆盖介电结构的第一部分侧壁，介电结构的第二部分侧壁与绝缘结构之间形成空气隙；形成导电结构，导电结构覆盖暴露出的焊盘，以及绝缘结构的部分外侧壁面。在本公开中，半导体结构中相邻的导电结构被介电结构、绝缘结构以及空气隙隔开，空气隙的存在降低导电结构间的寄生电容。

Description

半导体结构的形成方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。
背景技术
随着集成电路的集成度不断提高，晶体管的特征尺寸不断缩小，互连引线之间的间距减小，互连引线间的寄生电容与互连引线之间的间距成反比，互连引线之间的寄生电容增大，导致后段互连结构的电阻电容(Resistor Capacitor，RC)延迟呈现显著增加的趋势。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种半导体结构的形成方法及半导体结构。
本公开的第一方面提供一种半导体结构的形成方法，所述形成方法包括：
提供基底，所述基底包括介质层以及间隔设置于所述介质层中的焊盘；
形成介电结构，所述介电结构暴露出所述焊盘以及部分所述介质层；
形成绝缘结构，所述绝缘结构形成于所述介电结构的侧壁，所述绝缘结构覆盖所述介电结构的第一部分侧壁，所述介电结构的第二部分侧壁与所述绝缘结构之间形成空气隙；
形成导电结构，所述导电结构覆盖暴露出的所述焊盘，以及所述绝缘结构的外侧壁面。
本公开的第二方面提供一种半导体结构，所述半导体结构包括：
基底，所述基底包括介质层以及间隔设置于所述介质层中的焊盘；
介电结构，所述介电结构暴露出所述焊盘以及部分所述介质层，所述介电结构在所述基底上的投影区域位于所述介质层的区域内，且所述介电结构在所述基底上的投影区域小于所述介质层的区域；
绝缘结构，所述绝缘结构设置于所述介电结构的侧壁，所述绝缘结构覆盖所述介电结构的第一部分侧壁，所述介电结构的第二部分侧壁与所述绝缘结构之间设置有空气隙；
导电结构，所述导电结构覆盖暴露出的所述焊盘，以及所述绝缘结构的外侧壁面。
本公开提供的半导体结构的形成方法及半导体结构，半导体结构中相邻的导电结构被介电结构、绝缘结构以及空气隙隔开，空气隙的存在降低导电结构之间的寄生电容。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体结构的形成方法的流程图；
图2是根据一示例性实施例示出的一种半导体结构的形成方法中形成绝缘结构的流程图；
图3是根据一示例性实施例示出的一种半导体结构的形成方法中形成牺牲结构的流程图；
图4是根据一示例性实施例示出的一种半导体结构的形成方法中去除部分初始绝缘结构的流程图；
图5是根据一示例性实施例示出的一种半导体结构的形成方法中形成介电结构的流程图；
图6是根据一示例性实施例示出的一种半导体结构的形成方法中去除部分初始介电结构，形成介电结构的流程图；
图7是根据一示例性实施例示出的一种半导体结构的形成方法中形成导电结构的流程图；
图8是根据一示例性实施例示出的一种半导体结构的形成方法中在提供的基底上形成隔离层和介电层的示意图。
图9是根据一示例性实施例示出的一种半导体结构的形成方法中在介电层上形成第一掩膜层的示意图。
图10是根据一示例性实施例示出的一种半导体结构的形成方法中形成初始介电结构的示意图。
图11是根据一示例性实施例示出的一种半导体结构的形成方法中形成硬掩膜层的示意图。
图12是根据一示例性实施例示出的一种半导体结构的形成方法中在硬掩膜层上形成第二掩膜层的示意图。
图13是根据一示例性实施例示出的一种半导体结构的形成方法中形成介电结构的示意图。
图14是根据一示例性实施例示出的一种半导体结构的形成方法中形成初始牺牲结构的示意图。
图15是根据一示例性实施例示出的一种半导体结构的形成方法中形成牺牲结构的示意图。
图16是图15中A处的局部放大图。
图17是根据一示例性实施例示出的一种半导体结构的形成方法中形成初始绝缘结构的示意图。
图18是根据一示例性实施例示出的一种半导体结构的形成方法中去除牺牲结构形成空气隙的示意图。
图19是根据一示例性实施例示出的一种半导体结构的形成方法中形成辅助结构的示意图。
图20是根据一示例性实施例示出的一种半导体结构的形成方法中形成绝缘结构的示意图。
图21是图20中A处的局部放大图。
图22是根据一示例性实施例示出的一种半导体结构的形成方法中形成阻挡层的示意图。
图23是根据一示例性实施例示出的一种半导体结构的形成方法中形成种子层的示意图。
图24是根据一示例性实施例示出的一种半导体结构的形成方法中形成导电层的示意图。
图25是根据一示例性实施例示出的一种半导体结构的形成方法中形成导电结构的示意图。
附图标记：
100、基底；110、介质层；120、焊盘；130、隔离层；140、介电层；150、第一掩膜层；
200、介电结构；201、初始介电结构；210、隔离部；220、介电部；221、介电部的第一部分；222、介电部的第二部分；
300、绝缘结构；310、初始绝缘结构；
400、空气隙；410、第一空气隙；420、第二空气隙；
500、导电结构；510、阻挡层；520、种子层；530、导电层；
600、牺牲结构；610、初始牺牲结构；
700、辅助结构；
800、硬掩膜层；801、刻蚀停止层；810、第二掩膜层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在集成电路后段工艺中，为了降低互连引线的电阻电容延迟使用铜取代铝作为互连材料。由于铜化合物挥发的温度高于半导体生产的使用温度，等离子体不能与铜发生反应生成易挥发的副产物，即铜作为互连材料无法通过干法刻蚀来实现布线工艺。在相关技术中，采用铜大马士革工艺实现铜作为互连材料的后段互连的布线工艺，包括如下的步骤：
在平面基体上淀积低K介电材料形成介电层。
通过光刻和刻蚀工艺在介电层中形成镶嵌的通孔和沟槽。
淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽。
化学机械研磨(CMP)平坦化去除介电层上多余金属，形成平面铜互连。
但是，大马士革工艺在介电层中形成镶嵌的通孔和沟槽，形成的半导体结构的互联引线之间的寄生电容较高。
本公开示例性的实施例中提供一种半导体结构的形成方法，如图1所示，图1示出了根据本公开一示例性的实施例提供的半导体结构的形成方法的流程图，图8-图25为半导体结构的形成方法的各个阶段的示意图，下面结合图8-图25对半导体结构的形成方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(Dynamic Random Access Memory，DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的形成方法，包括如下的步骤：
步骤S100：提供基底，基底包括介质层以及间隔设置于介质层中的焊盘。
如图8所示，基底100包括介质层110以及间隔设置于介质层110中的焊盘120。介质层110可以包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)，例如，介质层110可以包括氟掺杂的氧化硅、碳掺杂的氧化硅、多孔氧化硅、多孔碳掺杂的氧化硅、有机聚合物或硅酮基聚合物。在实施例中，介质层110可以包括非掺杂的硅酸盐玻璃(Undoped SilicateGlass，USG)、硼掺杂的硅酸盐玻璃(Boron-Silicate Glass，BSG)、磷掺杂的硅酸盐玻璃(phospho-silicate Glass，PSG)或硼掺杂的磷硅酸盐玻璃((Boro-phospho-silicateGlass，BPSG)等氧化物。
如图8所示，焊盘120可以为金属焊盘，例如焊盘120可以为包括铜材料的金属焊盘。
步骤S200：形成介电结构，介电结构暴露出焊盘以及部分介质层。
如图13所示，在基底100顶面形成介电结构200，介电结构200设置在介质层110上，介电结构200暴露出焊盘120顶面和部分介质层110的顶面。
步骤S300：形成绝缘结构，绝缘结构形成于介电结构的侧壁，绝缘结构覆盖介电结构的第一部分侧壁，介电结构的第二部分侧壁与绝缘结构之间形成空气隙。
如图20、图21所示，形成绝缘结构300后，绝缘结构300和空气隙400覆盖了介电结构200暴露出的介质层110，暴露出焊盘120顶面，绝缘结构300的侧壁和暴露的焊盘120围设成位于两个相邻绝缘结构300之间的沟槽。
其中，绝缘结构300的材料可以包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)。
步骤S400：形成导电结构，导电结构覆盖暴露出的焊盘，以及绝缘结构的外侧壁面。
如图25所示，导电结构500的材料包括铜或钨中的至少一种。
本实施例形成的半导体结构中，导电结构形成于由绝缘结构的侧壁和暴露的焊盘形成的沟槽中，相邻的导电结构被介电结构、绝缘结构以及空气隙隔开，空气的介电常数低，以降低导电结构之间的寄生电容。
根据一个示例性实施例，本实施例是对上述实施例步骤S300的实施方式的说明。如图2所示，图2示出了根据本实施例提供的半导体结构的形成方法中步骤S300形成绝缘结构的流程图，包括：
步骤S310：形成牺牲结构，牺牲结构覆盖介电结构的第二部分侧壁。
如图15、图16所示，可以通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺沉积形成牺牲结构600，牺牲结构600的材料包括可以与氧等离子体反应生成气体的碳化物，牺牲结构600覆盖介电结构200的部分侧壁。
在本实施例中，通过牺牲结构600覆盖介电结构200侧壁位置及覆盖面积定义后续步骤中形成的空气隙400的位置和尺寸。在本实施例中，牺牲结构600覆盖介电结构200的第二部分侧壁，暴露出介电结构200的第一部分侧壁。
步骤S320：形成初始绝缘结构，初始绝缘结构覆盖牺牲结构、介电结构暴露的第一部分侧壁以及暴露出的焊盘。
如图17所示，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积形成初始绝缘结构310，初始绝缘结构310的材料可以包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)。
步骤S330：去除牺牲结构，在初始绝缘结构和介电结构之间形成空气隙。
可通过氧等离子体释放去除牺牲结构600，在初始绝缘结构310和介电结构200之间形成空气隙400。
步骤S340：去除部分初始绝缘结构，暴露出焊盘的顶面以及介电结构的顶面，被保留的初始绝缘结构形成绝缘结构。
如图20所示，采用干法刻蚀工艺去除部分初始绝缘结构310，暴露出焊盘120的顶面以及介电结构200的顶面，被保留的初始绝缘结构310形成绝缘结构300，绝缘结构300覆盖介电结构200的第一部分侧壁，介电结构200的第二部分侧壁与绝缘结构300之间形成空气隙400。
其中，在本实施例中可以通过含氧等离子体反应刻蚀去除牺牲结构600。例如，将步骤S320中的半导体结构置于等离子反应腔中，向等离子反应腔中通入解离气体，解离气体为可解离出氧等离子的气体。高温条件下，射频激发解离气体使其解离出氧等离子体，通过氧等离子体反应去除牺牲结构600，在初始绝缘结构310和介电结构200之间，牺牲结构600原所在位置形成空气隙400，在本实施例中，初始绝缘结构310和介电结构200的第二部分侧壁之间形成空气隙400。
本实施例中，通过在介电结构的部分侧壁和初始绝缘结构之间形成牺牲结构，再去除牺牲结构的方式形成位于介电结构和初始绝缘结构之间的空气隙，使得形成的空气隙密封设置在介电结构和初始绝缘结构之间。而且，通过氧等离子体去除牺牲结构形成的空气隙的合格率更高，避免出现刻蚀形成空气隙造成初始绝缘结构的坍塌的问题。
根据一个示例性实施例，本实施例是对上述实施例步骤S310的实施方式的说明。如图3所示，图3示出了根据本实施例提供的半导体结构的形成方法中步骤S310形成牺牲结构的流程图，包括：
步骤S311：形成初始牺牲结构，初始牺牲结构覆盖介电结构和焊盘。
如图14所示，参照图13，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积形成初始牺牲结构610，初始牺牲结构610的材料包括可以与氧等离子体反应生成气体的碳化物。
步骤S312：去除部分初始牺牲结构，暴露出焊盘，被保留的初始牺牲结构覆盖介电结构的第二部分侧壁形成牺牲结构。
如图15、图16所示，参照图14，可以通过干法刻蚀工艺各向异性刻蚀初始牺牲结构610，在竖直方向的刻蚀速度大于水平方向的刻蚀速度，去除覆盖在焊盘120顶面以及介电结构200顶面的初始牺牲结构610以及覆盖介电结构200的第一部分侧壁的初始牺牲结构610，保留的初始牺牲结构610形成牺牲结构600，牺牲结构600覆盖介电结构200的第二部分侧壁。
本实施例中，通过在介电结构的部分侧壁和初始绝缘结构之间形成牺牲结构，再去除牺牲结构的方式形成位于介电结构和初始绝缘结构之间的空气隙，使得形成的空气隙密封设置在介电结构和初始绝缘结构之间。而且，牺牲结构的材料包括碳化物，通过氧等离子体去除牺牲结构形成的空气隙的合格率更高，避免出现刻蚀形成空气隙造成初始绝缘结构的坍塌的问题。
根据一个示例性实施例，本实施例是对上述实施例步骤S320的实施方式的说明。如图4所示，图4示出了根据本实施例提供的半导体结构的形成方法中步骤S320去除部分初始绝缘结构的流程图，包括：
步骤S321：形成辅助结构，辅助结构覆盖初始绝缘结构。
如图19所示，参照图18，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积形成辅助结构700，辅助结构700的材料可以包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)，辅助结构700的材料与初始绝缘结构310的材料相同。
步骤S322：去除辅助结构以及部分初始绝缘结构，暴露出焊盘的顶面以及介电结构的顶面。
如图20所示，参照图19，在本实施例中，去除辅助结构700以及部分初始绝缘结构310，包括：
刻蚀去除部分辅助结构700，暴露出覆盖焊盘120的初始绝缘结构310以及覆盖介电结构200的顶面的初始绝缘结构310。其中，可以通过干法刻蚀工艺各向异性刻蚀辅助结构700，刻蚀辅助结构700时，在竖直方向的刻蚀速度大于水平方向的刻蚀速度，去除覆盖焊盘120顶面、覆盖介电结构200顶面的辅助结构700以及覆盖介电结构200侧壁的部分辅助结构700，暴露出覆盖焊盘120的初始绝缘结构以及覆盖介电结构的顶面的初始绝缘结构310。
继续通过干法刻蚀工艺各向异性刻蚀其余部分辅助结构700以及暴露出的初始绝缘结构310，在竖直方向的刻蚀速度大于水平方向的刻蚀速度，去除辅助结构700、覆盖焊盘120的初始绝缘结构310以及覆盖介电结构200的顶面的初始绝缘结构310。
本实施例在初始绝缘结构上形成辅助结构，通过刻蚀工艺在竖直方向的刻蚀速度和水平方向的刻蚀速度的速度差，刻蚀去除辅助结构以及覆盖焊盘以及覆盖介电结构顶面的初始绝缘结构，暴露出焊盘的顶面以便于后续在焊盘上形成导电结构，保留覆盖介电结构侧壁的初始绝缘结构不被刻蚀去除，保证空气隙密封设置在绝缘结构和中间的侧壁之间不被破坏，维持空气隙的完整性和密封性。
根据一个示例性实施例，本实施例是对上述实施例步骤S200的实施方式的说明。如图5所示，图5示出了根据本实施例提供的半导体结构的形成方法中步骤S200形成介电结构的流程图，包括：
步骤S210：形成隔离层，隔离层覆盖基底的顶面。
参照图8，隔离层130的材料可以包括氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)。
步骤S220：形成介电层，介电层覆盖隔离层的顶面。
参照图8，介电层140的材料为低K介电材料。
步骤S230：形成第一掩膜层，第一掩膜层覆盖介电层的部分顶面，第一掩膜层在基底上的投影区域位于介质层的区域内，且第一掩膜层在基底上的投影区域小于介质层的区域。
如图9所示，参照图8，在介电层140的顶面形成第一掩膜层150，第一圆掩膜层150在基底100上的投影区域位于介质层110的区域内，且第一掩膜层150在基底100上的投影区域小于介质层110的区域。在本申请实施例中，第一掩膜层150在基底100上的投影区域的至少一侧边缘和同侧的介质层110的边缘间隔设置，也既根据第一掩膜层150刻蚀得到的初始介电结构201的至少一侧形成有用于后续步骤中形成空气隙400的空间。在本申请部分实施例中，第一掩膜层150在基底100上的投影区域的两侧边缘和介质层110的两侧边缘均间隔设置，也既根据第一掩膜层150刻蚀得到的初始介电结构201的两侧均形成用于后续步骤中形成空气隙400的空间。
步骤S240：去除第一掩膜层暴露出的介电层和隔离层，被保留的介电层和隔离层形成初始介电结构。
如图10所示，参照图9，通过干法或湿法刻蚀工艺去除第一掩膜层150暴露出的介电层140和隔离层130，以介质层110的顶面作为刻蚀停止层，暴露出介质层110的顶面停止刻蚀，形成初始介电结构201。
步骤S250：去除部分初始介电结构，形成介电结构。
如图13所示，参照图10，去除部分初始介电结构201，在初始介电结构201上形成用于后续形成空气隙400的空间，被保留的初始介电结构201作为介电结构200。
在本实施例中，第一掩膜层150在介质层110上形成的投影大于介质层110宽度的二分之一，第一掩膜层150在介质层110上形成的投影的两侧边缘和介质层110的两侧边缘均存在间隔，根据第一掩膜层150形成的介电结构200的结构稳定、降低相邻导电结构500的干扰的效果良好，减小导电结构500间的寄生电容的效果更好。
本实施例形成的初始介电结构暴露出焊盘的顶面以及介质层的部分顶面，在初始介电结构侧边形成后续步骤中用于形成空气隙的空间，以便于在后续形成的介电结构的侧壁形成空气隙。
根据一个示例性实施例，本实施例是对上述实施例步骤S250的实施方式的说明。如图6所示，图6示出了根据本实施例提供的半导体结构的形成方法中步骤S250去除部分初始介电结构，形成介电结构的流程图，包括：
步骤S251：形成硬掩膜层，硬掩膜层覆盖初始介电结构以及初始介电结构暴露出的焊盘和部分介质层。
如图11所示，参照图10，旋涂硬掩膜材料，硬掩膜材料填充镶嵌在初始介电结构201之间的沟槽并覆盖初始介电结构201，形成硬掩膜层800。
步骤S252：形成刻蚀停止层，刻蚀停止层覆盖硬掩膜层。
如图11所示，参照图10，形成刻蚀停止层801，刻蚀停止层801覆盖硬掩膜层800。在本实施例中，刻蚀停止层801的材料包括为氮化硅。
步骤S253：形成第二掩膜层，第二掩膜层覆盖部分刻蚀停止层，第二掩膜层在基底上的投影区域位于初始介电结构在基底上的投影区域内。
如图12所示，参照图11，形成第二掩膜层810，第二掩膜层810覆盖刻蚀停止层801的部分顶面，第二掩膜层810在基底100上的投影位于初始介电结构201在基底100上形成的投影范围内，且第二掩膜层810在基底100上的投影区域小于初始介电结构201在基底100上形成的投影区域。在本申请实施例中，第二掩膜层810在基底100上的投影区域的至少一侧边缘和同侧的初始介电结构201在基底100上形成的投影边缘间隔设置。在本申请部分实施例中，第二掩膜层810在基底100上的投影区域的两侧边缘和初始介电结构201在基底100上形成的投影区域的两侧边缘均间隔设置。
步骤S254：基于第二掩膜层去除刻蚀停止层、部分硬掩膜层以及部分介电层，被保留的初始介电结构形成介电结构。
被保留的隔离层作为介电结构的隔离部，被保留的介电层作为介电结构的介电部，介电部包括第一部分和第二部分，介电部的第一部分在介质层上的投影和隔离部在基底上的投影重合，介电部的第二部分在介质层上的投影区域位于介电部的第一部分在介质层上的投影范围内。
如图13所示，参照图12，基于第二掩膜层810去除第二掩膜层810暴露出的刻蚀停止层801，将第二掩膜层810的图案转移到硬掩膜层800上，去除被第二掩膜层810的图案覆盖的硬掩膜层800，将第二掩膜层810的图案转移到初始介电结构201上。根据第二掩膜层810的图案去除初始介电结构201中未被第二掩膜层810的投影覆盖的部分介电层140，被保留的初始介电结构201形成介电结构200。介电结构200设置在介质层110上，介电部220的第一部分221与隔离部210等宽，介电部220的第二部分222的宽度比介电部220的第一部分221的宽度窄，也即在介电部220的第二部分222的至少一侧形成用于后续步骤形成空气隙400的空间。
本实施例形成的介电结构在隔离部的侧边以及介电部的第二部分的侧边分别形成有用于形成空气隙的空间，在本实施例形成的介电结构的侧壁形成绝缘结构，绝缘结构和介电结构之间可形成两个空气隙，增加空气隙的占比，以减小后续形成的导电结构之间的寄生电容。
根据一个示例性实施例，本实施例是对上述实施例步骤S300的实施方式的说明。步骤S300中形成绝缘结构，绝缘结构覆盖介电部的第一部分的侧壁以及介电部的第二部分的部分侧壁，绝缘结构和隔离部的侧壁之间形成第一空气隙，绝缘结构和介电部的第二部分的部分侧壁之间形成第二空气隙。
牺牲结构600覆盖介电结构200侧壁的面积越大，形成的空气隙400相对于介电结构200的体积占比越大，降低导电结构500之间的寄生电容的效果越好，同时伴随着绝缘结构300覆盖介电结构200侧壁的面积减小，影响绝缘结构300的稳定性，绝缘结构300容易发生倾倒。如图20、图21所示，并参照图13，绝缘结构300和隔离部210的侧壁之间形成第一空气隙410，绝缘结构300和介电部220的第二部分222的部分侧壁之间形成第二空气隙420。绝缘结构300覆盖介电部220的第一部分221的侧壁以及介电部220的第二部分220的侧壁高于绝缘结构300覆盖第二空气隙420的侧壁。
本实施例在以将第一空气隙410和第二空气隙420密封设置在绝缘结构300和介电结构200之间，增加空气隙400的占比、降低导电结构500间的寄生电容的能力更高，同时本实施例形成的绝缘结构300更稳定、牢固。
根据一个示例性实施例，本实施例是对上述实施例步骤S400的实施方式的说明。如图7所示，图7示出了根据本实施例提供的半导体结构的形成方法中步骤S400形成导电结构的流程图，包括：
S410：形成阻挡层，阻挡层覆盖绝缘结构、介电结构的顶面以及暴露出的焊盘。
如图22所示，参照图20，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积形成阻挡层510，阻挡层510的材料可以包括钽(Ta)或钽化物。在本实施例中，阻挡层510的材料为钽(Ta)。
S420：形成种子层，种子层覆盖阻挡层。
如图23所示，参照图22，采用物理气相沉积工艺(Physical Vapor Deposition，PVD)在阻挡层510上沉积铜金属形成种子层520，在180℃至250℃的温度条件下，对种子层520进行20秒至40秒预退火处理，以促进种子层520的铜晶格生长，填充种子层520中铜晶格之间的间隙，以使种子层520的铜晶格均匀连续，降低种子层520的电阻、提高种子层520的导电能力，以使形成的导电结构500具有导电连续性。
S430：形成导电层，导电层在种子层上生长。
如图24所示，参照图23，通过电镀工艺沉积金属铜，金属铜在种子层520的铜晶格上生长，形成导电层530。
S440：去除部分导电层、部分种子层、部分阻挡层、部分绝缘结构以及部分介电结构，形成导电结构。
通过化学机械研磨(Chemical-Mechanical Polishing，CMP)工艺研磨去除部分导电层530、部分种子层520、部分阻挡层510、部分绝缘结构300以及部分介电结构200，形成导电结构500，导电结构500和介电结构200的顶面平齐。
其中，在本申请部分实施例中，如图25所示，参照图24，在进行化学机械研磨(Chemical-Mechanical Polishing，CMP)时，可同时去除部分介电结构200，化学机械研磨(Chemical-Mechanical Polishing，CMP)工艺停止于第二空气隙420以上即可，以使第二空气隙420密封设置在绝缘结构300和介电结构200之间。
本实施例形成的半导体结构，导电结构被介电结构、绝缘结构以及空气隙隔开，空气隙具有低介电常数，降低导电结构间的寄生电容。
本公开示例性的实施例中提供一种半导体结构，如图25所示，包括：基底100、设置在基底100上的介电结构200、设置在介电结构200侧壁的绝缘结构300以及导电结构500。其中，如图25所示，基底100包括介质层110以及间隔设置于介质层100中的焊盘120，介电结构200暴露出焊盘120以及部分介质层110，介电结构200在基底100上的投影区域位于介质层110的区域内，且介电结构200在基底100上的投影区域小于介质层110的区域，绝缘结构300覆盖介电结构200的第一部分侧壁，介电结构200的第二部分侧壁与绝缘结构300之间设置有空气隙400，导电结构500覆盖暴露出的焊盘120，以及绝缘结构200的外侧壁面。
本实施例的半导体结构，导电结构500通过介电结构200、绝缘结构300以及介电结构200和绝缘结构300之间的空气隙400隔开，空气的介电常数接近1，可以降低导电结构500之间的寄生电容。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，区别之处在于，参照图13，介电结构200包括位于介质层110上的隔离部210以及位于隔离部210上的介电部220，绝缘结构300与隔离部210之间设置有第一空气隙410，隔离部与介电部之间设置有第二空气隙。
本实施例的半导体结构，如图25所示，参照图13，介电结构200和绝缘结构300之间设置有第一空气隙410和第二空气隙420，增加了空气隙的体积占比，降低导电结构500之间寄生电容的效果更好。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，区别之处在于，参照图13，介电部220包括第一部分221和第二部分222，介电部220的第一部分221在基底100上的投影和隔离部210在基底100上的投影重合，介电部220的第二部分222在基底100的投影区域位于介电部220的第一部分221在基底100上的投影范围内。
如图25所示，参照图13，绝缘结构300覆盖介电部220的第一部分221的侧壁以及介电部220的第二部分222的部分侧壁，绝缘结构300与介电部220的第二部分222的另一部分侧壁之间形成第二空气隙420。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，区别之处在于，导电结构500包括：覆盖绝缘结构300的侧壁以及暴露出的焊盘120的阻挡层510、覆盖阻挡层510的种子层520以及覆盖种子层520的导电层530。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：
提供基底，所述基底包括介质层以及间隔设置于所述介质层中的焊盘；
形成介电结构，所述介电结构暴露出所述焊盘以及部分所述介质层；
形成绝缘结构，其中，所述形成绝缘结构包括：
形成牺牲结构，所述牺牲结构覆盖所述介电结构的第二部分侧壁；形成初始绝缘结构，所述初始绝缘结构覆盖所述牺牲结构、所述介电结构暴露的第一部分侧壁以及暴露出的所述焊盘；去除所述牺牲结构，在所述初始绝缘结构和所述介电结构之间形成空气隙；去除部分所述初始绝缘结构，暴露出所述焊盘的顶面以及所述介电结构的顶面，被保留的所述初始绝缘结构形成所述绝缘结构；
形成导电结构，所述导电结构覆盖暴露出的所述焊盘，以及所述绝缘结构的外侧壁面。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成牺牲结构，包括：
形成初始牺牲结构，所述初始牺牲结构覆盖所述介电结构和所述焊盘；
去除部分所述初始牺牲结构，暴露出所述焊盘和部分所述介电结构，被保留的所述初始牺牲结构覆盖所述介电结构的第二部分侧壁形成所述牺牲结构。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述牺牲结构，包括：
所述牺牲结构的材料包括碳化物，通过含氧等离子体反应刻蚀去除所述牺牲结构。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述去除部分所述初始绝缘结构之前，还包括：
形成辅助结构，所述辅助结构覆盖所述初始绝缘结构；
所述去除部分所述初始绝缘结构，包括：
去除所述辅助结构以及部分所述初始绝缘结构，暴露出所述焊盘的顶面以及所述介电结构的顶面。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述去除所述辅助结构以及部分所述初始绝缘结构，包括：
刻蚀所述辅助结构，去除部分所述辅助结构，暴露出覆盖所述焊盘的所述初始绝缘结构以及覆盖所述介电结构的顶面的所述初始绝缘结构；
刻蚀其余部分所述辅助结构以及暴露出的所述初始绝缘结构，去除所述辅助结构、覆盖所述焊盘的所述初始绝缘结构以及覆盖所述介电结构的顶面的所述初始绝缘结构。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述辅助结构的材料与所述初始绝缘结构的材料相同。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成介电结构，包括：
形成隔离层，所述隔离层覆盖所述基底的顶面；
形成介电层，所述介电层覆盖所述隔离层的顶面；
形成第一掩膜层，所述第一掩膜层覆盖所述介电层的部分顶面，所述第一掩膜层在所述基底上的投影区域位于所述介质层的区域内，且所述第一掩膜层在所述基底上的投影区域小于所述介质层的区域；
去除所述第一掩膜层暴露出的所述介电层和所述隔离层，被保留的所述介电层和所述隔离层形成初始介电结构；
去除部分所述初始介电结构，形成所述介电结构。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述去除部分所述初始介电结构，包括：
形成硬掩膜层，所述硬掩膜层覆盖所述初始介电结构以及所述初始介电结构暴露出的所述焊盘和部分所述介质层；
形成刻蚀停止层，所述刻蚀停止层覆盖所述硬掩膜层；
形成第二掩膜层，所述第二掩膜层覆盖部分所述刻蚀停止层，所述第二掩膜层在所述基底上的投影区域位于所述初始介电结构在所述基底上的投影区域内；
基于所述第二掩膜层去除所述刻蚀停止层、所述硬掩膜层以及部分所述介电层，被保留的所述初始介电结构形成所述介电结构，被保留的所述隔离层作为所述介电结构的隔离部，被保留的所述介电层作为所述介电结构的介电部，所述介电部包括第一部分和第二部分，所述介电部的第一部分在所述介质层上的投影和所述隔离部在所述基底上的投影重合，所述介电部的第二部分在所述介质层上的投影区域位于所述介电部的第一部分在所述介质层上的投影范围内。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述形成绝缘结构，包括：
所述绝缘结构覆盖所述介电部的第一部分的侧壁以及所述介电部的第二部分的部分侧壁，所述绝缘结构和所述隔离部的侧壁之间形成第一空气隙，所述隔离部和所述介电部的第二部分的部分侧壁之间形成第二空气隙。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成导电结构，包括：
形成阻挡层，所述阻挡层覆盖所述绝缘结构、所述介电结构的顶面以及暴露出的所述焊盘；
形成种子层，所述种子层覆盖所述阻挡层；
形成导电层，所述导电层在所述种子层上生长；
去除部分所述导电层、部分所述种子层、部分所述阻挡层、部分所述绝缘结构以及部分所述介电结构，形成所述导电结构。
11.一种半导体结构，其特征在于，所述半导体结构包括：
基底，所述基底包括介质层以及间隔设置于所述介质层中的焊盘；
介电结构，所述介电结构暴露出所述焊盘以及部分所述介质层，所述介电结构在所述基底上的投影区域位于所述介质层的区域内，且所述介电结构在所述基底上的投影区域小于所述介质层的区域，所述介电结构包括位于所述介质层上的隔离部以及位于所述隔离部上的介电部；
绝缘结构，所述绝缘结构设置于所述介电结构的侧壁，所述绝缘结构覆盖所述介电结构的第一部分侧壁，所述介电结构的第二部分侧壁包括所述隔离部和所述介电部，所述绝缘结构与所述隔离部之间设置有第一空气隙，所述绝缘结构与所述介电部之间设置有第二空气隙；
导电结构，所述导电结构覆盖暴露出的所述焊盘，以及所述绝缘结构的外侧壁面。
12.根据权利要求11所述的半导体结构，其特征在于，所述介电部包括第一部分和第二部分，所述介电部的第一部分在所述介质层上的投影和所述隔离部在所述基底上的投影重合，所述介电部的第二部分在所述介质层上的投影区域位于所述介电部的第一部分在所述介质层上的投影范围内。
13.根据权利要求12所述的半导体结构，其特征在于，所述绝缘结构覆盖所述介电部的第一部分的侧壁以及所述介电部的第二部分的部分侧壁，所述绝缘结构与所述介电部的第二部分的另一部分侧壁之间形成所述第二空气隙。
14.根据权利要求11所述的半导体结构，其特征在于，所述导电结构包括：
阻挡层，所述阻挡层覆盖所述绝缘结构的侧壁以及暴露出的所述焊盘；
种子层，所述种子层覆盖所述阻挡层；
导电层，所述导电层覆盖所述种子层。
CN202110984437.3A 2021-08-25 2021-08-25 半导体结构的形成方法及半导体结构 Active CN113707602B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110984437.3A CN113707602B (zh) 2021-08-25 2021-08-25 半导体结构的形成方法及半导体结构
PCT/CN2021/138392 WO2023024344A1 (zh) 2021-08-25 2021-12-15 半导体结构的形成方法及半导体结构
US18/150,275 US20230163025A1 (en) 2021-08-25 2023-01-05 Method of forming semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110984437.3A CN113707602B (zh) 2021-08-25 2021-08-25 半导体结构的形成方法及半导体结构

Publications (2)

Publication Number Publication Date
CN113707602A CN113707602A (zh) 2021-11-26
CN113707602B true CN113707602B (zh) 2023-10-27

Family

ID=78654856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984437.3A Active CN113707602B (zh) 2021-08-25 2021-08-25 半导体结构的形成方法及半导体结构

Country Status (3)

Country Link
US (1) US20230163025A1 (zh)
CN (1) CN113707602B (zh)
WO (1) WO2023024344A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707602B (zh) * 2021-08-25 2023-10-27 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994474A (zh) * 2018-01-02 2019-07-09 三星电子株式会社 半导体器件
CN112151502A (zh) * 2019-06-28 2020-12-29 台湾积体电路制造股份有限公司 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232552A1 (en) * 2002-12-09 2004-11-25 Advanced Micro Devices, Inc. Air gap dual damascene process and structure
US8728936B1 (en) * 2012-11-14 2014-05-20 Taiwan Semiconductor Manufacturing Co. Ltd. Copper etching integration scheme
US10164029B2 (en) * 2015-12-18 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR102606784B1 (ko) * 2018-07-13 2023-11-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN110880476A (zh) * 2018-09-05 2020-03-13 长鑫存储技术有限公司 互连结构及其制作方法、半导体器件
CN113707602B (zh) * 2021-08-25 2023-10-27 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994474A (zh) * 2018-01-02 2019-07-09 三星电子株式会社 半导体器件
CN112151502A (zh) * 2019-06-28 2020-12-29 台湾积体电路制造股份有限公司 半导体装置

Also Published As

Publication number Publication date
WO2023024344A1 (zh) 2023-03-02
CN113707602A (zh) 2021-11-26
US20230163025A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US7071532B2 (en) Adjustable self-aligned air gap dielectric for low capacitance wiring
US6984577B1 (en) Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US7148113B2 (en) Semiconductor device and fabricating method thereof
US20060166486A1 (en) Method of forming a semiconductor device having air gaps and the structure so formed
US7056823B2 (en) Backend metallization method and device obtained therefrom
CN112992792B (zh) 半导体结构的制造方法及半导体结构
US9263452B2 (en) Reservoir capacitor of semiconductor device
JP5635301B2 (ja) 半導体装置及びその製造方法
JP2005340808A (ja) 半導体装置のバリア構造
CN113013092B (zh) 半导体结构的形成方法及半导体结构
CN113707602B (zh) 半导体结构的形成方法及半导体结构
JP3463038B2 (ja) 半導体装置の製造方法
JP5147751B2 (ja) 半導体装置の製造方法
US6800522B2 (en) Method for fabricating semiconductor device with storage node contact structure
JP3526289B2 (ja) 半導体装置の製造方法
TWI809359B (zh) 動態隨機存取記憶體的製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
CN115148674B (zh) 存储器的制作方法
KR101024871B1 (ko) 듀얼 다마신 패턴 형성 방법
JP2008010630A (ja) 半導体装置およびその製造方法
KR100996163B1 (ko) 반도체 소자의 제조방법
KR100731138B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성방법
KR100876879B1 (ko) 캐패시터의 스토리지 노드 형성방법
JP2001196563A (ja) 脚柱型記憶ノード用コンタクトプラグ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant