JP2009164576A - 半導体素子の微細パターンの形成方法 - Google Patents

半導体素子の微細パターンの形成方法 Download PDF

Info

Publication number
JP2009164576A
JP2009164576A JP2008251250A JP2008251250A JP2009164576A JP 2009164576 A JP2009164576 A JP 2009164576A JP 2008251250 A JP2008251250 A JP 2008251250A JP 2008251250 A JP2008251250 A JP 2008251250A JP 2009164576 A JP2009164576 A JP 2009164576A
Authority
JP
Japan
Prior art keywords
carbon
containing film
pattern
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008251250A
Other languages
English (en)
Other versions
JP5356762B2 (ja
Inventor
Shi-Yong Yi
時▲庸▼ 李
Meitetsu Kin
明哲 金
Ji-Hoon Cha
知勳 車
Kyung-Yub Jeon
▲火▼▲華▼ 田
Dong-Ki Yoon
東基 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080030784A external-priority patent/KR20090076743A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009164576A publication Critical patent/JP2009164576A/ja
Application granted granted Critical
Publication of JP5356762B2 publication Critical patent/JP5356762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体素子の微細パターンの形成方法を提供する。
【解決手段】基板１００上に第１膜を形成するステップと、第１膜上に複数の第１炭素含有膜パターンを形成するステップと、複数の第１炭素含有膜パターンの上面及び両側壁を覆うバッファ層を形成するステップと、複数の第１炭素含有膜パターンのうち、相互隣接した２つの第１炭素含有膜パターンの間の領域でバッファ層上に第２炭素含有膜パターンを形成するステップと、第１炭素含有膜パターンと第２炭素含有膜パターンとの間にあるバッファ層を除去するステップと、第１炭素含有膜パターン及び第２炭素含有膜パターンをエッチングマスクとして第１膜をエッチングして複数の第１膜パターン２２０ｂを形成するステップと、を含むことを特徴とする半導体素子の微細パターン１１０ｂの形成方法である。
【選択図】図２Ｈ

Description

本発明は、半導体素子の微細パターンの形成方法に係り、特に、ダブルパターニング工程を利用して、既存の露光設備の解像限界を超える微細ピッチのハードマスクパターンを形成する方法及びそれを利用した半導体素子の微細パターンの形成方法に関する。
高集積化した半導体素子の製造において、パターン微細化が必須である。狭い面積に多くの素子を集積させるためには、個別素子のサイズを可能な限り小さく形成せねばならず、このためには、形成しようとするパターンのそれぞれの幅と前記パターン間の間隔との和であるピッチを小さくせねばならない。最近、半導体素子のデザインルールが急減するにつれて、半導体素子の具現に必要なパターンを形成するためのフォトリソグラフィ工程において、解像限界によって微細ピッチを有するパターンを形成するのに限界がある。特に、基板上にライン＆スペースパターン（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ ｐａｔｔｅｒｎ、以下、“Ｌ／Ｓパターン”という）の形成のためのフォトリソグラフィ工程において、解像限界によって微細ピッチを所望するパターンの形成に限界がある。
前記のようなフォトリソグラフィ工程での解像限界を克服するために、ダブルパターニング工程を利用して微細ピッチを有する微細ハードマスクパターンを形成する方法が提案された。しかし、これまで提案された工程では、高コストの設備を利用することによって、製造コストが高く、時間損失が大きくなるという問題がある。また、ダブルパターニング工程によって、アスペクト比の大きい開口領域にエッチングマスク材料を蒸着する時にボイドのような欠陥が発生する可能性が高い。
本発明の目的は、上述した従来の技術での問題点を解決しようとするものであって、ダブルパターニング工程によって形成されるエッチングマスクパターンの形成において、高コストの蒸着設備を使用する回数を減らせ、工程時間も短縮でき、エッチングマスクパターン内にボイドのような欠陥が発生する可能性のない半導体素子の微細パターンの形成方法を提供することである。
本発明による半導体素子の微細パターンの形成方法では、基板上に第１膜を形成する。前記第１膜上に複数の第１炭素含有膜パターンを形成する。前記複数の第１炭素含有膜パターンの上面及び両側壁を覆うバッファ層を形成する。前記複数の第１炭素含有膜パターンのうち、相互隣接した２つの第１炭素含有膜パターンの間の領域で前記バッファ層上に第２炭素含有膜パターンを形成する。前記第１炭素含有膜パターンと前記第２炭素含有膜パターンとの間にある前記バッファ層を除去する。前記第１炭素含有膜パターン及び前記第２炭素含有膜パターンをエッチングマスクとして、前記第１膜をエッチングして複数の第１膜パターンを形成する。
前記第１炭素含有膜パターンを形成するステップは、前記第１膜上にスピンコーティングによって第１炭素含有膜を形成するステップと、前記第１炭素含有膜をベーキングして硬化させるステップと、前記硬化した第１炭素含有膜をパターニングするステップと、を含みうる。
前記第２炭素含有膜パターンを形成するステップは、前記バッファ層上にスピンコーティングによって第２炭素含有膜を形成するステップと、前記第２炭素含有膜をベーキングして硬化させるステップと、前記バッファ層が露出されるまで前記硬化した第２炭素含有膜をその上面から一部除去するステップと、を含みうる。
前記第１炭素含有膜パターンと前記第２炭素含有膜パターンとの間にある前記バッファ層を除去するステップは、前記第１炭素含有膜パターンと前記第２炭素含有膜パターンとの間で前記第１膜を覆うバッファ層の残留層が残るように前記バッファ層の一部のみを除去するステップと、前記バッファ層の残留層を除去して前記第１膜を露出させるステップと、を含みうる。前記バッファ層の一部のみを除去するためにウェットエッチング工程を利用しうる。また、前記バッファ層の残留層を除去するためにフッ化炭素ガスをエッチングガスとして使用するドライエッチング工程を利用しうる。
前記バッファ層及び前記第１膜がそれぞれ酸化物からなる場合、前記バッファ層の残留層除去工程と前記第１膜のエッチング工程とは、それぞれ同じエッチング条件を利用するドライエッチング工程によって同一チャンバ内で連続的に行われる。
本発明による微細パターンの形成方法では、前記バッファ層の残留層除去工程と前記第１膜のエッチング工程とがなされる間、前記第１炭素含有膜パターン及び第２炭素含有膜パターンの幅が縮小し、縮小した第１炭素含有膜パターン及び縮小した第２炭素含有膜パターンが形成される。この場合、前記第１膜は、前記縮小した第１炭素含有膜パターン及び縮小した第２炭素含有膜パターンをエッチングマスクとして利用してエッチングされる。
前記バッファ層及び前記第１膜は、それぞれ異なる物質からなる場合、前記第１膜のエッチング工程は、前記バッファ層の残留層除去工程時に使われるエッチング条件とは異なるエッチング条件を利用するドライエッチング工程によって行われる。
前記複数の第１炭素含有膜パターン及び複数の第２炭素含有膜パターンは、それぞれ前記第１膜パターンの幅と同じ幅を有しうる。または、前記複数の第１炭素含有膜パターン及び複数の第２炭素含有膜パターンは、それぞれ前記第１膜パターンの幅よりさらに大幅を有しうる。
本発明による半導体素子の微細パターンの形成方法では、炭素含有膜パターンを使用するダブルパターニング工程によって微細パターンを形成する。ダブルパターニング工程によって形成されるエッチングマスクパターンの形成において、炭素含有膜パターンの形成のために、高コストの蒸着設備を使用する必要がなく、工程時間も短縮させうる。また、スピンコーティングによってエッチングマスク用膜質を形成するので、エッチングマスクパターン内にボイドのような欠陥の発生可能性がない。
また、本発明による微細パターンの形成方法では、第１炭素含有膜パターンを形成した後、第２炭素含有膜パターンの形成前に、前記第１炭素含有膜パターン上に形成されるバッファ層の厚さを薄く形成しうる。したがって、前記バッファ層が形成された後、前記第１炭素含有膜パターンの間には、比較的大幅のリセスを形成しうる。したがって、線幅が非常に狭い微細パターンを形成する場合にも、ダブルパターニング工程によって形成される第２炭素含有膜パターンを形成する時に比較的広い幅の空間に第２炭素含有膜を充填するので、ギャップフィル特性に優れた膜質が得られる。
以下、本発明の望ましい実施形態について、添付図面を参照して詳細に説明する。しかし、本発明の実施形態は、多様な形態に変形でき、本発明の範囲が後述する実施形態に限定されると解釈してはならない。図面で、層及び領域の厚さは、明細書の明確性のために誇張されている。図面上で、同じ符号は、同じ要素を表す。
（第１実施形態）
図１Ａないし図１Ｊは、本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。
図１Ａを参照すれば、基板１００上に被エッチング膜１１０を形成し、被エッチング膜１１０上に第１ハードマスク層１２０及び第１炭素含有膜１３０を形成する。
基板１００は、シリコン基板からなりうる。
被エッチング膜１１０は、形成しようとするパターンの用途によって、多様な物質で形成される。基板１００上にゲート電極を形成する場合には、被エッチング膜１１０は、導電層、例えば、ドーピングされたポリシリコンまたはドーピングされたポリシリコンと金属シリサイド層との積層構造からなりうる。そして、ビットラインを形成する場合には、被エッチング膜１００は、金属、例えば、タングステンまたはアルミニウムからなりうる。最終的に形成しようとする微細パターンが基板１００のエッチングによって形成される場合には、被エッチング膜１１０は省略される。例えば、基板１００に活性領域を定義するために本発明による方法を利用する場合には、被エッチング膜１１０を省略しうる。
第１ハードマスク層１２０は、酸化膜、窒化膜またはこれらの組合わせで形成される。例えば、第１ハードマスク層１２０は、熱酸化膜、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜及びＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜からなる群から選択される少なくとも一つの酸化膜で形成される。または、第１ハードマスク層１２０は、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ、ＢＮのような窒化膜、またはポリシリコン膜で形成される。第１ハードマスク層１２０は、被エッチング膜１１０の材料によってエッチング選択比を提供できる物質で形成される。
第１炭素含有膜１３０は、芳香族環を含む炭化水素化合物またはその誘導体からなる有機化合物で形成される。例えば、第１炭素含有膜１３０は、フェニル、ベンゼン、またはナフタレンのような芳香族環を含む有機化合物で形成される。第１炭素含有膜１３０は、第１炭素含有膜１３０を構成する有機化合物の総重量を基準に、約８５〜９９重量％の比較的高い炭素含量を有する膜で形成される。第１炭素含有膜１３０は、例えば、スピンコーティングによって形成される。
第１炭素含有膜１３０を形成するための例示的な方法として、第１ハードマスク層１２０上に有機化合物を約１０００〜５０００Åの厚さにスピンコーティングした後、得られた有機化合物層を約１５０〜３５０℃の温度下で１次ベーキングして第１炭素含有膜１３０を形成する。１次ベーキングは、約６０秒間行われる。次いで、第１炭素含有膜１３０を約３００〜５５０℃の温度下で２次ベーキングして硬化させる。２次ベーキングは、約３０〜３００秒間行われる。このように、第１炭素含有膜１３０を硬化させることによって第１炭素含有膜１３０上に他の膜質を形成する時に、約４００℃以上の比較的高温下で蒸着工程を行っても、蒸着工程中に第１炭素含有膜１３０に悪影響を及ぼさない。
図１Ｂを参照すれば、第１炭素含有膜１３０上に第２ハードマスク層１４０を形成する。次いで、第２ハードマスク層１４０上に有機反射防止膜（図示せず）を形成した後、所定ピッチで形成される複数のフォトレジストパターン１５０を形成する。
第２ハードマスク層１４０は、ＣＶＤまたはスピンコーティングによって形成される。例えば、第２ハードマスク層１４０は、ＳｉＯＮ膜、またはＳｉ及びＣを含有するスピンコーティング膜で形成される。
フォトレジストパターン１５０は、最終的に形成しようとする微細パターンのピッチＰより２倍大きい第１ピッチ２Ｐを有するように形成される。また、フォトレジストパターン１５０の幅ＷＰ１は、基板１００上に最終的に形成しようとする微細パターンの幅と同一か、またはさらに大きく形成される。
図１Ｃを参照すれば、フォトレジストパターン１５０をエッチングマスクとして、有機反射防止膜（図示せず）、第２ハードマスク層１４０及び第１炭素含有膜１３０を順次にエッチングして、複数の第１炭素含有膜パターン１３０ａ及び複数の第２ハードマスクパターン１４０ａを形成する。次いで、フォトレジストパターン１５０及び不要な物質を除去する。図１Ｃには、第１炭素含有膜パターン１３０ａ上に第２ハードマスクパターン１４０ａが残っていると示されているが、第２ハードマスクパターン１４０ａは、除去されることもある。
図１Ｃで、第１炭素含有膜パターン１３０ａは、フォトレジストパターン１５０に対応して最終的に形成しようとする微細パターンのピッチＰより２倍大きい第１ピッチ２Ｐを有するように形成される。また、第１炭素含有膜パターン１３０ａの第１幅Ｗ１は、第１ピッチ２Ｐの１／４以上１／２未満である値を有するように設計される。第１炭素含有膜パターン１３０ａは、例えば、基板１００上で第１ピッチ２Ｐでもって所定の方向に反復形成される複数のラインパターンで形成される。
図１Ｄを参照すれば、複数の第１炭素含有膜パターン１３０ａの間で露出される第１ハードマスク層１２０を、その上面から第１厚さｄほど除去して、第１ハードマスク層１２０の上面に低い表面部１２０ａを形成する。
第１厚さｄは、第１炭素含有膜パターン１３０ａの第１幅Ｗ１と同じ寸法を有しうる。または、必要に応じて、第１厚さｄは、第１炭素含有膜パターン１３０ａの第１幅Ｗ１より小さくまたはさらに大きく形成することもできる。
第１ハードマスク層１２０の上面に低い表面部１２０ａを形成するために、ドライエッチング工程を利用しうる。例えば、図１Ｃを参照して説明した第１炭素含有膜パターン１３０ａの形成工程で、第１炭素含有膜パターン１３０ａの形成のためのドライエッチング工程時に第１炭素含有膜パターン１３０ａが形成された後、連続的に過度エッチングを行って低い表面部１２０ａを形成しうる。他の方法として、低い表面部１２０ａを形成するための別途のエッチング工程を行うこともできる。本例では、第１ハードマスク層１２０が単一層からなると示されたが、本発明は、これに限定されるものではない。図示していないが、低い表面部１２０ａを形成するために、第１ハードマスク層１２０の総厚さのうち、第１厚さｄに対応する上部は、その下部とは異なる材料で構成されるように第１ハードマスク層１２０を形成することもできる。この場合、第１ハードマスク層１２０の上部材料と下部材料とのエッチング選択比を利用したエッチング工程によって、低い表面部１２０ａを形成しうる。
場合によって、図１Ｄを参照して説明した低い表面部１２０ａの形成工程は省略可能である。
図１Ｅを参照すれば、第１炭素含有膜パターン１３０ａの両側壁と第１ハードマスク層１２０の低い表面部１２０ａとを均一な厚さに覆うバッファ層１６０を形成する。第１炭素含有膜パターン１３０ａ上に第２ハードマスクパターン１４０ａが残っていない場合には、バッファ層１６０は、第１炭素含有膜パターン１３０ａの両側壁及び上面を均一な厚さに覆うように形成される。
図１Ｅには、バッファ層１６０が第１炭素含有膜パターン１３０ａの第１幅Ｗ１とほぼ同じ厚さＤ１に第１炭素含有膜パターン１３０ａの側壁を覆うように形成されたと示されている。しかし、本発明は、これに限定されるものではない。バッファ層１６０は、第１炭素含有膜パターン１３０ａの第１幅Ｗ１と同一かまたはさらに小さく形成される。
バッファ層１６０は、複数の第１炭素含有膜パターン１３０ａのうち、相互隣接した２個の第１炭素含有膜パターン１３０ａの間で第２幅Ｗ２のリセス１６２が形成された上面を有する。例えば、バッファ層１６０が第１炭素含有膜パターン１３０ａの第１幅Ｗ１とほぼ同じ厚さＤ１を有する場合、第２幅Ｗ２は、第１幅Ｗ１とほぼ同一に形成される。この場合、第２幅Ｗ２は、第１ピッチ２Ｐの約１／４の値を有する。
バッファ層１６０は、酸化膜、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程によって形成される酸化膜からなりうる。
図１Ｆを参照すれば、バッファ層１６０上に第２炭素含有膜１７０を形成する。
第２炭素含有膜１７０は、芳香族環を含む炭化水素化合物またはその誘導体からなる有機化合物で形成される。例えば、第２炭素含有膜１７０は、フェニル、ベンゼン、またはナフタレンのような芳香族環を含む有機化合物で形成される。第２炭素含有膜１７０は、第２炭素含有膜１７０を構成する有機化合物の総重量を基準に８５〜９９重量％の炭素含量を有する膜で形成される。第２炭素含有膜１７０は、スピンコーティングによって形成される。
第２炭素含有膜１７０を形成するために、バッファ層１６０上に有機化合物を約１０００〜５０００Åの厚さにスピンコーティングした後、得られた有機化合物層を約１５０〜３５０℃の温度下で１次ベーキングする工程を利用しうる。１次ベーキングは、約６０秒間行われる。次いで、第２炭素含有膜１７０を約３００〜５５０℃の温度下で２次ベーキングして硬化させる。２次ベーキングは、約３０〜３００秒間行われる。
図１Ｇを参照すれば、バッファ層１６０の上面が一部露出されるまで第２炭素含有膜１７０の一部を除去して、リセス１６２内に第２炭素含有膜パターン１７０ａを形成する。その結果得られる複数の第２炭素含有膜パターン１７０ａのうち隣接した２つの第２炭素含有膜パターン１７０ａの間には、第１炭素含有膜パターン１３０ａ及び第２ハードマスクパターン１４０ａを覆っているバッファ層１６０の上面が露出されている。
第２炭素含有膜１７０の一部を除去するために、ドライエッチングによるエッチバック工程を利用しうる。
図１Ｈを参照すれば、バッファ層１６０の露出された部分、すなわち、第１炭素含有膜パターン１３０ａの上面を覆っている部分を除去して、第２ハードマスクパターン１４０ａの上面を露出させる。その結果、第２ハードマスクパターン１４０ａの上面及び第２炭素含有膜パターン１７０ａの上面が同時に露出される。場合によって、第２ハードマスクパターン１４０ａが消耗されて第１炭素含有膜パターン１３０ａの上面が露出されることもある。次いで、バッファ層１６０のうち、第１炭素含有膜パターン１３０ａと第２炭素含有膜パターン１７０ａとの間にある部分を除去して、第１ハードマスク層１２０の低い表面部１２０ａの上面を露出させる。
バッファ層１６０の一部分を除去するために、ウェットエッチングまたはドライエッチング工程を利用しうる。例えば、バッファ層１６０が酸化膜からなる場合、第１炭素含有膜パターン１３０ａと第２炭素含有膜パターン１７０ａとに対して比較的高いエッチング選択比でバッファ層１６０をウェットエッチングするために、フッ素Ｆを含有するエッチング液を使用しうる。例えば、エッチング液は、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）、ＮＨ4Ｆ、またはこれらの組合わせからなりうる。特に望ましくは、エッチング液は、純水とＨＦとが５０：１の体積比で混合されたＤＨＦからなりうる。または、バッファ層１６０の一部分を除去するためにドライエッチング工程を利用する場合、ＣxＦy（ｘ及びｙは、それぞれ１ないし１０の整数）ガスをエッチングガスとして利用しうる。または、エッチングガスとしてＣxＦy及びＯ2の混合ガス、またはＣxＦy、Ｏ2及びＡｒの混合ガスを使用しうる。ＣxＦyガスとして、例えば、Ｃ3Ｆ6、Ｃ4Ｆ6、Ｃ4Ｆ8、またはＣ5Ｆ8を使用しうる。ここで、エッチングガスに添加されるＯ2は、エッチング工程中に発生するポリマー副産物を除去する役割と、ＣxＦyエッチングガスを分解させる役割とを行う。また、エッチングガスに添加されるＡｒは、キャリアガスとして利用され、また、イオン衝突させる役割を行う。
また、第１ハードマスク層１２０の低い表面部１２０ａの上面を露出させるために、バッファ層１６０の一部をドライエッチング方法で除去するとき、エッチングチャンバ内で例示されたエッチングガスのプラズマを発生させて、プラズマ雰囲気でエッチングを行える。または、場合によって、エッチングチャンバ内でプラズマを発生させないことによって、イオンエネルギーのない状態で例示されたエッチングガス雰囲気でエッチングを行うこともある。
図１Ｈを参照して説明したように、第１ハードマスク層１２０の低い表面部１２０ａの上面が露出されるまでバッファ層１６０の一部分をドライエッチング工程によって除去する間に、エッチングガスの組成及びエッチング雰囲気によって第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａがそれぞれこれらの表面から所定厚さほど消耗される。その結果、第１ハードマスク層１２０の低い表面部１２０ａの上面が露出された後には、第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａが第１幅Ｗ１より狭くなることもある。また、第１ハードマスク層１２０及びバッファ層１６０が酸化膜系列の物質からなる場合、バッファ層１６０の一部を除去して第１ハードマスク層１２０が露出されるとき、第１ハードマスク層１２０の露出された部分がバッファ層１６０のエッチングのためのエッチングガスによってエッチングされることもある。しかし、第１ハードマスク層１２０が窒化膜からなり、バッファ層１６０が酸化膜からなる場合、バッファ層１６０の一部を除去して第１ハードマスク層１２０が露出されても、第１ハードマスク層１２０の露出された部分がバッファ層１６０のエッチング時に使われたエッチングガスによってエッチングされない。
図１Ｉを参照すれば、第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａをエッチングマスクとして利用して第１ハードマスク層１２０をエッチングして、複数の第１ハードマスクパターン１２０ｂを形成する。複数の第１ハードマスクパターン１２０ｂが形成された後、複数の第１ハードマスクパターン１２０ｂ上には、図１Ｉに例示されたように、第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａのうち、第１ハードマスク層１２０がエッチングされる間に消耗されて残った残りの部分のみが残っている。
第１ハードマスクパターン１２０ｂは、第１ピッチ２Ｐの１／４またはそれ以下の第３幅Ｗ３を有しうる。第１ハードマスクパターン１２０ｂは、第１ピッチ２Ｐの１／２の微細なピッチＰに反復形成される構造を有しうる。
図１Ｊを参照すれば、複数の第１ハードマスクパターン１２０ｂをエッチングマスクとして利用して被エッチング膜１１０をエッチングして、複数の微細パターン１１０ａを形成する。このとき、被エッチング膜１１０をエッチングする前に、第１ハードマスクパターン１２０ｂ上に残っている第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａを除去することもでき、除去せずに残しておいた状態で被エッチング膜１１０をエッチングすることもできる。また、第１ハードマスクパターン１２０ｂ上に残留されているバッファ層１６０もエッチングマスクとして利用される。
微細パターン１１０ａは、第１ピッチ２Ｐの１／４またはそれ以下の第４幅Ｗ４を有しうる。第１ハードマスクパターン１２０ｂは、第１ピッチ２Ｐの１／２の微細なピッチＰに反復形成される構造を有しうる。
図示していないが、被エッチング膜１１０の形成を省略し、基板１００の真上にハードマスク層１２０を形成した場合には、複数の第１ハードマスクパターン１２０ｂをエッチングマスクとして利用して基板１００をエッチングして、基板１００に微細パターンを形成することもできる。
（第２実施形態）
図２Ａないし図２Ｈは、本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。
図２Ａないし図２Ｈを参照して説明する本発明の第２実施形態による半導体素子の微細パターンの形成方法は、図１Ａないし図１Ｊを参照して説明した本発明の第１実施形態による方法とほぼ類似している。但し、第２実施形態では、第１ハードマスク層１２０及びバッファ層１６０に対応する第１ハードマスク層２２０及びバッファ層２６０を同一系列の物質で形成し（図２Ｃ参照）、第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａに対応する第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａをエッチングマスクとして利用して、バッファ層２６０の残留層２６０ａをエッチングする工程（図２Ｆ参照）と、第１ハードマスク層２２０をエッチングする工程（図２Ｇ参照）とをインシチュで連続的に行う工程を例として説明する。図２Ａないし図２Ｈにおいて、図１Ａないし図１Ｊと同じ参照符号は、同一部材を表す。
図２Ａを参照すれば、図１Ａ及び図１Ｂを参照して説明したような方法で基板１００上に被エッチング膜１１０を形成し、被エッチング膜１１０上に第１ハードマスク層２２０、第１炭素含有膜２３０、第２ハードマスク層１４０、及びフォトレジストパターン２５０を順次に形成する。
被エッチング膜１１０、第１ハードマスク層２２０、及び第２ハードマスク層１４０についての詳細な事項は、図１Ａ及び図１Ｂを参照して説明した通りである。但し、第１ハードマスク層２２０は、酸化膜で形成される。例えば、第１ハードマスク層２２０は、ＰＥＯＸ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｏｘｉｄｅ）膜で形成される。第１炭素含有膜２３０は、図１Ａを参照して、第１炭素含有膜１３０について説明した通りである。但し、第１炭素含有膜２３０は、図１Ａで説明した第１炭素含有膜１３０の厚さよりさらに大きい厚さＴ２を有しうる。また、フォトレジストパターン２５０は、図１Ｂを参照して説明したフォトレジストパターン１５０について説明した通りである。但し、フォトレジストパターン２５０の幅ＷＰ２は、基板１００上に最終的に具現しようとする微細パターンの幅よりさらに大きい。
図２Ｂを参照すれば、図１Ｃを参照して説明したような方法でフォトレジストパターン２５０をエッチングマスクとして、有機反射防止膜（図示せず）、第２ハードマスク層１４０及び第１炭素含有膜２３０を順次にエッチングして複数の第１炭素含有膜パターン２３０ａ及び複数の第２ハードマスクパターン１４０ａを形成する。次いで、フォトレジストパターン２５０及び不要な物質を除去する。第１炭素含有膜パターン２３０ａは、フォトレジストパターン２５０の幅ＷＰ２に対応する第１幅Ｗ５を有する。このとき、図１Ｄを参照して説明したように、第１ハードマスク層２２０の上面に低い表面部２２０ａが形成される。図２Ｂには、低い表面部２２０ａが第１炭素含有膜パターン２３０ａの第１幅Ｗ５より小さい厚さを有するように形成された場合が例示されている。場合によって、低い表面部２２０ａの形成工程は省略可能である。
図２Ｃを参照すれば、図１Ｅを参照して説明したような方法で第１炭素含有膜パターン２３０ａの両側壁と第２ハードマスクパターン１４０ａの上面とを均一な厚さに覆うバッファ層２６０を形成する。但し、バッファ層２６０は、第１炭素含有膜パターン２３０ａの第１幅Ｗ５より小さい厚さＤ２に第１炭素含有膜パターン２３０ａの側壁を覆う。
バッファ層２６０は、複数の第１炭素含有膜パターン２３０ａのうち、相互隣接した２個の第１炭素含有膜パターン２３０ａの間で第２幅Ｗ６のリセス２６２が形成された上面を有する。第２幅Ｗ６が第１炭素含有膜パターン２３０ａの第１幅Ｗ５と同一になるように、バッファ層２６０の厚さＤ２を決定しうる。バッファ層２６０は、ＡＬＤ工程によって形成される酸化膜で形成される。
図２Ｄを参照すれば、図１Ｆを参照して説明したような方法でバッファ層２６０が形成された基板１００上に第２炭素含有膜２７０を形成する。
図２Ｅを参照すれば、図１Ｇを参照して説明したような方法でバッファ層２６０の上面が一部露出されるまで第２炭素含有膜２７０の一部を除去して、リセス２６２内に第２炭素含有膜パターン２７０ａを形成する。その結果得られる複数の第２炭素含有膜パターン２７０ａのうち、隣接した２つの第２炭素含有膜パターン２７０ａの間には、第１炭素含有膜パターン２３０ａ及び第２ハードマスクパターン１４０ａを覆っているバッファ層２６０の上面が露出されている。第２炭素含有膜パターン２７０ａは、リセス２６２の第２幅Ｗ６に対応する第３幅Ｗ７を有する。
図２Ｆを参照すれば、等方性エッチング工程によってバッファ層２６０の一部のみを除去し、第１炭素含有膜パターン２３０ａと第２炭素含有膜パターン２７０ａとの間で、第１ハードマスク層２２０を覆うバッファ層２６０の残留層２６０ａを残す。
残留層２６０ａが残るようにバッファ層２６０の一部を除去するために、例えば、ＤＨＦ、ＮＨ4Ｆ、またはこれらの組合わせからなるエッチング液を利用するウェットエッチング工程を利用しうる。このとき、残留層２６０ａによって第１ハードマスク層２２０がエッチング液によって露出されずに保護される。また、第１炭素含有膜パターン２３０ａと第２炭素含有膜パターン２７０ａとの間にあるバッファ層２６０の厚さＤ２が、第１実施形態の場合に比べて小さく、また、第１炭素含有膜パターン２３０ａと第２炭素含有膜パターン２７０ａとの間にあるバッファ層２６０の一部のみをウェットエッチング工程で除去するため、第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａがエッチング液に露出される時間を短縮させうる。したがって、第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａのエッチング液による可能性のあるプロファイル変形の問題を最小化し、第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａのプロファイルを良好に維持させうる。
図２Ｇを参照すれば、異方性ドライエッチング工程によってバッファ層２６０の残留層２６０ａを除去して第１ハードマスク層２２０の上面を露出させる。次いで、残留層２６０ａの除去工程とインシチュとで第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａをエッチングマスクとして第１ハードマスク層２２０を異方性ドライエッチングして、複数の第１ハードマスクパターン２２０ｂを形成する。このとき、残留層２６０ａの除去のためのエッチング工程と第１ハードマスク層１２０のエッチング工程とは、それぞれ同一エッチング条件によって同一チャンバ内で連続的に行われる。
残留層２６０ａの除去のためのエッチング工程及び第１ハードマスク層２２０のエッチング工程時に、図１Ｇを参照して説明したように、フッ化炭素ガス、すなわち、ＣxＦy（ｘ及びｙは、それぞれ１ないし１０の整数）ガスをエッチングガスとして利用しうる。例えば、残留層２６０ａの除去のためのエッチング工程と第１ハードマスク層１２０のエッチング工程とをインシチュで行うために、約４０ｓｃｃｍのＣxＦy、約３０〜５０ｓｃｃｍのＯ2、及び約３００〜５００ｓｃｃｍのＡｒの混合ガスをエッチングガスとして使用しうる。この場合、約５００〜２０００Ｗのソースパワー、及び約１０００〜３０００Ｗのバイアスパワーを利用するプラズマ方式のドライエッチング工程を行える。そして、残留層２６０ａの除去のためのエッチング工程と第１ハードマスク層２２０のエッチング工程とは、約１０〜８０ｍＴの圧力及び約−１０〜４０℃の温度下で行われる。
残留層２６０ａの除去のためのエッチング工程と第１ハードマスク層２２０のエッチング工程とがなされる間に、第１炭素含有膜パターン２３０ａの上に残っている第２ハードマスクパターン１４０ａが消耗されて除去され、エッチングガスに露出された第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａの幅及び高さが減て縮小した第１炭素含有膜パターン２３０ｂ及び縮小した第２炭素含有膜パターン２７０ｂが形成される。
ここで、第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａのエッチングガスによる消耗量を考慮してエッチング時間及びエッチング条件を調節することによって、縮小した第１炭素含有膜パターン２３０ｂ及び縮小した第２炭素含有膜パターン２７０ｂのそれぞれの幅が同一になるように工程条件を制御しうる。また、縮小した第１炭素含有膜パターン２３０ｂ及び縮小した第２炭素含有膜パターン２７０ｂの幅と、これら間の間隔の幅がそれぞれ同一になって、一定のピッチに反復形成される微細パターンが得られるように工程条件を制御しうる。
第１ハードマスク２２０をエッチングする間に縮小した第１炭素含有膜パターン２３０ｂ及び縮小した第２炭素含有膜パターン２７０ｂがそれぞれエッチングマスクの役割を行うので、結果的に得られる第１ハードマスクパターン２２０ｂの幅は、第１炭素含有膜パターン２３０ａ及び第２炭素含有膜パターン２７０ａのそれぞれの第１幅Ｗ５及び第３幅Ｗ７より小さい第４幅Ｗ８を有する。
図２Ｈを参照すれば、縮小した第１炭素含有膜パターン２３０ｂ及び縮小した第２炭素含有膜パターン２７０ｂを除去し、複数の第１ハードマスクパターン２２０ｂをエッチングマスクとして利用して被エッチング膜１１０をエッチングして、複数の微細パターン１１０ｂを形成する。
（第３実施形態）
図３Ａないし図３Ｆは、本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。
本例では、図１Ａないし図１Ｊに例示された第１実施形態による工程を利用して、基板１００に活性領域１３２（図３Ｆ参照）を限定する素子分離膜を形成する工程を例として説明する。
図３Ａないし図３Ｆにおいて、図１Ａないし図１Ｊと同じ参照符号は、同一部材を表す。
図３Ａを参照すれば、基板４００上にパッド酸化膜４１０を形成する。そして、パッド酸化膜４１０上に窒化膜４２２を形成する。次いで、図１Ａを参照して説明したような方法で、窒化膜４２２上に第１ハードマスク層１２０及び第１炭素含有膜１３０を形成する。
基板１００は、シリコン基板で形成される。
図３Ｂを参照すれば、図１Ｂないし図１Ｈを参照して説明したような方法で第１ハードマスク層１２０上に第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａを形成する。
図３Ｃを参照すれば、図１Ｉを参照して説明したような方法で第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａをエッチングマスクとして利用して第１ハードマスク層１２０をエッチングして、複数の第１ハードマスクパターン１２０ｂを形成する。
図３Ｄを参照すれば、図１Ｊを参照して説明したように、第１ハードマスクパターン１２０ｂをエッチングマスクとして使用して窒化膜４２２を異方性ドライエッチングして窒化膜パターン４２２ａを形成する。図３Ｄには、窒化膜パターン４２２ａ上に第１ハードマスクパターン１２０ｂが残っていないと示されている。しかし、場合によって、窒化膜パターン４２２ａが形成された後、窒化膜パターン４２２ａの上面に第１ハードマスクパターン１２０ｂが一部残留されることもある。
図３Ｅを参照すれば、窒化膜パターン４２２ａをエッチングマスクとしてパッド酸化膜４１０及び基板４００を異方性ドライエッチングして、基板４００にトレンチ４６０を形成する。
図３Ｆを参照すれば、トレンチ４６０の内部及び窒化膜パターン４２２ａ上に絶縁物質を蒸着した後、窒化膜パターン４２２ａが露出されるまでＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程によって平坦化する方法で、トレンチ４６０内に絶縁膜４７０を充填して素子分離膜を形成する。絶縁膜４７０で形成される素子分離膜によって基板４００に活性領域３１２が定義される。
図３Ａないし図３Ｆを参照して説明した方法のように、本発明による方法によって形成された第１炭素含有膜パターン１３０ａ及び第２炭素含有膜パターン１７０ａと窒化膜パターン４２２ａとをそれぞれエッチングマスクとして利用して、基板４００にトレンチ４６０を形成する方法で素子分離膜を形成することによって、通常のフォトリソグラフィ工程で具現できるピッチの１／２の微細ピッチに反復的に形成される素子分離用パターンを形成することが可能である。したがって、フォトリソグラフィ工程での解像限界を超える微細ピッチに反復形成される微細な活性領域を限定する素子分離膜を容易に具現しうる。
図３Ａないし図３Ｆに例示された実施形態では、図１Ａないし図１Ｊに例示された第１実施形態による工程を利用して、複数の活性領域３１２を限定する素子分離膜形成工程を例として説明した。しかし、本発明は、これに限定されるものではない。例えば、図２Ａないし図２Ｈを参照して説明した第２実施形態による工程、または本発明の思想範囲内で多様に変形及び変更された第１実施形態または第２実施形態による工程によって、複数の活性領域３１２を形成することもできる。
以上、本発明を望ましい実施形態を例として詳細に説明したが、本発明は、上述した実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
（産業上の利用可能性）
本発明は、半導体素子の製造関連の技術分野に適用可能である。
本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を説明するために工程順序によって示す断面図である。
符号の説明
１００：基板、１１０：被エッチング膜、１１０ａ：微細パターン、１２０：第１ハードマスク層、１２０ａ：低い表面部、１２０ｂ：第１ハードマスクパターン、１３０：第１炭素含有膜、１３０ａ：第１炭素含有膜パターン、１４０：第２ハードマスク層、１４０ａ：第２ハードマスクパターン、１５０：フォトレジストパターン、１６０：バッファ層、１７０：第２炭素含有膜、１７０ａ：第２炭素含有膜パターン

Claims (20)

  1. 基板上に第１膜を形成するステップと、
    前記第１膜上に複数の第１炭素含有膜パターンを形成するステップと、
    前記複数の第１炭素含有膜パターンの上面及び両側壁を覆うバッファ層を形成するステップと、
    前記複数の第１炭素含有膜パターンのうち、相互隣接した２つの第１炭素含有膜パターンの間の領域で前記バッファ層上に第２炭素含有膜パターンを形成するステップと、
    前記第１炭素含有膜パターンと前記第２炭素含有膜パターンとの間にある前記バッファ層を除去するステップと、
    前記第１炭素含有膜パターン及び前記第２炭素含有膜パターンをエッチングマスクとして前記第１膜をエッチングして複数の第１膜パターンを形成するステップと、を含むことを特徴とする半導体素子の微細パターンの形成方法。
  2. 前記第１炭素含有膜パターンを形成するステップは、
    前記第１膜上にスピンコーティングによって第１炭素含有膜を形成するステップと、
    前記第１炭素含有膜をベーキングして硬化させるステップと、
    前記硬化した第１炭素含有膜をパターニングするステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  3. 前記第１炭素含有膜を硬化させるために、前記第１炭素含有膜を３００〜５５０℃の温度下でベーキングすることを特徴とする請求項２に記載の半導体素子の微細パターンの形成方法。
  4. 前記硬化した第１炭素含有膜をパターニングするステップは、フォトレジストパターンをエッチングマスクとして利用して、前記硬化した第１炭素含有膜をエッチングするステップを含むことを特徴とする請求項２に記載の半導体素子の微細パターンの形成方法。
  5. 前記第２炭素含有膜パターンを形成するステップは、
    前記バッファ層上にスピンコーティングによって第２炭素含有膜を形成するステップと、
    前記第２炭素含有膜をベーキングして硬化させるステップと、
    前記バッファ層が露出されるまで、前記硬化した第２炭素含有膜をその上面から一部除去するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  6. 前記第２炭素含有膜を硬化させるために、前記第２炭素含有膜を３００〜５５０℃の温度下でベーキングすることを特徴とする請求項５に記載の半導体素子の微細パターンの形成方法。
  7. 前記第１炭素含有膜パターン及び第２炭素含有膜パターンは、それぞれ前記第１炭素含有膜パターン及び第２炭素含有膜パターンのそれぞれを構成する有機化合物の総重量を基準に８５〜９９重量％の炭素含量を有することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  8. 前記第１炭素含有膜パターン及び第２炭素含有膜パターンは、それぞれ芳香族環を含む炭化水素化合物またはその誘導体からなる有機化合物を含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  9. 前記第１炭素含有膜パターン及び第２炭素含有膜パターンは、それぞれフェニル、ベンゼン、またはナフタレンを含む有機化合物からなることを特徴とする請求項８に記載の半導体素子の微細パターンの形成方法。
  10. 前記第１炭素含有膜パターンと前記第２炭素含有膜パターンとの間にある前記バッファ層を除去するステップは、
    前記第１炭素含有膜パターンと前記第２炭素含有膜パターンとの間で、前記第１膜を覆うバッファ層の残留層が残るように前記バッファ層の一部のみを除去するステップと、
    前記バッファ層の残留層を除去して前記第１膜を露出させるステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  11. 前記バッファ層の一部のみを除去するために、ウェットエッチング工程を利用することを特徴とする請求項１０に記載の半導体素子の微細パターンの形成方法。
  12. 前記バッファ層の残留層を除去するために、フッ化炭素ガスをエッチングガスとして使用するドライエッチング工程を利用することを特徴とする請求項１０に記載の半導体素子の微細パターンの形成方法。
  13. 前記バッファ層及び前記第１膜は、それぞれ酸化物からなり、
    前記バッファ層の残留層の除去工程と前記第１膜のエッチング工程とは、それぞれ同じエッチング条件を利用するドライエッチング工程によって同じチャンバ内で連続的に行われることを特徴とする請求項１２に記載の半導体素子の微細パターンの形成方法。
  14. 前記バッファ層の残留層の除去工程と前記第１膜のエッチング工程とがなされる間、前記第１炭素含有膜パターン及び第２炭素含有膜パターンの幅が縮小し、縮小した第１炭素含有膜パターン及び縮小した第２炭素含有膜パターンが形成され、
    前記第１膜は、前記縮小した第１炭素含有膜パターン及び縮小した第２炭素含有膜パターンをエッチングマスクとして利用してエッチングされることを特徴とする請求項１３に記載の半導体素子の微細パターンの形成方法。
  15. 前記バッファ層及び前記第１膜は、それぞれ異なる物質からなり、
    前記第１膜のエッチング工程は、前記バッファ層の残留層除去工程時に使われるエッチング条件とは異なるエッチング条件を利用するドライエッチング工程によって行われることを特徴とする請求項１２に記載の半導体素子の微細パターンの形成方法。
  16. 前記複数の第１炭素含有膜パターン及び複数の第２炭素含有膜パターンは、それぞれ前記第１膜パターンの幅と同じ幅を有することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  17. 前記複数の第１炭素含有膜パターン及び複数の第２炭素含有膜パターンは、それぞれ前記第１膜パターンの幅よりさらに大幅を有することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  18. 前記基板は、被エッチング膜を備え、
    前記第１膜パターンをエッチングマスクとして前記被エッチング膜をエッチングして微細パターンを形成するステップをさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  19. 前記第１膜は、酸化膜、窒化膜、及び酸化膜と窒化膜との組合わせのうちから選択される何れか一つからなるハードマスク層であり、
    前記第１膜パターンをエッチングマスクとして前記基板をエッチングするステップをさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  20. 前記複数の第１炭素含有膜パターン及び複数の第２炭素含有膜パターンは、相互に同じ物質からなることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
JP2008251250A 2008-01-07 2008-09-29 半導体素子の微細パターンの形成方法 Active JP5356762B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2008-0001824 2008-01-07
KR20080001824 2008-01-07
KR1020080030784A KR20090076743A (ko) 2008-01-07 2008-04-02 반도체 소자의 미세 패턴 형성 방법
KR10-2008-0030784 2008-04-02
US12/217,784 US8029688B2 (en) 2008-01-07 2008-07-09 Method of fine patterning semiconductor device
US12/217,784 2008-07-09

Publications (2)

Publication Number Publication Date
JP2009164576A true JP2009164576A (ja) 2009-07-23
JP5356762B2 JP5356762B2 (ja) 2013-12-04

Family

ID=40844924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008251250A Active JP5356762B2 (ja) 2008-01-07 2008-09-29 半導体素子の微細パターンの形成方法

Country Status (2)

Country Link
US (2) US8029688B2 (ja)
JP (1) JP5356762B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022092006A (ja) * 2017-11-21 2022-06-21 ラム リサーチ コーポレーション 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736983B1 (ko) 2010-06-28 2017-05-18 삼성전자 주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
CN108573865B (zh) * 2017-03-07 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107068548B (zh) * 2017-04-18 2018-10-16 睿力集成电路有限公司 半导体器件及其制备方法
KR20200055192A (ko) 2018-11-12 2020-05-21 삼성전자주식회사 반도체 소자 형성 방법
EP3998627B1 (en) * 2020-09-17 2024-06-26 Changxin Memory Technologies, Inc. Manufacturing method for a semiconductor structure
US12068158B2 (en) * 2021-04-23 2024-08-20 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure
CN115241047B (zh) * 2021-04-23 2024-09-13 长鑫存储技术有限公司 半导体结构的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198295A (ja) * 2000-12-27 2002-07-12 Toshiba Corp パターン形成方法
JP2002305187A (ja) * 2000-12-15 2002-10-18 Toshiba Corp 半導体装置の製造方法
JP2006140222A (ja) * 2004-11-10 2006-06-01 Toshiba Corp パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
JP2006303500A (ja) * 2005-04-19 2006-11-02 Samsung Electronics Co Ltd 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
JP2008512002A (ja) * 2004-09-02 2008-04-17 マイクロン テクノロジー，インコーポレイテッド ピッチ増倍を使用する集積回路の製造方法
JP2008103718A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727439B1 (ko) * 2005-03-22 2007-06-13 주식회사 하이닉스반도체 금속 배선 형성 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305187A (ja) * 2000-12-15 2002-10-18 Toshiba Corp 半導体装置の製造方法
JP2002198295A (ja) * 2000-12-27 2002-07-12 Toshiba Corp パターン形成方法
JP2008512002A (ja) * 2004-09-02 2008-04-17 マイクロン テクノロジー，インコーポレイテッド ピッチ増倍を使用する集積回路の製造方法
JP2006140222A (ja) * 2004-11-10 2006-06-01 Toshiba Corp パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
JP2006303500A (ja) * 2005-04-19 2006-11-02 Samsung Electronics Co Ltd 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
JP2008103718A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022092006A (ja) * 2017-11-21 2022-06-21 ラム リサーチ コーポレーション 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP7246547B2 (ja) 2017-11-21 2023-03-27 ラム リサーチ コーポレーション 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング

Also Published As

Publication number Publication date
US8029688B2 (en) 2011-10-04
JP5356762B2 (ja) 2013-12-04
US8349200B2 (en) 2013-01-08
US20090176376A1 (en) 2009-07-09
US20110312183A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5356762B2 (ja) 半導体素子の微細パターンの形成方法
JP5492381B2 (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
JP5303133B2 (ja) 半導体素子の微細パターンの形成方法
KR100994715B1 (ko) 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
US7745338B2 (en) Method of forming fine pitch hardmask patterns and method of forming fine patterns of semiconductor device using the same
JP5323438B2 (ja) 半導体素子の微細パターン形成方法
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
US9099299B2 (en) Hard mask removal method
US7473647B2 (en) Method of forming pattern using fine pitch hard mask
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
KR20090076743A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2006032912A (ja) 半導体素子の金属配線形成方法
JP2008218999A (ja) 半導体装置の製造方法
KR20090004172A (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR101511159B1 (ko) 반도체 소자의 패턴 형성 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100782479B1 (ko) 질화막을 구비한 마스크 형성방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100670652B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100545701B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20100032039A (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR20070099176A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130829

R150 Certificate of patent or registration of utility model

Ref document number: 5356762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250