JP2011071468A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011071468A
JP2011071468A JP2010067574A JP2010067574A JP2011071468A JP 2011071468 A JP2011071468 A JP 2011071468A JP 2010067574 A JP2010067574 A JP 2010067574A JP 2010067574 A JP2010067574 A JP 2010067574A JP 2011071468 A JP2011071468 A JP 2011071468A
Authority
JP
Japan
Prior art keywords
region
lattice
contacts
substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010067574A
Other languages
English (en)
Other versions
JP5537205B2 (ja
Inventor
Yasunobu Kai
康伸 甲斐
Takaki Hashimoto
隆希 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010067574A priority Critical patent/JP5537205B2/ja
Priority to US12/871,271 priority patent/US8288812B2/en
Publication of JP2011071468A publication Critical patent/JP2011071468A/ja
Application granted granted Critical
Publication of JP5537205B2 publication Critical patent/JP5537205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】コンタクトを高密度に形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ＮＡＮＤ型フラッシュメモリ１において、単一の層間絶縁膜中に形成された全てのコンタクト、すなわち、ビット線コンタクトＣＢ及び非ビット線コンタクトＣＮを、方向Ｖ１に沿って周期Ｐ１で配列されると共に方向Ｖ２に対して交差する方向Ｖ２に沿って周期Ｐ２で配列された２次元格子Ｌの複数の格子点ＬＰの一部に配置する。そして、アクティブエリアが延びる一方向におけるビット線コンタクトＣＢの位置を、連続して配列された３本以上のアクティブエリアを基本単位として周期的に変位させる。また、同一の電位が供給される導電性部材に、２以上のコンタクトを接続する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、同一の層に複数のコンタクトが形成された半導体装置及びその製造方法に関する。
近年、半導体装置の微細化に伴い、加工サイズがフォトリソグラフィの解像限界サイズ未満となり、加工が困難になってきている。そこで、配線については、側壁加工法や２重露光法によって加工がなされている。しかし、コンタクトホールの加工には側壁加工法は使えず、また、コスト面から２重露光法の適用も困難である。このため、コンタクトを安定して形成することが困難になりつつある。
例えば、ＮＡＮＤ型フラッシュメモリにおいては、シリコン基板の上層部分をＳＴＩ（Shallow Trench Isolation：素子分離絶縁体）によって一方向に延びる複数本のライン状のアクティブエリアに区画して、このアクティブエリアに沿って複数個のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）構造のメモリトランジスタを形成し、各アクティブエリアに、上層のビット線からビット線コンタクトを介して電位を供給している（例えば、特許文献１参照。）。しかし、このようなＮＡＮＤ型フラッシュメモリにおいて、メモリトランジスタの高集積化を図るためにアクティブエリアの配列周期を短くすると、ビット線コンタクト間の距離が短くなり、ビット線コンタクトを安定して形成できなくなる。
特開平７−２０２１４３号公報
「光学ライブラリー１ 回折と結像の光学」渋谷眞人、大木裕史著、株式会社朝倉書店 ２００５年１１月２５日発行、ｐ．４０〜４７
本発明の目的は、コンタクトを高密度に形成することができる半導体装置及びその製造方法を提供することである。
本発明の一態様によれば、基板と、前記基板の上層部分又は前記基板の上方に設けられ一方向に延びる導電性部材と、前記基板及び前記導電性部材上に設けられた層間絶縁膜と、前記層間絶縁膜内に設けられた複数個のコンタクトと、を備え、前記基板上の第１の領域においては、前記コンタクトが仮想的な第１の格子の格子点の一部に配置されており、前記基板上の第２の領域においては、前記コンタクトが前記第１の格子とは異なる仮想的な第２の格子の格子点の一部に配置されており、前記第１及び第２の格子は、それぞれ、その格子点の一部が前記導電性部材上又はその前記一方向に延びる延長領域上に配置されており、前記一方向における前記導電性部材上又は前記延長領域上に配置された格子点の位置が、連続して配列されたｎ本（ｎは自然数）の前記導電性部材を基本単位として周期的に変位する格子であることを特徴とする半導体装置が提供される。
本発明の他の一態様によれば、基板の上層部分又は前記基板の上方に一方向に延びる導電性部材を形成する工程と、前記基板及び前記導電性部材上に層間絶縁膜を形成する工程と、前記層間絶縁膜上にレジスト膜を形成する工程と、第１の領域においては、仮想的な第１の格子の格子点の一部に、前記レジスト膜に投影されたときに解像される第１の光透過領域が設けられ、残りの格子点の少なくとも一部に、前記レジスト膜に投影されたときに解像されない第２の光透過領域が設けられ、第２の領域においては、前記第１の格子とは異なる仮想的な第２の格子の格子点の一部に、前記第１の光透過領域が設けられ、残りの格子点の少なくとも一部に、前記第２の光透過領域が設けられたフォトマスクを用いて、前記レジスト膜を露光する工程と、前記レジスト膜を現像する工程と、前記現像後のレジスト膜をマスクとしてエッチングを行い、前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール内に金属を埋め込む工程と、を備え、前記第１及び第２の格子を、前記第１及び第２の光透過領域を前記導電性部材上又はその前記一方向に延びる延長領域上に投影したときに、前記一方向における前記導電性部材上又は前記延長領域上に投影された前記第１及び第２の光透過領域の位置が、連続して配列されたｎ本（ｎは自然数）の前記導電性部材を基本単位として周期的に変位する格子とすることを特徴とする半導体装置の製造方法が提供される。
本発明の更に他の一態様によれば、基板と、前記基板の上層部分又は前記基板の上方に設けられ一方向に延びる導電性部材と、前記基板及び前記導電性部材上に設けられた層間絶縁膜と、前記層間絶縁膜を貫通する複数個のコンタクトと、を備え、少なくとも一部の前記コンタクトが、第１の方向に沿って第１の周期で配列されると共に前記第１の方向に対して交差する第２の方向に沿って第２の周期で配列された複数の格子点の一部に配置されており、前記一方向における前記導電性部材に接続された前記コンタクトの位置は、連続して配列された３本以上の前記導電性部材を基本単位として周期的に変位しており、前記少なくとも一部のコンタクトのうち２個以上のコンタクトが、同一の電位が供給される導電性部材に接続されていることを特徴とする半導体装置が提供される。
本発明の更に他の一態様によれば、基板の上層部分又は前記基板の上方に一方向に延びる導電性部材を形成する工程と、前記基板及び前記導電性部材上に層間絶縁膜を形成する工程と、前記層間絶縁膜上にレジスト膜を形成する工程と、第１の方向に沿って第１の周期で配列されると共に前記第１の方向に対して交差する第２の方向に沿って第２の周期で配列された複数の格子点の一部に、前記レジスト膜に投影されたときに解像される第１の光透過領域が設けられ、残りの格子点の少なくとも一部に前記レジスト膜に投影されたときに解像されない第２の光透過領域が設けられたフォトマスクを用いて、少なくとも一部の前記第１の光透過領域を、前記レジスト膜における前記導電性部材の直上域であって、前記一方向における位置が連続して配列された３本以上の前記導電性部材を基本単位として周期的に変位するような位置に投影させ、且つ、２以上の前記第１の光透過領域を、前記レジスト膜における同一の電位が供給される導電性部材の直上域に投影させて、前記レジスト膜を露光する工程と、前記レジスト膜を現像する工程と、前記現像後のレジスト膜をマスクとしてエッチングを行い、前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール内に金属を埋め込む工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、コンタクトを高密度に形成することができる半導体装置及びその製造方法を実現することができる。
本発明の第１の実施形態に係る半導体装置のコンタクトの配置を例示する平面図である。 第１の実施形態に係る半導体装置を例示する平面図である。 図２に示すＡ−Ａ’線による断面図である。 図２に示すＢ−Ｂ’線による断面図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 第１の実施形態における露光方法を例示する光学モデル図である。 第１の実施形態において使用するフォトマスクを例示する平面図である。 （ａ）及び（ｂ）は、第１の実施形態における光学系の位置関係を例示する光学モデル図であり、（ｃ）は光源の配置を例示する図である。 （ａ）及び（ｂ）は、ビット線コンタクトの配置及び２次元格子を例示する平面図であり、（ａ）は第１の実施形態を示し、（ｂ）は参考例を示す。 （ａ）は、第１の実施例におけるコンタクトの形成予定位置を示す図であり、（ｂ）はフォトマスクを示す図であり、（ｃ）は投影された光の強度分布のシミュレーション結果を示す図である。 横軸に露光量裕度をとり、縦軸に焦点深度をとって、第１の実施例の露光マージンを示すグラフ図である。 （ａ）は、第２の実施例におけるコンタクトの形成予定位置を示す図であり、（ｂ）はフォトマスクを示す図であり、（ｃ）は投影された光の強度分布のシミュレーション結果を示す図である。 横軸に露光量裕度をとり、縦軸に焦点深度をとって、第２の実施例の露光マージンを示すグラフ図である。 （ａ）は、第１の比較例におけるコンタクトの形成予定位置を示す図であり、（ｂ）は、横軸に露光量裕度をとり、縦軸に焦点深度をとって、第１の比較例の露光マージンを示すグラフ図である。 （ａ）は、第２の比較例におけるコンタクトの形成予定位置を示す図であり、（ｂ）は、横軸に露光量裕度をとり、縦軸に焦点深度をとって、第２の比較例の露光マージンを示すグラフ図である。 本発明の第２の実施形態に係る半導体装置におけるコンタクトの配置を例示する平面図である。 第２の実施形態に係るＮＡＮＤ型フラッシュメモリのコンタクトの配置の決定方法を例示するフローチャート図である。 第２の実施形態における照明条件を例示する図である。 第２の実施形態において使用するフォトマスクを例示する平面図である。 （ａ）〜（ｃ）は、コンタクトの配置状態を例示する模式的平面図であり、（ａ）は３連千鳥を示し、（ｂ）は４連千鳥を示し、（ｃ）は５連千鳥を示す。 （ａ）及び（ｂ）は、ｎ連千鳥の配置状態において完全に周期的に配列されたコンタクトを形成するためのフォトマスクを例示する模式的平面図であり、（ａ）は３連千鳥を示し、（ｂ）は４連千鳥を示す。 （ａ）は、照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図である。 （ａ）は、他の照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図である。 ３つの回折光による干渉状態を例示する図である。 リソグラフィ光学系を例示する図である。 （ａ）は、更に他の照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図である。 （ａ）は、更に他の照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図である。 座標（σｘ、σｙ）の輝点を含む照明条件の実施例を示す図である。 （ａ）は、実施例の照明条件を例示する図であり、（ｂ）〜（ｄ）は、（ａ）に示す照明条件に適したフォトマスクを例示する平面図である。 （ａ）〜（ｃ）は、図３０（ａ）に示す照明条件に適したフォトマスクを例示する平面図である。 本発明の第３の実施形態に係る半導体装置におけるコンタクトの配置を例示する平面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
本実施形態に係る半導体装置は、ＮＡＮＤ型フラッシュメモリである。
本実施形態の特徴はコンタクトの配列にあるため、先ず、コンタクトの配列について説明する。
図１は、本実施形態に係る半導体装置のコンタクトの配置を例示する平面図である。
図１に示すように、本実施形態に係るＮＡＮＤ型フラッシュメモリ１においては、シリコン基板１１が設けられている。シリコン基板１１には、メモリアレイ領域Ｒｍ及び周辺回路領域Ｒｃが設定されている。メモリアレイ領域Ｒｍはデータを記憶する領域であり、記憶素子としてのメモリトランジスタが複数個設けられている。周辺回路領域Ｒｃはメモリアレイ領域Ｒｍを駆動する領域であり、複数水準の電圧を生成してメモリアレイ領域に対して供給し、また、メモリアレイ領域において発生する電圧又は電流を検出する周辺回路が設けられている。
メモリアレイ領域Ｒｍにおいては、シリコン基板１１の上層部分がＳＴＩ１６によって一方向に延びる複数本のライン状のアクティブエリアＡＡに区画されている。また、シリコン基板１１上には層間絶縁膜（図示せず）が設けられている。層間絶縁膜は、メモリアレイ領域Ｒｍ及び周辺回路領域Ｒｃの双方に設けられている。層間絶縁膜上におけるアクティブエリアＡＡの直上域には、アクティブエリアＡＡと同じ方向に延びる複数本のビット線（図示せず）が設けられている。以下、アクティブエリアＡＡ及びビット線が延びる方向を「ビット線方向」という。
また、層間絶縁膜内には、例えば金属等の導電性材料からなる複数のコンタクトが設けられており、層間絶縁膜を貫通している。一部のコンタクトは、メモリアレイ領域Ｒｍに設けられ、ビット線をアクティブエリアＡＡに接続するビット線コンタクトＣＢである。残りのコンタクトは、アクティブエリアＡＡとビット線との間に接続されていないコンタクトである。以下、このようなビット線コンタクトＣＢ以外のコンタクトを「非ビット線コンタクトＣＮ」という。また、「ビット線コンタクトＣＢ」及び「非ビット線コンタクトＣＮ」を総称して、単に「コンタクト」という。非ビット線コンタクトＣＮは少なくとも周辺回路領域Ｒｃに設けられており、例えば、周辺回路領域Ｒｃにおいてシリコン基板１１の上層部分に形成された拡散領域Ｄとビット線とを接続して、ビット線に所定の電位を印加したり、ビット線の電位をセンスアンプに取り出したりするものである。一部の導電性部材、例えば、拡散領域Ｄについては、２つの非ビット線コンタクトＣＮが接続されている。なお、「導電性部材」とは、導電性を持ち、電流を流す目的で設けられた構成要素の総称であり、例えば、上述のアクティブエリアＡＡ及び拡散領域Ｄの他に、配線等も含む概念である。
そして、本実施形態においては、上述の層間絶縁膜を貫通する全てのコンタクト、すなわち、ビット線コンタクトＣＢ及び非ビット線コンタクトＣＮが、単一の仮想的な２次元格子Ｌの格子点ＬＰの一部に配置されている。格子点ＬＰは、シリコン基板１１の上面に対して平行な方向Ｖ１に沿って周期Ｐ１で配列されると共に、シリコン基板１１の上面に対して平行であって方向Ｖ１に対して交差する方向Ｖ２に沿って周期Ｐ２で配列されている。周期Ｐ１と周期Ｐ２は相互に等しくてもよく、相互に異なっていてもよい。
従って、格子点ＬＰには、コンタクトが形成された格子点ＬＰと、コンタクトが形成されていない格子点ＬＰとがある。図１においては、コンタクトが形成された格子点ＬＰを黒丸（●）で表し、コンタクトが形成されていない格子点ＬＰを白丸（○）で表す。なお、コンタクトが形成されていない格子点ＬＰは、実際のＮＡＮＤ型フラッシュメモリ１においては観察されない。全ての格子点ＬＰは、アクティブエリアＡＡ上及びアクティブエリアＡＡをビット線方向に延長させた仮想的な領域上に配置されている。
また、ビット線方向におけるビット線コンタクトＣＢの位置は、連続して配列された３本のアクティブエリアＡＡを基本単位として周期的に変位している。具体的には、連続して配列された３本のアクティブエリアＡＡに接続された３個のビット線コンタクトＣＢの位置は、ビット線方向において相互にずれており、２本のアクティブエリアＡＡを挟んで配置された任意の２本のアクティブエリアＡＡに接続されたビット線コンタクトＣＢのビット線方向の位置が相互に同一である。以下、このようなコンタクトの配置を「３連千鳥」という。本実施形態においては、方向Ｖ１はビット線コンタクトＣＢの配列方向のうち配列周期が最も短い方向である。また、方向Ｖ２はビット線コンタクトＣＢの配列方向のうち配列周期が２番目に短い方向である。
次に、ＮＡＮＤ型フラッシュメモリ１におけるコンタクト以外の部分について説明する。
図２は、本実施形態に係る半導体装置（ＮＡＮＤ型フラッシュメモリ１）を例示する平面図であり、
図３は、図２に示すＡ−Ａ’線による断面図であり、
図４は、図２に示すＢ−Ｂ’線による断面図である。
以下、シリコン基板１１の上面に対して平行な方向であって、ビット線方向に対して直交する方向を「ソース線方向」という。ビット線方向、ソース線方向、方向Ｖ１及び方向Ｖ２は、いずれもシリコン基板の上面に対して平行である。
図２乃至図４に示すように、メモリアレイ領域Ｒｍにおいては、ｐ型のシリコン基板１１の上層部分にｎ型ウェル１２が形成されており、ｎ型ウェル１２の上層部分における周辺部以外の領域には、ｐ型ウェル１３が形成されている。上述のＳＴＩ１６は、例えばシリコン酸化物により形成されており、ｐ型ウェル１３の上層部分の一部に形成されている。ＳＴＩ１６によって、ｐ型ウェル１３の上層部分がビット線方向に延びる複数本のアクティブエリアＡＡに区画されている。
アクティブエリアＡＡ上には、シリコン酸化物からなるトンネル絶縁膜１７が形成されている。トンネル絶縁膜１７とは、通常は絶縁性であるが、ＮＡＮＤ型フラッシュメモリ１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜である。トンネル絶縁膜１７上には、電荷蓄積部材として、導電性材料、例えば不純物が導入されたポリシリコンからなるフローティングゲート電極ＦＧが設けられている。フローティングゲート電極ＦＧは、ビット線方向及びソース線方向に沿ってマトリクス状に分断されており、アクティブエリアＡＡの直上域のみに配置されている。
フローティングゲート電極ＦＧ上には、例えばシリコン酸化物又はアルミナ等からなるブロック絶縁膜１８が設けられている。ブロック絶縁膜１８は、ＮＡＮＤ型フラッシュメモリ１の駆動電圧の範囲内にある電圧が印加されても実質的に電流を流さない膜である。ブロック絶縁膜１８上には、導電性材料、例えば不純物が導入されたポリシリコンからなるコントロールゲート電極ＣＧが設けられている。コントロールゲート電極ＣＧの形状はソース線方向に延びるライン状であり、ソース線方向に沿って配列された複数のフローティングゲート電極ＦＧの直上域を通過している。コントロールゲート電極ＣＧは、ビット線方向に沿って複数本設けられている。
複数本のコントロールゲート電極ＣＧが設けられた領域のビット線方向両側には、それぞれ、ソース線方向に延びるセレクトゲート電極ＳＧが設けられている。セレクトゲート電極ＳＧは、フローティングゲート電極ＦＧを形成するポリシリコンとコントロールゲート電極ＣＧを形成するポリシリコンとがブロック絶縁膜１８の開口部１８ａを介して一体化することにより、形成されている。コントロールゲート電極ＣＧ上及びセレクトゲート電極ＳＧ上には、絶縁膜１９が設けられている。
アクティブエリアＡＡの最上層部分におけるコントロールゲート電極ＣＧの直下域及びセレクトゲート電極ＳＧの直下域を除く領域には、ｎ型拡散領域２０が形成されている。すなわち、ｎ型拡散領域２０は、各アクティブエリアＡＡにおいて、ビット線方向に沿って断続的に形成されている。
各アクティブエリアＡＡの一端部上には、ソース線方向に延びるライン状のソース線ＳＬが設けられている。ソース線ＳＬは、複数本のアクティブエリアＡＡを跨いでおり、これらのアクティブエリアＡＡに共通接続されている。一方、上述の如く、各アクティブエリアＡＡの他端部上には、ビット線コンタクトＣＢが設けられており、アクティブエリアＡＡの他端部に接続されている。ビット線コンタクトＣＢは、層間絶縁膜２５に形成されたコンタクトホール５５の内部に設けられている。
そして、層間絶縁膜２５上には、例えば金属からなり、ビット線方向に延びるライン状のビット線ＢＬが設けられている。各ビット線ＢＬは各アクティブエリアＡＡの直上域に設けられており、各ビット線コンタクトＣＢの上端部に接続されている。各アクティブエリアＡＡにおいて、コントロールゲート電極ＣＧの直下域に相当する部分は、ソース線ＳＬが接続された部分とビット線ＢＬが接続された部分とに挟まれている。
シリコン基板１１上には、フローティングゲート電極ＦＧ、ブロック絶縁膜１８、コントロールゲート電極ＣＧ、セレクトゲート電極ＳＧを埋め込むように、例えばシリコン酸化物からなる層間絶縁膜２５が設けられている。例えば、層間絶縁膜２５は絶縁膜１９及びＳＴＩ１６と接触し一体化している。
このように構成されたＮＡＮＤ型フラッシュメモリ１においては、ソース線ＳＬがアクティブエリアＡＡの一端部に接続されており、ビット線ＢＬがビット線コンタクトＣＢを介してアクティブエリアＡＡの他端部に接続されている。また、コントロールゲート電極ＣＧとアクティブエリアＡＡとの最近接部分毎に、フローティングゲート電極ＦＧを電荷蓄積部材とするメモリトランジスタが構成される。更に、セレクトゲート電極ＳＧとアクティブエリアＡＡとの最近接部分には、選択トランジスタが構成される。これにより、ビット線ＢＬとソース線ＳＬとの間には、アクティブエリアＡＡ毎に、複数のメモリトランジスタが直列に接続され、その両側に選択トランジスタが接続されたメモリストリングが構成される。各メモリストリングにおいては、ｎ型拡散領域２０がメモリトランジスタ及び選択トランジスタのソース・ドレイン領域として機能する。そして、複数本のメモリストリングにより、メモリセルアレイが構成される。
次に、本実施形態に係るＮＡＮＤ型フラッシュメモリ１の製造方法について説明する。
図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）は、本実施形態に係るＮＡＮＤ型フラッシュメモリの製造方法を例示する工程断面図であり、
図７は、本実施形態における露光方法を例示する光学モデル図であり、
図８は、本実施形態において使用するフォトマスクを例示する平面図であり、
図９（ａ）及び（ｂ）は、本実施形態における光学系の位置関係を例示する光学モデル図であり、（ｃ）は光源の配置を例示する図である。
先ず、図５（ａ）に示すように、ｐ型のシリコン基板１１を用意する。シリコン基板１１は、例えば、シリコンウェーハの一部である。また、シリコン基板１１には、メモリアレイ領域Ｒｍ及び周辺回路領域Ｒｃが設定されている。次に、メモリアレイ領域Ｒｍにおいて、シリコン基板１１の上層部分にｎ型ウェル１２を形成し、ｎ型ウェル１２内の上層部分にｐ型ウェル１３を形成する。次に、ｐ型ウェル１３上に、例えばシリコン酸化物を堆積させて絶縁膜４１を形成する。次に、例えば不純物が導入されたポリシリコン等の導電性材料を堆積させて導電膜４２を形成する。次に、絶縁膜４３を形成する。
次に、図５（ｂ）に示すように、メモリアレイ領域において、ビット線方向に延び、絶縁膜４３、導電膜４２及び絶縁膜４１を貫通し、ｐ型ウェル１３の途中まで到達するように、トレンチ４４を形成する。この結果、導電膜４２及び絶縁膜４１がビット線方向に延びる複数本のライン状の部材に加工されると共に、ｐ型ウェル１３の上層部分がビット線方向に延びる複数本のアクティブエリアＡＡに区画される。
次に、図５（ｃ）に示すように、トレンチ４４内に例えばシリコン酸化物等の絶縁材料を埋め込み、ＳＴＩ１６を形成する。このとき、ＳＴＩ１６の上面の位置は、導電膜４２と絶縁膜４３との界面の位置とほぼ等しくする。次に、絶縁膜４３を除去する。
次に、図６（ａ）に示すように、メモリアレイ領域Ｒｍに対してＲＩＥ等のエッチングを行ってＳＴＩ１６の上部を除去し、ＳＴＩ１６の上面を低くする。
次に、図６（ｂ）に示すように、導電膜４２上に絶縁膜４５を形成する。このとき、セレクトゲート電極ＳＧが形成される予定の領域においては、絶縁膜４５に開口部１８ａ（図４参照）を形成しておく。次に、導電膜４６を形成し、絶縁膜４７を形成する。次に、フォトリソグラフィ法により、絶縁膜４７、導電膜４６、絶縁膜４５、導電膜４２及び絶縁膜４１をパターニングして、ビット線方向に沿って分断する。これにより、絶縁膜４７が分断されてソース線方向に延びるライン状の絶縁膜１９となり、導電膜４６が分断されてソース線方向に延びるライン状のコントロールゲート電極ＣＧとなり、絶縁膜４５が分断されてソース線方向に延びるライン状のブロック絶縁膜１８となる。
また、導電膜４２が分断されてフローティングゲート電極ＦＧとなり、絶縁膜４１が分断されてトンネル絶縁膜１７となる。導電膜４２及び絶縁膜４１は、図５（ｂ）に示す工程においてソース線方向に沿って分断され、本工程においてビット線方向に沿って分断されるため、フローティングゲート電極ＦＧ及びトンネル絶縁膜１７は、ソース線方向及びビット線方向に沿ってマトリクス状に分断される。更に、フローティングゲート電極ＦＧとコントロールゲート電極ＣＧとはブロック絶縁膜１８の開口部１８ａを介して接続されて、セレクトゲート電極ＳＧが形成される。更にまた、シリコン基板１１上に、ソース線ＳＬを形成する。
次に、コントロールゲート電極ＣＧ上及びセレクトゲート電極ＳＧをマスクとして、シリコン基板１１に対してドナーとなる不純物をイオン注入する。これにより、アクティブエリアＡＡの上層部分におけるコントロールゲート電極ＣＧ及びセレクトゲート電極ＳＧの直下域間の領域に、ｎ型拡散領域２０（図４参照）が自己整合的に形成される。
次に、図６（ｃ）に示すように、シリコン基板１１上に、トンネル絶縁膜１７、フローティングゲート電極ＦＧ、ブロック絶縁膜１８、コントロールゲート電極ＣＧ及び絶縁膜１９を覆うように、シリコン酸化物等の絶縁性材料を堆積させて、層間絶縁膜２５を形成する。次に、層間絶縁膜２５上の全面に、レジスト膜５０を形成する。
次に、レジスト膜５０を露光する。このとき、図７に示すように、光源５１とレジスト膜５０との間に、レンズ５２、フォトマスク５３、レンズ５４ａ及び５４ｂを光源５１側からこの順に配置する。なお、光源５１からレジスト膜５０までの光路には、これら以外の光学要素を介在させてもよい。
図８に示すように、フォトマスク５３においては、光源５１から出射した露光光を透過させる光透過領域Ｔ１及びＴ２が形成されている。光透過領域Ｔ１は、光源５１から出射した露光光がフォトマスク５３を介してレジスト膜５０に到達したときに、投影像が解像される領域である。また、光透過領域Ｔ２は光透過領域Ｔ１よりも小さく、光源５１から出射した露光光がフォトマスク５３を介してレジスト膜５０に到達したときに、投影像が解像されない領域である。光透過領域Ｔ２は、他のパターンの解像度を向上させるためのＳＲＡＦ（sub-resolution assist features）である。フォトマスク５３における光透過領域Ｔ１及びＴ２以外の領域は、露光光を遮断する遮光領域となっている。光透過領域Ｔ１及びＴ２の形状は、例えば正方形である。なお、光透過領域Ｔ１及びＴ２の形状は必ずしも正方形でなくてもよいが、格子点に対応した形状であることが必要である。これらの形状は、例えば、円形であってもよい。
全ての光透過領域Ｔ１及びＴ２は、単一の仮想的な２次元格子Ｌ０の格子点ＬＰ０に配置されている。格子点ＬＰ０は、フォトマスク５３の表面に対して平行な方向Ｗ１に沿って周期Ｐ０１で配列されると共に、フォトマスク５３の表面に対して平行であって方向Ｗ１に対して交差する方向Ｗ２に沿って周期Ｐ０２で配列されている。２次元格子Ｌ０は、レジスト膜５０に投影されたときに、２次元格子Ｌとなるような格子である。すなわち、２次元格子Ｌ０の各格子点ＬＰ０は２次元格子Ｌの各格子点ＬＰに対応しており、２次元格子Ｌ０の方向Ｗ１及びＷ２は２次元格子Ｌの方向Ｖ１及びＶ２に対応しており、２次元格子Ｌ０の周期Ｐ０１及びＰ０２は２次元格子Ｌの周期Ｐ１及びＰ２に対応している。例えば、２次元格子Ｌ０と２次元格子Ｌとは相似形である。
光透過領域Ｔ１は、フォトマスク５３の格子点ＬＰ０のうち、ＮＡＮＤ型フラッシュメモリ１においてコンタクトを形成する予定の領域に相当する格子点ＬＰ０に形成されている。すなわち、光透過領域Ｔ１は、露光によってレジスト膜５０におけるコンタクトを形成する予定の領域の直上域に投影される位置に形成する。一方、光透過領域Ｔ２は、フォトマスク５３の残りの格子点ＬＰ０、すなわち、光透過領域Ｔ１が形成されていない格子点ＬＰ０に形成する。
また、フォトマスク５３は、全ての格子点ＬＰ０がレジスト膜５０におけるアクティブエリアＡＡの直上域及びアクティブエリアＡＡをビット線方向に延長させた領域の直上域に投影され、且つ、一部の光透過領域Ｔ１が、レジスト膜５０におけるアクティブエリアＡＡの直上域に投影されるように配置されている。更に、フォトマスク５３は、アクティブエリアＡＡの直上域に投影された光透過領域Ｔ１の投影像のビット線方向における位置が、連続して配列された３本のアクティブエリアＡＡを基本単位として周期的に変位するように形成する。更にまた、フォトマスク５３においては、方向Ｗ１を、アクティブエリアＡＡの直上域に投影される光透過領域Ｔ１の配列方向のうち配列周期が最も短い方向に一致させている。一方、方向Ｗ２は、アクティブエリアＡＡの直上域に投影される光透過領域Ｔ１の配列方向のうち配列周期が２番目に短い方向に一致させている。
このように、フォトマスク５３においては、光透過領域Ｔ１及びＴ２が周期的に形成されており、露光光はフォトマスク５３を通過する際に回折する。従って、図９（ａ）に示すように、露光光の入射方向によってはフォトマスク５３により回折された光がレンズ５４ａに入射しない。このため、図９（ｂ）に示すように、回折後の露光光をレンズ５４ａに入射させるためには、露光光の入射方向を適切に調整する必要がある。本実施形態においては、光透過領域Ｔ１及びＴ２は２次元格子Ｌ０の格子点ＬＰ０に配列されているため、図９（ｃ）に示すように、光源５１の位置は４ヶ所とする。
そして、図７に示すように、光源５１が露光光を出射し、この露光光の進行方向がレンズ５２によって平行とされ、平行光化された露光光がフォトマスク５３の光透過領域Ｔ１及びＴ２を透過し、レンズ５４ａ及び５４ｂによって集光されて、レジスト膜５０に到達する。このとき、光透過領域Ｔ１を透過した光は、レジスト膜５０において解像されるため、レジスト膜５０を感光させる。一方、光透過領域Ｔ２を透過した光は、レジスト膜５０において解像されないため、レジスト膜５０は十分に感光されない。その後、レジスト膜５０を現像する。これにより、レジスト膜５０における感光した部分が除去される。
次に、図２〜図４に示すように、現像後のレジスト膜５０をマスクとしてエッチングを行い、層間絶縁膜２５にコンタクトホール５５を形成する。次に、コンタクトホール５５内に、金属、例えば、タングステン（Ｗ）又はモリブデン（Ｍｏ）等の高融点金属を埋め込むことにより、ビット線コンタクトＣＢ及び非ビット線コンタクトＣＮを形成する。次に、例えば金属を堆積させて、異方性エッチングによりライン状に加工することにより、ビット線ＢＬを形成する。なお、本明細書において、「金属」とは、純金属の他に合金及び金属窒化物等の導電性を有する材料を含むものとする。次に、シリコンウェーハをダイシングしてシリコン基板１１に切り分ける。このようにして、本実施形態に係るＮＡＮＤ型フラッシュメモリ１が製造される。
次に、本実施形態の作用効果について説明する。
本実施形態においては、フォトマスク５３において、光透過領域Ｔ１及びＴ２が２次元格子状に配列されているため、フォトマスク５３による回折光の指向性が高い。このため、光源５１を適切に配置することにより、露光光の利用効率を高めることができ、露光マージンを十分に確保することができる。
また、フォトマスク５３において、２次元格子Ｌ０の格子点ＬＰ０のうち、任意の格子点ＬＰ０を選択して光透過領域Ｔ１を形成し、残りの格子点ＬＰ０に光透過領域Ｔ２を形成している。これにより、レジスト膜５０に投影された２次元格子Ｌの格子点ＬＰのうち、任意の格子点ＬＰにコンタクトを形成することができる。このため、コンタクトの形成位置の自由度が高く、ＮＡＮＤ型フラッシュメモリ１の構造上必要な位置にコンタクトを形成することができる。例えば、図１に示すように、メモリアレイ領域Ｒｍにおいては、各アクティブエリアＡＡに１つのビット線コンタクトＣＢを接続しつつ、周辺回路領域Ｒｃの一部においては、１本おきの拡散領域Ｄにそれぞれ２つの非ビット線コンタクトＣＮを接続し、また、周辺回路領域Ｒｃの他の一部においては、１本の拡散領域Ｄのみに２つの非ビット線コンタクトＣＮを接続することができる。
更に、ＮＡＮＤ型フラッシュメモリ１においては、各構成要素の配列周期のうち、アクティブエリアＡＡの配列周期が最も短いため、レジスト膜５０に投影された２次元格子Ｌの全ての格子点ＬＰを、アクティブエリアＡＡ上及びアクティブエリアＡＡをビット線方向に延長させた領域上に配置することにより、全ての格子点ＬＰをコンタクト形成位置の候補として有効に利用することができる。これにより、ＮＡＮＤ型フラッシュメモリ１において格子点ＬＰを必要以上に密に設定する必要がなく、従って、フォトマスク５３において、光透過領域Ｔ２を必要以上に密に形成する必要がないため、フォトマスク５３の作製が容易である。
更にまた、本実施形態においては、ビット線方向におけるビット線コンタクトＣＢの位置が、連続して配列された３本のアクティブエリアＡＡを基本単位として周期的に変位している。このため、ビット線方向における位置が相互に同じであるビット線コンタクトＣＢ同士は、その間に２本のアクティブエリアＡＡを挟んで離隔している。この結果、ビット線コンタクトＣＢ間の距離を確保し、フォトリソグラフィの解像限界の制約を回避することができる。
更にまた、本実施形態においては、フォトマスク５３において、方向Ｗ１を、アクティブエリアＡＡの直上域に投影される光透過領域Ｔ１の配列方向のうち配列周期が最も短い方向に一致させている。これにより、ＮＡＮＤ型フラッシュメモリ１において、方向Ｖ１が、ビット線コンタクトＣＢの配列方向のうち配列周期が最も短い方向と一致する。この結果、フォトマスク５３において、２次元格子Ｌ０の周期Ｐ０１及びＰ０２を大きくとることができ、ＳＲＡＦとなる光透過領域Ｔ２を必要以上に形成することがない。このため、フォトマスク５３の形成が容易である。
以下、この効果を、図面を参照して説明する。
図１０（ａ）及び（ｂ）は、ビット線コンタクトの配置及び２次元格子を例示する平面図であり、（ａ）は本実施形態を示し、（ｂ）は参考例を示す。
図１０（ａ）に示すように、本実施形態においては、２次元格子Ｌの方向Ｖ１をビット線コンタクトＣＢの配列方向のうち配列周期が最も短い方向と一致させている。これにより、２次元格子Ｌの周期Ｐ１及びＰ２が大きくなり、コンタクトが配置されない格子点ＬＰが少なくなる。なお、方向Ｖ２については、方向Ｖ１に対して交差する方向であって、ビット線コンタクトＣＢの配列方向の１つに一致していればよく、必ずしも配列周期が２番目に短い方向でなくてもよい。
これに対して、図１０（ｂ）に示すように、参考例においては、ビット線コンタクトＣＢの配置は図１０（ａ）に示す本実施形態の配置と同じであるが、方向Ｖ１をビット線方向と一致させ、方向Ｖ２をソース線方向と一致させている。これによっても、全ての格子点ＬＰをアクティブエリアＡＡ上及びその延長領域上に配置することが可能であり、全てのコンタクトを格子点ＬＰの一部に配置することができる。しかし、この場合は、２次元格子Ｌの周期Ｐ１及びＰ２が小さくなり、コンタクトが配置されない格子点ＬＰが多くなる。フォトマスク５３においては、コンタクトが配置されない格子点ＬＰに相当する格子点ＬＰ０には光透過領域Ｔ２を形成することにより、転写すべきパターンの解像度を向上させる必要があるため、フォトマスク５３に光透過領域Ｔ２を必要以上に多く形成することとなり、フォトマスク５３の作製が困難になる。
更にまた、本実施形態においては、周辺回路領域Ｒｃにおいて、２つの非ビット線コンタクトＣＮが同一の拡散領域Ｄに接続されている。これにより、コンタクトのオープン不良のリスクを低減、又は、コンタクト抵抗を低減することができる。なお、本実施形態においては、メモリアレイ領域Ｒｍにおいて、２つのビット線コンタクトＣＢを同一のアクティブエリアＡＡに接続してもよい。これにより、コンタクトのオープン不良のリスクを低減、又は、ビット線コンタクトＣＢとアクティブエリアＡＡとの間の抵抗を低減することができる。また、ビット線方向に配列され、相互に接続されたアクティブエリアＡＡと配線等、同一の電位が供給される導電性部材に２以上のコンタクトを接続してもよい。
更にまた、本実施形態によれば、層間絶縁膜２５内に形成される全てのコンタクトを１回のプロセスで形成することができる。これにより、ＮＡＮＤ型フラッシュメモリ１の製造コストを低く抑えることができる。
なお、本実施形態においては、２次元格子Ｌを構成する方向Ｖ１及び方向Ｖ２がビット線方向及びソース線方向と異なる方向である例を示したが、方向Ｖ１及び方向Ｖ２のうちの一方がビット線方向又はソース線方向と一致していてもよい。また、フォトマスクの作製が困難にならなければ、方向Ｖ１及び方向Ｖ２がそれぞれビット線方向及びソース線方向と一致していてもよい。
また、本実施形態においては、コンタクトが形成される層間絶縁膜２５を１回の成膜プロセスによって形成する例を示したが、本発明はこれに限定されず、層間絶縁膜２５を複数回のプロセスに分けて形成してもよい。この場合においても同一の層に設けられた絶縁膜であれば、単一の層間絶縁膜として扱うことができ、これに形成されるコンタクトホールを、１回の露光で形成することができる。
更に、本実施形態においては、ビット線方向におけるビット線コンタクトＣＢの位置が、３本のアクティブエリアＡＡ毎に周期的に変位している例を示したが、本発明はこれに限定されない。例えば、連続して配列された４本以上のアクティブエリアＡＡを基本単位として周期的に変位させてもよい。
更にまた、本実施形態においては、半導体装置としてＮＡＮＤ型フラッシュメモリを例示したが、本発明はこれに限定されない。同一の層に複数のコンタクトを形成する半導体装置であれば、本発明を適用可能である。この場合、この半導体装置の導電性部材のうち、一方向に延び、配列周期が最も短い導電性部材上及びこの導電性部材を一方向に延長させた領域上に、２次元格子の全ての格子点を配置させることが好ましい。これにより、コンタクトの一部を配列周期が最も短い導電性部材に接続しても、露光マージンを確保することができる。
次に、本実施形態の効果を示す実施例及び比較例について説明する。
先ず、第１の実施例について説明する。
図１１（ａ）は、第１の実施例におけるコンタクトの形成予定位置を示す図であり、（ｂ）はフォトマスクを示す図であり、（ｃ）は投影された光の強度分布のシミュレーション結果を示す図であり、
図１２は、横軸に露光量裕度（ＥＬ）をとり、縦軸に焦点深度（ＤＯＦ）をとって、第１の実施例の露光マージンを示すグラフ図である。
なお、図１２において、露光量裕度（ＥＬ）と焦点深度（ＤＯＦ）との関係を表すプロットが全て必要マージンの外側にあれば、本実施例においてコンタクトホールを安定して形成することができる。一方、少なくとも一部のプロットが必要マージンの内側にあると、露光条件の通常のばらつきに起因して必然的に欠陥が発生することになり、コンタクトホールを安定して形成できないことになる。後述する他の実施例及び比較例についても同様である。
図１１（ａ）に示すように、第１の実施例においては、形成するコンタクトして、前述の実施形態におけるビット線コンタクトＣＢを想定している。すなわち、全てのビット線コンタクトＣＢが２次元格子の格子点に位置しており、且つ、ビット線方向におけるビット線コンタクトＣＢの位置が、連続して配列された３本のアクティブエリアＡＡを基本単位として周期的に変位している場合を想定した。但し、前述の実施形態とは異なり、各アクティブエリアＡＡに複数のビット線コンタクトＣＢが接続されているものとした。
図１１（ｂ）に示すように、フォトマスクとしては、フォトマスク６１を使用した。フォトマスク６１においては、光透過領域Ｔ１及びＴ２が２次元マトリクス状に配列されている。すなわち、光透過領域Ｔ１及びＴ２は、仮想的な２次元格子（図示せず）の格子点に配置されている。そして、任意の１つの光透過領域Ｔ１を基点としたときに、光透過領域Ｔ１及びＴ２の配列周期が最も短い方向Ｗ１及び２番目に短い方向Ｗ２においては、光透過領域Ｔ１及び光透過領域Ｔ２が交互に配置されており、配列周期が３番目に短い方向Ｗ３及び４番目に短い方向Ｗ４においては、光透過領域Ｔ１のみが連続して配列されている。また、光源は前述の図９（ｃ）に示すように配置した。これは後述する他の実施例及び比較例においても、同様である。
図１１（ｃ）に示すように、シミュレーションの結果、フォトマスク６１の光透過領域Ｔ１を透過した露光光による強度分布が、図１１（ａ）のビット線コンタクトＣＢに相当する全ての位置において強いピークを持ち、それ以外の位置においては強いピークを持たなかった。また、図１２に示すように、露光マージンも十分に確保できた。従って、本実施例によれば、図１１（ａ）に示すコンタクトを安定して形成できることが明らかとなった。
次に、第２の実施例について説明する。
図１３（ａ）は、第２の実施例におけるコンタクトの形成予定位置を示す図であり、（ｂ）はフォトマスクを示す図であり、（ｃ）は投影された光の強度分布のシミュレーション結果を示す図であり、
図１４は、横軸に露光量裕度（ＥＬ）をとり、縦軸に焦点深度（ＤＯＦ）をとって、第２の実施例の露光マージンを示すグラフ図である。
図１３（ａ）に示すように、第２の実施例においては、１本のライン状の拡散領域Ｄ（導電性部材）に３つの非ビット線コンタクトＣＮを接続する場合を想定している。この場合、フォトマスクとして、図１３（ｂ）に示すフォトマスク６２を使用した。フォトマスク６２においては、３つの光透過領域Ｔ１が一方向に沿って等間隔に配列されており、その周囲の帯状の領域に、複数の光透過領域Ｔ２が形成されている。光透過領域Ｔ１及びＴ２は、上述のフォトマスク６１に設定された２次元格子と同じ形状の２次元格子の格子点に配置されている。光透過領域Ｔ１及びＴ２が形成された帯状の領域は、光透過領域Ｔ１の配列方向に延び、その中心線上に光透過領域Ｔ１が配置されており、その幅方向（方向Ｗ１）における光透過領域Ｔ１及びＴ２の配列数は、光透過領域Ｔ１を含む列では５個、光透過領域Ｔ２のみからなる列では６個である。また、光透過領域Ｔ１を含む列の間には、光透過領域Ｔ２のみからなる列が２列設けられている。図１３（ｃ）及び図１４に示すように、本実施例によれば、図１３（ａ）に示すコンタクトを安定して形成することができた。
次に、第１の比較例について説明する。
図１５（ａ）は、第１の比較例におけるコンタクトの形成予定位置を示す図であり、（ｂ）は、横軸に露光量裕度（ＥＬ）をとり、縦軸に焦点深度（ＤＯＦ）をとって、第１の比較例の露光マージンを示すグラフ図である。
図１５（ａ）に示すように、第１の比較例においては、３本おきの導電性部材にそれぞれ２つのコンタクトを接続する場合を想定している。また、コンタクトの形状はアクティブエリアが延びる方向を長手方向とし、幅がアクティブエリアの幅と等しい長方形であり、上述の本発明の実施形態のように、２次元格子の格子点に対応した形状ではない。一方、このようなコンタクトの形成に用いるフォトマスクにおいても、コンタクトに対応した形状の光透過領域Ｔ１が形成されている。従って、このフォトマスクにおいて、光透過領域Ｔ１は格子点から離れた位置にも形成されている。この結果、指向性が高い回折光を得ることができない。シミュレーションの結果、図１５（ｂ）に示すように、この露光においては必要マージンを確保できなかった。すなわち、本比較例においては、図１５（ａ）に示すコンタクトを安定して形成できなかった。
次に、第２の比較例について説明する。
図１６（ａ）は、第２の比較例におけるコンタクトの形成予定位置を示す図であり、（ｂ）は、横軸に露光量裕度（ＥＬ）をとり、縦軸に焦点深度（ＤＯＦ）をとって、第２の比較例の露光マージンを示すグラフ図である。
図１６（ａ）に示すように、第２の比較例においては、５本おきの導電性部材にそれぞれ２つのコンタクトを接続する場合を想定している。また、前述の第１の比較例と同様に、コンタクトの形状は２次元格子の格子点に対応した形状ではなく、従って、フォトマスクにおいて格子点から離れた位置にも光透過領域Ｔ１が形成されている。このため、回折光の指向性が低い。シミュレーションの結果、図１６（ｂ）に示すように、この露光においては必要マージンを確保できなかった。すなわち、本比較例においては、図１６（ａ）に示すコンタクトを安定して形成できなかった。
次に、本発明の第２の実施形態について説明する。
本実施形態に係る半導体装置も、ＮＡＮＤ型フラッシュメモリである。
本実施形態は、前述の第１の実施形態と比較して、１つのＮＡＮＤ型フラッシュメモリに複数の仮想的な格子が設定されている点が異なっている。
図１７は、本実施形態に係る半導体装置におけるコンタクトの配置を例示する平面図である。
図１７に示すように、本実施形態に係るＮＡＮＤ型フラッシュメモリ２においても、前述の第１の実施形態と同様に、メモリアレイ領域Ｒｍ及び周辺回路領域Ｒｃが設定されている。メモリアレイ領域Ｒｍは、メモリトランジスタが設けられた領域であり、配線及び拡散領域等の導電性部材の配列周期がＮＡＮＤ型フラッシュメモリ２の中で最も微細な領域であり、コンタクトの配置密度が最も密な領域である。一方、周辺回路領域Ｒｃはいくつかの領域に分かれており、例えば、領域Ｒｃ１〜Ｒｃ３に分かれている。領域Ｒｃ１は、コア部と呼ばれる領域であり、導電性部材の配列周期はメモリアレイ領域Ｒｍと同程度に微細であるが、コンタクトの配置密度はメモリアレイ領域Ｒｍよりも疎な領域である。領域Ｒｃ１には、例えばロウデコーダ、センスアンプ、フックアンプが形成されている。領域Ｒｃ２及びＲｃ３は、導電性部材の配列周期がメモリアレイ領域Ｒｍ及び領域Ｒｃ１よりも大きく、コンタクトの配置密度も疎な領域である。
メモリアレイ領域Ｒｍにおいては、ビット線コンタクトＣＢが、仮想的な２次元格子Ｌ１の格子点ＬＰ１の一部に配置されている。なお、図１７においても、図１と同様に、コンタクトが形成された格子点を黒丸（●）で表し、コンタクトが形成されていない格子点を白丸（○）で表している。また、メモリアレイ領域Ｒｍにおいては、ビット線方向におけるビット線コンタクトＣＢの位置が、連続して配列された３本のアクティブエリアＡＡを基本単位として周期的に変位している。以下、このようなコンタクトの配置状態を「３連千鳥」という。また、ビット線方向におけるコンタクトの位置が、連続して配列されたｎ本（ｎは自然数）のアクティブエリアを基本単位として周期的に変位している配置状態を、「ｎ連千鳥」という。
一方、周辺回路領域Ｒｃの領域Ｒｃ１及びＲｃ２においては、コンタクトが仮想的な２次元格子Ｌ２の格子点ＬＰ２の一部に配置されている。２次元格子Ｌ２は、メモリアレイ領域Ｒｍにおける２次元格子Ｌ１に対して、方向、周期及び位相のうち少なくとも１つが異なる格子である。２次元格子Ｌ２は、仮に全ての格子点にコンタクトを形成したとすれば、ビット線方向におけるコンタクトの位置が、連続して配列された２本のアクティブエリアＡＡを基本単位として周期的に変位するような格子である。すなわち、コンタクトの配置状態が「２連千鳥」となりうる格子である。なお、コンタクトは必ずしもアクティブエリアＡＡ上に配置されていなくてもよく、アクティブエリアＡＡのビット線方向に延びる延長領域上に配置されていてもよい。以下、配列周期が最も短い導電性部材が延びる方向における格子点の位置が、連続して配列されたｎ本の導電性部材又はその延長領域を基本単位として周期的に変位するような格子の形態も、「ｎ連千鳥」と表現する。
そして、ソース線方向における格子点の配列周期をＰｘとし、ビット線方向における格子点の配列周期をＰｙとし、露光光学系における投影レンズの開口数をＮＡとし、露光に用いる光の波長をλとし、光源の規格化された座標を（σｘ，σｙ）とするとき、コンタクトの配列周期Ｐｘ、Ｐｙは下記数式１及び２を満たしている。なお、ｎは上述の「ｎ連千鳥」のｎである。すなわち、ｎは、ビット線方向におけるコンタクトの位置の変位の基本単位に相当するアクティブエリアの本数である。下記数式１においては、ｎは２以上である。下記数式１及び２の導出過程は後述する。
メモリアレイ領域Ｒｍにおけるコンタクトの配置状態は「３連千鳥」であるから、ｎ＝３である。従って、メモリアレイ領域Ｒｍにおいては、コンタクトの配列周期Ｐｘは下記数式３を満たす。
同様に、周辺回路領域Ｒｃの領域Ｒｃ１及びＲｃ２におけるコンタクトの配置状態は「２連千鳥」であるから、ｎ＝２である。従って、周辺回路領域Ｒｃにおいては、コンタクトの配列周期Ｐｘは下記数式４を満たす。
一方、周辺回路領域Ｒｃの領域Ｒｃ３においては、格子Ｌ２の格子点とは無関係に、非ビット線コンタクトＣＮ０が形成されている。非ビット線コンタクトＣＮ０の直径は、格子点に形成されたコンタクト、すなわち、ビット線コンタクトＣＢ及び非ビット線コンタクトＣＮの直径よりも大きく、例えば、非ビット線コンタクトＣＮ０は複数の格子点を含むように形成されている。非ビット線コンタクトＣＮ０の配置は上記数式１及び２には従っていない。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
次に、本実施形態に係るＮＡＮＤ型フラッシュメモリ２の製造方法について説明する。
本実施形態に係る製造方法は、前述の第１の実施形態と比較して、コンタクトホールを形成するための露光方法が異なっており、それ以外の工程は第１の実施形態と同様である。そこで、以下、本実施形態の露光方法について、詳細に説明する。
図１８は、本実施形態に係るＮＡＮＤ型フラッシュメモリのコンタクトの配置の決定方法を例示するフローチャート図であり、
図１９は、本実施形態における照明条件を例示する図であり、
図２０は、本実施形態において使用するフォトマスクを例示する平面図である。
本実施形態においては、コンタクトの配置は、概ね以下の手順（１）〜（３）によって決定される。
（１）メモリアレイ領域のコンタクトの配置を決定する（図１８のステップＳ１）
（２）（１）のコンタクトを形成できるような照明条件を決定する（ステップＳ２、数式５及び６）
（３）（２）の照明条件に基づいて、周辺回路領域のコンタクトの配置を決定する（ステップＳ３、数式１及び２）
以下、詳細に説明する。
先ず、図１８のステップＳ１に示すように、ＮＡＮＤ型フラッシュメモリ２の各領域のうち、導電性部材及びコンタクトの配置が最も密な領域であるメモリアレイ領域Ｒｍにおいて、コンタクトの配置を決定する。メモリアレイ領域Ｒｍにおいては、アクティブエリアＡＡの配列周期が、相互間の電気的な独立性を確保できる範囲で可及的に短く設定されている。そして、ビット線コンタクトＣＢの配置は、ビット線コンタクトＣＢ間の最短距離を一定値以上に確保しつつ、ビット線コンタクトＣＢの配置領域の面積が最小になるように決定する。
具体的には、アクティブエリアＡＡの配列周期が既に決定されている場合には、隣り合うアクティブエリアＡＡに接続されたビット線コンタクトＣＢ同士のソース線方向における距離は自動的に決定されるため、斜め方向におけるビット線コンタクトＣＢ間の最短距離を一定値以上とするための配列周期Ｐｙが一義的に算出される。次に、ビット線コンタクトＣＢの配置領域の面積を最小にするためのｎの値を決定する。このとき、ｎの値を大きくするほど、配列周期Ｐｘの値を大きくとることができるが、その一方で、ビット線コンタクトＣＢの配置領域のビット線方向における長さ｛（ｎ−１）×Ｐｙ｝も増大してしまう。そこで、例えば、配列周期Ｐｘの値が上述の斜め方向におけるビット線コンタクトＣＢ間の最短距離以上となるようなｎの値のうち、最小の値を選択する。本実施形態においては、ｎ＝３とする。これにより、２次元格子Ｌ１が決定される。
次に、図１８のステップＳ２に示すように、ステップＳ１において決定されたコンタクトの配置に基づいて、露光の照明条件を決定する。この照明条件は、上述のｎ連千鳥において、ｎの値がどのような値であっても良好な露光条件が得られるような照明条件とする。具体的には、図１９に示すように、発光領域７１が４ヶ所設けられた４重極照明を使用する。ソース線方向及びビット線方向に対応する座標としてＸＹ直交座標を設定し、投影レンズの瞳の外縁に対応する円をｘ２＋ｙ２＝１で表すとき、各発光領域７１の位置及び形状は、Ｘ軸に関して対称であり、Ｙ軸に対しても対称である。各発光領域７１は、座標がそれぞれ（σｘ，σｙ）、（−σｘ，σｙ）、（σｘ，−σｙ）、（−σｘ，−σｙ）の輝点７２を含む。例えば、これらの各輝点７２は各発光領域７１の中心又はほぼ中心に位置している。座標σｘ及びσｙの値は、上述のステップＳ１において決定されたｎ、Ｐｘ、Ｐｙの値に基づいて、下記数式５及び６に従って算出することができる。なお、上記数式１及び２は下記数式５及び６をＰｘ及びＰｙについて解いたものである。照明を４重極照明とする理由、及び、下記数式５及び６の導出過程については、後述する。次に、上述の輝点７２の座標及び光学的なシミュレーション結果に基づいて、発光領域７１の形状を決定する。
次に、図１８のステップＳ３に示すように、周辺回路領域Ｒｃにおけるコンタクトの配置を決定する。周辺回路領域Ｒｃにおけるコンタクトの配置は、図１９に示す照明条件によって露光することができ、且つ、各領域における導電性部材のレイアウトに適合するような配置とする。具体的には、周辺回路領域Ｒｃにおける導電性部材の配置密度に応じて、ｎの値を決定する。このｎの値は、上述のメモリアレイ領域Ｒｍにおけるｎの値と同じであってもよく、異なっていてもよい。本実施形態においては、周辺回路領域Ｒｃにおいては、ｎ＝２とする。このｎの値と、上記数式５及び６によって求めたσｘ及びσｙの値を上記数式１及び２に代入して、周辺回路領域Ｒｃにおけるコンタクトの配列周期Ｐｘ及びＰｙを決定する。これにより、２次元格子Ｌ２が決定される。このとき、２次元格子Ｌ２の位相は、周辺回路領域Ｒｃに形成されている導電性部材のレイアウトに整合するように、任意に選択する。そして、領域Ｒｃ１及びＲｃ２において、２次元格子Ｌ２の全ての格子点から、非ビット線コンタクトＣＮを形成する格子点を選択する。一方、周辺回路領域Ｒｃの領域Ｒｃ３においては、２次元格子Ｌ２の格子点に拘わらず、任意の領域を非ビット線コンタクトＣＮ０の形成予定領域として設定する。このようにして、周辺回路領域Ｒｃにおけるコンタクトの配置が決定される。
図２０に示すように、本実施形態において使用するフォトマスク７０には、ＮＡＮＤ型フラッシュメモリ２において設定された仮想的な２次元格子Ｌ１及びＬ２に対応する２次元格子Ｌ１０及びＬ２０が設定されており、２次元格子Ｌ１０及びＬ２０の各格子点には、光透過領域Ｔ１又はＴ２が形成されている。前述の第１の実施形態と同様に、光透過領域Ｔ１はコンタクトの形成予定位置に対応しており、光透過領域Ｔ２はコンタクトが形成されない領域に対応している。このようなフォトマスク７３を用いて露光を行うと、１回の露光によって、メモリアレイ領域Ｒｍにおいて２次元格子Ｌ１の格子点の一部にビット線コンタクトＣＢを埋め込むためのコンタクトホールを形成し、周辺回路領域Ｒｃの領域Ｒｃ１及びＲｃ２において２次元格子Ｌ２の格子点の一部に非ビット線コンタクトＣＮを埋め込むためのコンタクトホールを形成し、領域Ｒｃ３において任意の位置に非ビット線コンタクトＣＮ０を埋め込むためのコンタクトホールを形成することができる。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。
次に、本実施形態の作用効果について説明する。
本実施形態の作用効果のうち、前述の第１の実施形態と異なる点は、ＮＡＮＤ型フラッシュメモリ２に２種類以上の仮想的な２次元格子を設定できることである。これにより、メモリアレイ領域Ｒｍ及び周辺回路領域Ｒｃにおいて、相互に異なる２次元格子を設定することができ、相互に異なるコンタクトの配置を実現することができる。この結果、例えば、コンタクトの配置密度が相対的に密なメモリアレイ領域Ｒｍにおいては、コンタクトの配列周期Ｐｘを一定値以上に確保するために、ｎの値を相対的に大きくして、ビット線方向に伸びた格子を設定することができる。一方、コンタクトの配置密度が相対的に疎な周辺回路領域Ｒｃにおいては、コンタクトが形成された領域の面積を低減するために、ｎの値を相対的に小さくして、ビット線方向に圧縮された２次元格子を設定し、この２次元格子の格子点のうち、いくつかの格子点に選択的にコンタクトを形成することができる。すなわち、周辺回路領域Ｒｃにおいては、コンタクトを形成する格子点を間引くため、格子自体はビット線方向に圧縮された密な格子とすることができる。このように、本実施形態によれば、メモリアレイ領域Ｒｍにおいて、コンタクト間の最短距離を確保しつつ、周辺回路領域Ｒｃにおいて、コンタクトの形成領域を縮小することができる。
以下、上述の各数式の導出過程、及び、露光の照明を４重極照明とする理由について説明する。
図２１（ａ）〜（ｃ）は、コンタクトの配置状態を例示する模式的平面図であり、（ａ）は３連千鳥を示し、（ｂ）は４連千鳥を示し、（ｃ）は５連千鳥を示し、
図２２（ａ）及び（ｂ）は、ｎ連千鳥の配置状態において完全に周期的に配列されたコンタクトを形成するためのフォトマスクを例示する模式的平面図であり、（ａ）は３連千鳥を示し、（ｂ）は４連千鳥を示し、
図２３（ａ）は、照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図であり、
図２４（ａ）は、他の照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図であり、
図２５は、３つの回折光による干渉状態を例示する図であり、
図２６は、リソグラフィ光学系を例示する図であり、
図２７（ａ）は、更に他の照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図であり、
図２８（ａ）は、更に他の照明条件を例示する図であり、（ｂ）は（ａ）に示す光をｎ連千鳥のフォトマスクに照射したときに形成される回折光の分布を例示する図である。
上述の如く、ＮＡＮＤ型フラッシュメモリのメモリアレイ領域においては、メモリトランジスタの集積度を向上させるために、アクティブエリアＡＡの配列周期は可及的に短く設定されている。このため、ビット線コンタクト間の最短距離を一定値以上とするために、ビット線コンタクトの配置をｎ連配置（ｎは２以上）とする必要がある。図２１（ａ）〜（ｃ）に、それぞれ、３連千鳥、４連千鳥、５連千鳥のコンタクトの配置状態を示す。
次に、図２１（ａ）〜（ｃ）に示すようなｎ連千鳥の配置状態において、コンタクトが２次元的に完全に周期的に配列されている場合、すなわち、コンタクトが全ての格子点に形成されている場合を考える。このようなコンタクトを形成するためのフォトマスクの構成は、図２２（ａ）及び（ｂ）に示すようになる。
図２２（ａ）及び（ｂ）に示すようなｎ連千鳥のフォトマスク８１又は８２に対して、図２３（ａ）に示すように、直上方向から光を照射すると、図２３（ｂ）に示すように、７つの回折光が発生する。図２３（ｂ）は周波数空間を示しており、図２３（ｂ）に示す回折光の分布は、図２２（ａ）及び（ｂ）に示す図形をフーリエ変換することによって得ることができる。
図２３（ａ）に示すように、照明の輝点７３は、投影レンズ７４の中心軸上に位置している。従って、この場合、輝点７３から出射した光は、投影レンズの光軸に沿ってフォトマスク８１又は８２に入射する。図２３（ｂ）に示す回折光Ａは、フォトマスクにおいて直進する光、すなわち０次回折光であり、回折光Ｂ〜Ｇは１次回折光である。また、破線の円７５は、投影レンズ７４の瞳に入射する角度範囲を示している。円７５の外側に回折する光は遮光されてしまい、基板（シリコン基板１１）上には到達しない。従って、図２３（ｂ）に示す状態では、０次の回折光Ａしか基板に到達しないため、光の干渉が発生せず、像が形成されない。
そこで、図２４（ａ）に示すように、輝点７３を投影レンズの中心軸上からシフトさせて、回折光をフォトマスクに斜め方向から入射させる。これにより、図２４（ｂ）に示すように、３つの回折光Ａ、Ｂ、Ｃが円７５の内側に入り、投影レンズの瞳に入射し、基板上に到達する。このとき、輝点７３のシフト方向及びシフト量は、投影レンズの光軸から見て回折光Ａ、Ｂ、Ｃの位置が等距離になるように選択する。この結果、図２５に示すように、像面上で干渉が発生し、それぞれの波が強め合う位置に明部が形成され、弱め合う位置に暗部が形成される。
以下、干渉の状態を定量的に考察する。
ここでは、図２６に示すようなリソグラフィ光学系を想定する。リソグラフィにおける結像は下記数式７によって表され、これは光源面積分表示の結像式と呼ばれている。下記数式７は、非特許文献１（「光学ライブラリー１ 回折と結像の光学」渋谷眞人、大木裕史著、株式会社朝倉書店 ２００５年１１月２５日発行、ｐ．４０〜４７）に記載されている（２．２３）式を（２．３２）式に代入したものである。但し、係数Ｃは省略し、変数Ｓ、ｏ、Ｇ、ξ、ηは、それぞれ、変数γ、ａ、ｐ、ｆ、ｇに変更している。
ここで、ｋ＝２π／λであり、λは光源の波長である。また、図２６に示すように、γ（ξ，η）は照明の輝度分布を表す関数であり、a~（ｆ，ｇ）はマスクの振幅透過率と位相の分布のフーリエ変換後の関数、すなわちマスクの回折像を表す関数であり、ｐ（ｆ，ｇ）は瞳関数であり、Ｉ（ｘ，ｙ）は像面の強度分布を表す関数である。なお、上記数式７はスカラー理論に基づくものである。光は電磁波であって本来ベクトル的に扱うべきであるため、スカラー理論に基づくこの結像式は近似的なものである。
また、式展開を容易にするために、照明の輝度分布を表す関数γ（ξ，η）を、下記数式８のように設定する。また、瞳関数ｐ（ｆ，ｇ）を、下記数式９及び１０のように設定する。但し、ＮＡはレンズの開口数である。
上記数式８は、照明が光軸上から（ξｓ，ηｓ）だけずれた点光源であることを表している。すなわち、図２４（ａ）に示すように、照明は、投影レンズの中心軸に対するシフト量が（ξｓ，ηｓ）である輝点７３によって構成されている。
また、上記数式９及び１０は、図２４（ｂ）に示すように、瞳外（｜ｆ２＋ｇ２｜＞ＮＡ２）の光は遮断され、瞳内（｜ｆ２＋ｇ２｜≦ＮＡ２）の光にはデフォーカス収差と呼ばれる位相差が加えられることを表している。すなわち、上記数式９は、像面において座標ｚの原点からのずれ、すなわち焦点位置からずれたときの効果を表している。なお、ここでは、デフォーカス収差以外の収差は考慮せず、瞳透過率も瞳内では１００％である理想的な光学系を考えるものとする。
上記数式８〜１０を上記数式７に代入すると、下記数式１１が得られる。瞳関数ｐ（ｆ，ｇ）でデフォーカス収差を考慮することにより、上記数式７に示すの像面の強度分布Ｉは、ｘ、ｙ、ｚの関数となる。ｘ及びｙは像面に平行な２方向の座標であり、ｚは像面に垂直な方向の座標である。
以後、ｎ連千鳥パターンに特化して、上記数式１１を展開し、結像式を導く。マスクの回折像は、図２３（ａ）に示すように、光軸上に点光源をもつ照明でマスクを照射した場合に瞳面に得られる回折像と一致する。上述の如く、図２３（ｂ）に破線で示された円７５は投影レンズの瞳のエッジを表しており、瞳の外側の光は遮光されて基板上に到達しない。従って、図２３（ａ）及び（ｂ）に示す状態では０次回折光しか基板に届かないため、光の干渉が発生せず、像が形成されない。一方、図２４（ａ）は照明をシフトし斜入射照明によりマスクを照明したときの回折光の分布である。この場合、図２４（ｂ）に示すように、３つの回折光が瞳の中に入り基板上に到達する。図２５は３つの回折光が像面上で作る干渉する様子を表している。それぞれの波が強めあう位置に明部、弱め合う位置に暗部が形成される。このときの瞳面上の回折光分布はマスクのフーリエ変換に照明のシフト分（ξｓ，ηｓ）を考慮し、下記数式１２で表される。
上記数式１２を上記数式１１に代入して、定積分部を展開すると、下記数式１３が得られる。
上記数式１３において、右辺の第１〜３項はｘ、ｙ、ｚに依らない一律成分を表し、第４〜６項はそれぞれ回折光Ａと回折光Ｂの干渉、回折光Ｂと回折光Ｃの干渉、回折光Ｃと回折光Ａの干渉により生成される干渉波を表している。３つの回折光は３つの平面波を形成し、明部と暗部を形成する。そして、例えば、レジスト膜５０（図６（ｃ）及び図７参照）がポジレジストである場合には、明部となる位置にコンタクトホールの形成予定領域を配置すると、良好な状態で露光することができる。この露光部分が現像により除去されてレジストマスクが形成され、このレジストマスクを用いて層間絶縁膜をエッチングすることにより、コンタクトホールが形成される。
ここで、焦点深度を最大化するような照明条件を最適な照明条件と定義する。この場合、最適な照明条件とは、上記数式１３においてｚの係数が０となるような条件である。すなわち、下記数式１４及び１５を満たす条件である。
上記数式１４及び１５を、図２３（ｂ）及び図２４（ｂ）に示す座標を代入してｎ連千鳥について解くと、下記数式１６及び１７が得られる。
輝点７３のシフト量（ξｓ，ηｓ）が上記数式１６及び１７を満たすとき、上記数式１３は下記数式１８となる。この場合、光学像は下記数式１８によって与えられる。これにより、ｚの成分が消えるため、焦点深度が大きく、デフォーカスに影響されにくい露光を行うことができる。
通常、照明の座標系は開口数ＮＡで規格化して表現される。そのため、上記数式１６及び１７によって与えられるシフト量（ξｓ，ηｓ）を開口数ＮＡで規格化した座標（σｘ、σｙ）によって最適照明条件を表現する。このように規格化した座標（σｘ、σｙ）を下記数式１９及び２０に示す。これが、最大の焦点深度を得るための最適照明条件の理論式である。
以上の説明は、図２４（ａ）に示す照明輝点位置において、図２４（ｂ）に示すように回折光Ａ、Ｂ、Ｃを採用した場合の説明である。一方、図２７（ａ）及び（ｂ）に示すように、回折光Ａ、Ｂ、Ｄを採用した場合、及び、図２８（ａ）及び（ｂ）に示すように、回折光Ａ、Ｃ、Ｅを採用した場合も、前述と同様な議論が可能である。図２７（ａ）及び（ｂ）に示す場合の輝点の座標（σｘ、σｙ）は、下記数式２１及び２２によって与えられる。下記数式２１及び２２は、上記数式５及び６と同じ式である。また、図２８（ａ）及び（ｂ）に示す場合の輝点の座標（σｘ、σｙ）は、下記数式２３及び２４によって与えられる。
図２４（ａ）、図２７（ａ）、図２８（ａ）に示すように、輝点は１つであっても、上述の最適照明条件を実現することができる。しかしながら、図１７に示す非ビット線コンタクトＣＮ０のように、干渉の明部を利用せずにコンタクトホールを形成する場合には、結像レンズの光軸に関して照明条件が非対称であると、コンタクトホールの形状が非対称になってしまう。また、輝点が１つであると、光学系において１ヶ所にエネルギーが集中してしまい、好ましくない。そこで、実際の照明においては、結像レンズの光軸に関して対称な複数の位置に、それぞれ輝点を配置することが好ましい。
図２９は、上記数式１９〜２４で与えられる座標（σｘ、σｙ）の輝点を含む照明条件の実施例を示す図である。
図２９においては、ｎが２、３、４であるそれぞれの場合において、二重極、四重極、六重極の照明条件を示している。図２９に示す輝点は、ＮＡ＝１．３０、λ＝１９３ｎｍとして計算している。図２９に示すどの照明条件においても、三光干渉が成立し、焦点深度の大きな光学像を得ることができる。
ここで、図２９に示す四重極照明に注目する。図２９に示すように、四重極照明においては、ｎ＝２、３、４のどの場合においても、輝点の位置がほぼ同じになる。また、本発明者等の検討によれば、四重極照明においては、ｎが５以上であっても、輝点の位置はほぼ同じになる。更に、コンタクトが直交格子の格子点に配置されている場合、すなわち、ｎ＝１の場合においても、輝点の位置はほぼ同じになる。このため、露光の照明を四重極照明とすれば、ｎを自然数としたときに、ｎの値が相互に異なる複数のｎ連千鳥を同時に実現することができる。但し、このような照明条件によって、ｎを任意の値としたｎ連千鳥を実現する場合には、コンタクトの配列周期Ｐｘ、Ｐｙは照明条件によって制約される。例えば、図２７に示す照明条件によってｎ連千鳥を実現した場合のコンタクトの配列周期Ｐｘ、Ｐｙは、上記数式２１及び２２をＰｘ、Ｐｙについて解けば得ることができ、下記数式２５及び２６のようになる。
上記数式２５及び２６は、上記数式１及び２と同じである。また、図２８に示す照明条件によってｎ連千鳥を実現する場合におけるコンタクトの配列周期Ｐｘ、Ｐｙは、上記数式２３及び２４をＰｘ、Ｐｙについて解けば得ることができ、下記数式２７及び２８のようになる。
コンタクトの配列周期Ｐｘ、Ｐｙを、上記数式２５及び２６、又は上記数式２７及び２８に従って選択することにより、上述の如く、３つの回折光の干渉により、焦点深度が大きい像を得ることができる。また、照明を四重極照明とすることにより、ｎの値によらず、ｎ連千鳥を実現することができる。更に、照明を四重極照明とすることにより、格子点に形成されない非ビット線コンタクトＮＣ０の形状を、その中心軸に関して対称な形状とすることができる。
以下、パターンレイアウトの実施例を示す。
図３０（ａ）は、本実施例の照明条件を例示する図であり、（ｂ）〜（ｄ）は、（ａ）に示す照明条件に適したフォトマスクを例示する平面図であり、
図３１（ａ）〜（ｃ）は、図３０（ａ）に示す照明条件に適したフォトマスクを例示する平面図である。
図３０（ａ）に示すように、σｘが０．５８、σｙが０．６２の四重極照明を用いて、開口数ＮＡが１．３０、光の波長λが１９３ｎｍの条件で露光を行う。この場合には、上記数式２５及び２６により、図３０（ｂ）〜（ｄ）に示すようなパターンが形成されたフォトマスク８３〜８５が適している。又は、図３１（ａ）〜（ｃ）に示すように、フォトマスクとして、レイアウト及び配列周期Ｐｘ、Ｐｙを保持したまま、投影像が解像される光透過領域Ｔ１と投影像が解像されない光透過領域Ｔ２とを混在させたフォトマスク８６〜８８を用いてもよい。前述の第１の実施形態において説明したように、光透過領域Ｔ１はコンタクトホールを開口するためのパターンであり、光透過領域Ｔ２はコンタクトホールが開口されない補助パターンである。
上述の説明においては、発光領域として、座標が（σｘ，σｙ）である輝点を想定したが、実際の露光装置においては、発光領域は有限の面積を持った領域として想定する必要がある。すなわち、発光領域は上述の輝点を含む領域であり、例えば、発光領域のほぼ中心に輝点が位置している。但し、輝点の座標（σｘ，σｙ）は、近似式により算出された値であるため、実際の露光に際しては、シミュレーションを重ねて発光領域の形状を合わせ込む必要がある。このため、輝点は必ずしも発光領域の中心に位置するとは限らない。また、これに伴い、格子点の配列周期Ｐｘ、Ｐｙも、上記数式１及び２によって与えられる値から外れる可能性がある。しかしながら、この場合も、配列周期Ｐｘ、Ｐｙは、上記数式１及び２によって与えられる値に対して、±５０％以内の値である。また、格子点は配列周期Ｐｘ、Ｐｙに従って周期的に配列される。
また、ＮＡＮＤ型フラッシュメモリ２を調査すると、コンタクトの配置状態に基づいて、これらのコンタクトが格子点の一部に配置された仮想的な２次元格子を複数導出することができ、これらの２次元格子の配列周期Ｐｘ及びＰｙ、並びにｎの値をそれぞれ決定することができる。但し、照明条件の各パラメーター、すなわち、輝点の座標（σｘ，σｙ）、光の波長λ、開口数ＮＡは、直接的には知見できない。しかしながら、これらの照明条件のパラメーターの値は、ＮＡＮＤ型フラッシュメモリ２に設定された全ての仮想的な２次元格子において共通の値をとる。そして、これらの共通のパラメーターを代入した上記数式１及び２により、ＮＡＮＤ型フラッシュメモリ２に設定された全ての２次元格子の配列周期Ｐｘ、Ｐｙを算出することができる。換言すれば、ある半導体装置から導出された全ての２次元格子について、格子点の配列周期Ｐｘ及びＰｙ並びにｎの値が、輝点の座標（σｘ，σｙ）、光の波長λ、開口数ＮＡの値を共通とした上記数式１及び２を満たしていれば、その半導体装置は本実施形態の装置であると言える。
本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
次に、本発明の第３の実施形態について説明する。
図３２は、本実施形態に係る半導体装置におけるコンタクトの配置を例示する平面図である。
図３２に示すように、本実施形態に係るＮＡＮＤ型フラッシュメモリ３においては、メモリアレイ領域Ｒｍにおいて、４連千鳥の格子Ｌ３の格子点ＬＰ３の一部にビット線コンタクトＣＢが配置されている。また、周辺回路領域Ｒｃの領域Ｒｃ１においては、３連千鳥の格子Ｌ４の格子点ＬＰ４の一部に非ビット線コンタクトＣＮが配置されている。更に、領域Ｒｃ２においては、直交格子、すなわち、１連千鳥の格子Ｌ５の格子点ＬＰ５の一部に非ビット線コンタクトＣＮが配置されている。更にまた、領域Ｒｃ３においては、格子Ｌ５とは無関係に非ビット線コンタクトＣＮ０が配置されている。１連千鳥の場合、格子点の配列周期Ｐｘ、Ｐｙは、下記数式２９及び３０によって与えられる。
なお、１連千鳥の格子の配列周期Ｐｘ、Ｐｙに基づいて照明の輝点の座標（σｘ，σｙ）を算出する場合には、下記数式３１及び３２によって算出する。下記数式３１及び３２は上記数式２９及び３０から算出される。
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第２の実施形態と同様である。
なお、前述の第２の実施形態においては、コンタクトの配置状態が３連千鳥及び２連千鳥である場合を示し、第３の実施形態においては、コンタクトの配置状態が４連千鳥、３連千鳥及び直交格子（１連千鳥）である例を示したが、本発明はこれに限定されない。すなわち、単一の照明条件によって形成可能なｎ連千鳥の格子のうち、任意の２以上の格子を組み合わせて実現することができる。また、同じｎの値を持つｎ連千鳥の格子であって、格子点の位相が相互に異なる複数の格子を共存させてもよい。
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の各実施形態においては、透過型のフォトマスクを用いて露光する例を示したが、本発明はこれに限定されず、反射型のフォトマスクを用いてもよく、ＥＵＶ（extreme ultraviolet：極端紫外線）マスクを用いてもよい。また、半導体装置はＮＡＮＤ型フラッシュメモリには限定されない。
１、２、３ ＮＡＮＤ型フラッシュメモリ、１１ シリコン基板、１２ ｎ型ウェル、１３ ｐ型ウェル、１６ ＳＴＩ、１７ トンネル絶縁膜、１８ ブロック絶縁膜、１８ａ 開口部、１９ 絶縁膜、２０ ｎ型拡散領域、２５ 層間絶縁膜、４１ 絶縁膜、４２ 導電膜、４３ 絶縁膜、４４ トレンチ、４５ 絶縁膜、４６ 導電膜、４７ 絶縁膜、５０ レジスト膜、５１ 光源、５２ レンズ、５３ フォトマスク、５４ａ、５４ｂ レンズ、５５ コンタクトホール、６１、６２ フォトマスク、７０ フォトマスク、７１ 発光領域、７２ 輝点、７３ 輝点、７４ 投影レンズ、７５ 円、８１〜８８ フォトマスク、ＡＡ アクティブエリア、ＢＬ ビット線、ＣＧ コントロールゲート電極、ＣＢ ビット線コンタクト、ＣＮ、ＣＮ０ 非ビット線コンタクト、Ｄ 拡散領域、ＦＧ フローティングゲート電極、Ｌ、Ｌ０、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ１０、Ｌ２０ ２次元格子、ＬＰ、ＬＰ０、ＬＰ１、ＬＰ２、ＬＰ３、ＬＰ４、ＬＰ５ 格子点、Ｐ１、Ｐ０１、Ｐ２、Ｐ０２ 周期、Ｐｘ、Ｐｙ 配列周期、Ｒｃ 周辺回路領域、Ｒｃ１、Ｒｃ２、Ｒｃ３ 領域、Ｒｍ メモリアレイ領域、ＳＧ セレクトゲート電極、ＳＬ ソース線、Ｔ１、Ｔ２ 光透過領域、Ｖ１、Ｖ２、Ｗ１、Ｗ２、Ｗ３、Ｗ４ 方向

Claims (10)

  1. 基板と、
    前記基板の上層部分又は前記基板の上方に設けられ一方向に延びる導電性部材と、
    前記基板及び前記導電性部材上に設けられた層間絶縁膜と、
    前記層間絶縁膜内に設けられた複数個のコンタクトと、
    を備え、
    前記基板上の第１の領域においては、前記コンタクトが仮想的な第１の格子の格子点の一部に配置されており、
    前記基板上の第２の領域においては、前記コンタクトが前記第１の格子とは異なる仮想的な第２の格子の格子点の一部に配置されており、
    前記第１及び第２の格子は、それぞれ、その格子点の一部が前記導電性部材上又はその前記一方向に延びる延長領域上に配置されており、前記一方向における前記導電性部材上又は前記延長領域上に配置された格子点の位置が、連続して配列されたｎ本（ｎは自然数）の前記導電性部材を基本単位として周期的に変位する格子であることを特徴とする半導体装置。
  2. 前記一方向に対して直交する他方向における前記格子点の配列周期をＰｘとし、前記一方向における前記格子点の配列周期をＰｙとし、露光光学系における投影レンズの開口数をＮＡとし、露光に用いる光の波長をλとし、光源の規格化された座標を（σｘ，σｙ）とし、ｎを２以上の整数とするとき、前記第１及び第２の格子について、それぞれ、下記数式を満たすことを特徴とする請求項１記載の半導体装置。
  3. ＮＡＮＤ型フラッシュメモリであり、
    前記第１の格子の格子点に配置された前記コンタクトはビット線コンタクトであり、
    前記第１の格子についての前記ｎの値は、前記第２の格子についての前記ｎの値よりも大きいことを特徴とする請求項１または２に記載の半導体装置。
  4. 基板の上層部分又は前記基板の上方に一方向に延びる導電性部材を形成する工程と、
    前記基板及び前記導電性部材上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上にレジスト膜を形成する工程と、
    第１の領域においては、仮想的な第１の格子の格子点の一部に、前記レジスト膜に投影されたときに解像される第１の光透過領域が設けられ、残りの格子点の少なくとも一部に、前記レジスト膜に投影されたときに解像されない第２の光透過領域が設けられ、第２の領域においては、前記第１の格子とは異なる仮想的な第２の格子の格子点の一部に、前記第１の光透過領域が設けられ、残りの格子点の少なくとも一部に、前記第２の光透過領域が設けられたフォトマスクを用いて、前記レジスト膜を露光する工程と、
    前記レジスト膜を現像する工程と、
    前記現像後のレジスト膜をマスクとしてエッチングを行い、前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホール内に金属を埋め込む工程と、
    を備え、
    前記第１及び第２の格子を、前記第１及び第２の光透過領域を前記導電性部材上又はその前記一方向に延びる延長領域上に投影したときに、前記一方向における前記導電性部材上又は前記延長領域上に投影された前記第１及び第２の光透過領域の位置が、連続して配列されたｎ本（ｎは自然数）の前記導電性部材を基本単位として周期的に変位する格子とすることを特徴とする半導体装置の製造方法。
  5. 前記フォトマスクの前記第１の領域に対応する前記基板上の第３の領域においては、前記コンタクトが仮想的な第３の格子の格子点の一部に配置されており、
    前記フォトマスクの前記第２の領域に対応する前記基板上の第４の領域においては、前記コンタクトが前記第３の格子とは異なる仮想的な第４の格子の格子点の一部に配置されており、
    前記露光する工程において、露光光学系における投影レンズの開口数をＮＡとし、露光に用いる光の波長をλとし、光源の規格化された座標を（σｘ，σｙ）とし、
    前記第３及び第４の格子について、前記一方向に対して直交する他方向における前記格子点の配列周期をＰｘとし、前記一方向における前記格子点の配列周期をＰｙとし、ｎを２以上の整数とするとき、前記第３及び第４の格子は、それぞれ、下記数式を満たすことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 基板と、
    前記基板の上層部分又は前記基板の上方に設けられ一方向に延びる導電性部材と、
    前記基板及び前記導電性部材上に設けられた層間絶縁膜と、
    前記層間絶縁膜を貫通する複数個のコンタクトと、
    を備え、
    少なくとも一部の前記コンタクトが、第１の方向に沿って第１の周期で配列されると共に前記第１の方向に対して交差する第２の方向に沿って第２の周期で配列された複数の格子点の一部に配置されており、
    前記一方向における前記導電性部材に接続された前記コンタクトの位置は、連続して配列された３本以上の前記導電性部材を基本単位として周期的に変位しており、
    前記少なくとも一部のコンタクトのうち２個以上のコンタクトが、同一の電位が供給される導電性部材に接続されていることを特徴とする半導体装置。
  7. 前記導電性部材に接続された２個以上のコンタクトは、ビット線コンタクトであることを特徴とする請求項６記載の半導体装置。
  8. 前記第１の方向は、前記ビット線コンタクトの配列方向のうち配列周期が最も短い方向であることを特徴とする請求項７記載の半導体装置。
  9. 前記層間絶縁膜を貫通する複数個のコンタクトの全てが、前記複数の格子点の一部に配置されていることを特徴とする請求項６〜８のいずれか１つに記載の半導体装置。
  10. 基板の上層部分又は前記基板の上方に一方向に延びる導電性部材を形成する工程と、
    前記基板及び前記導電性部材上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上にレジスト膜を形成する工程と、
    第１の方向に沿って第１の周期で配列されると共に前記第１の方向に対して交差する第２の方向に沿って第２の周期で配列された複数の格子点の一部に、前記レジスト膜に投影されたときに解像される第１の光透過領域が設けられ、残りの格子点の少なくとも一部に前記レジスト膜に投影されたときに解像されない第２の光透過領域が設けられたフォトマスクを用いて、少なくとも一部の前記第１の光透過領域を、前記レジスト膜における前記導電性部材の直上域であって、前記一方向における位置が連続して配列された３本以上の前記導電性部材を基本単位として周期的に変位するような位置に投影させ、且つ、２以上の前記第１の光透過領域を、前記レジスト膜における同一の電位が供給される導電性部材の直上域に投影させて、前記レジスト膜を露光する工程と、
    前記レジスト膜を現像する工程と、
    前記現像後のレジスト膜をマスクとしてエッチングを行い、前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホール内に金属を埋め込む工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2010067574A 2009-08-31 2010-03-24 半導体装置及びその製造方法 Expired - Fee Related JP5537205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010067574A JP5537205B2 (ja) 2009-08-31 2010-03-24 半導体装置及びその製造方法
US12/871,271 US8288812B2 (en) 2009-08-31 2010-08-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009200440 2009-08-31
JP2009200440 2009-08-31
JP2010067574A JP5537205B2 (ja) 2009-08-31 2010-03-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011071468A true JP2011071468A (ja) 2011-04-07
JP5537205B2 JP5537205B2 (ja) 2014-07-02

Family

ID=43623547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010067574A Expired - Fee Related JP5537205B2 (ja) 2009-08-31 2010-03-24 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8288812B2 (ja)
JP (1) JP5537205B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120070985A1 (en) * 2010-09-17 2012-03-22 Hashimoto Takaki Exposure method and method for manufacturing semiconductor device
US8865589B2 (en) 2012-02-22 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572520B2 (en) * 2012-03-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for mask repair
TWI545696B (zh) 2013-09-10 2016-08-11 Toshiba Kk Semiconductor memory device and manufacturing method thereof
KR102188501B1 (ko) 2014-09-02 2020-12-09 삼성전자주식회사 반도체 장치
US9553048B1 (en) 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228509A (ja) * 1999-02-05 2000-08-15 Fujitsu Ltd 半導体装置
JP2002122976A (ja) * 2000-10-13 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441140B2 (ja) 1993-12-28 2003-08-25 株式会社東芝 半導体記憶装置
JP3119217B2 (ja) 1997-10-31 2000-12-18 日本電気株式会社 フォトマスクおよびフォトマスクを使用した露光方法
JP2010186833A (ja) 2009-02-10 2010-08-26 Toshiba Corp 半導体記憶装置
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228509A (ja) * 1999-02-05 2000-08-15 Fujitsu Ltd 半導体装置
JP2002122976A (ja) * 2000-10-13 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120070985A1 (en) * 2010-09-17 2012-03-22 Hashimoto Takaki Exposure method and method for manufacturing semiconductor device
US8865589B2 (en) 2012-02-22 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US8288812B2 (en) 2012-10-16
US20110049601A1 (en) 2011-03-03
JP5537205B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
US7794899B2 (en) Photo mask, exposure method using the same, and method of generating data
TWI232511B (en) Fabrication method of semiconductor integrated circuit device
TWI581058B (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
KR100593219B1 (ko) 레이아웃 설계 방법 및 포토마스크
JP5537205B2 (ja) 半導体装置及びその製造方法
US20070218627A1 (en) Device and a method and mask for forming a device
JP2007183615A (ja) 液晶表示装置及びその製造方法
US9559015B2 (en) Method of forming a conductive line pattern in FinFET semiconductor devices
JP2011119536A (ja) 半導体装置の製造方法
JP2010186833A (ja) 半導体記憶装置
JP2012064898A (ja) 露光方法及び半導体装置の製造方法
US8685630B2 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
JP2001203139A (ja) 半導体装置の製造方法
JP2010074026A (ja) 露光方法、及び半導体装置
JP2006173186A (ja) 半導体装置、パターンレイアウト作成方法および露光マスク
TWI447886B (zh) 多重圖案化之方法
US20120235242A1 (en) Control of Local Environment for Polysilicon Conductors in Integrated Circuits
KR100935734B1 (ko) 스페이서 패터닝 과정을 이용하여 라인 및 패드들이 혼재된혼합 패턴들을 형성하는 방법
JP2008102555A (ja) フォトマスク及びそれを用いた半導体装置の製造方法
JP2006135334A (ja) 非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法
US20080099835A1 (en) Exposure Mask and Method for Forming A Gate Using the Same
KR100541550B1 (ko) 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들
KR20110001289A (ko) 리소그래피용 마스크
JP2008191403A (ja) フォトマスクおよびそれを用いた電子デバイスの製造方法、ならびに電子デバイス
JP2012060142A (ja) 半導体装置、パターンレイアウト作成方法および露光マスク

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

R151 Written notification of patent or utility model registration

Ref document number: 5537205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees