KR100946022B1 - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR100946022B1
KR100946022B1 KR1020070044109A KR20070044109A KR100946022B1 KR 100946022 B1 KR100946022 B1 KR 100946022B1 KR 1020070044109 A KR1020070044109 A KR 1020070044109A KR 20070044109 A KR20070044109 A KR 20070044109A KR 100946022 B1 KR100946022 B1 KR 100946022B1
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
forming
line
contact hole
Prior art date
Application number
KR1020070044109A
Other languages
English (en)
Other versions
KR20080098796A (ko
Inventor
김상민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070044109A priority Critical patent/KR100946022B1/ko
Priority to US11/965,277 priority patent/US7977033B2/en
Priority to JP2008007787A priority patent/JP2008277739A/ja
Publication of KR20080098796A publication Critical patent/KR20080098796A/ko
Application granted granted Critical
Publication of KR100946022B1 publication Critical patent/KR100946022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2053—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a laser
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 반도체 기판상에 포토레지스트를 도포하는 단계와, 상기 포토 레지스트를 라인 형태로 패터닝하기 위해 다수의 투광 패턴이 상기 라인 형태로 배열된 포토 마스크를 상기 포토 레지스트와 노광 광원 사이에 위치시키는 단계와, 상기 투광 패턴에 대응하여 상기 포토 레지스트에 전사되는 다수의 콘택홀 패턴이 상기 노광 광원에 의한 빛의 간섭 및 회절 현상을 통해 상기 콘택홀 패턴의 반지름의 1/3 내지 2/3만큼 중첩되도록 상기 포토 마스크를 이용하여 상기 포토 레지스트를 노광시키는 단계와, 상기 포토 레지스트를 현상하여 상기 라인 형태의 포토레지스트 패턴을 형성하는 단계를 포함하기 때문에, 균일한 라인 패턴을 형성할 수 있다.
포토 레지스트, 노광, 라인 패턴

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING A PATTERN OF SEMICONDUCTOR DEVICE}
도 1a는 레지스트 플로우 공정을 실시한 콘택홀 패턴을 나타내는 사진이다.
도 1b는 레지스트 플로우 공정을 실시한 라인 패턴을 나타내는 사진이다.
도 2는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 3은 본 발명에 따른 포토 레지스트 패턴을 형성하기 위한 포토 마스크를 나타낸 평면도이다.
도 4는 본 발명에 따라 형성된 포토 레지스트 패턴을 나타낸 평면도이다.
도 5는 도 4의 A부분을 확대한 도면이다.
도 6은 본 발명에 따라 형성된 라인 형태의 포토 레지스트 패턴을 나타내는 사진이다.
<도면의 주요 부분에 대한 부호 설명>
200 :반도체 기판 204d : 드레인 선택 라인
204c : 워드 라인 204s : 소스 선택 라인
204g : 게이트 라인 206d, 206s, 206w, 206h : 접합 영역
208 : 절연막 210 : 포토 레지스트 패턴
210s : 제1 개구 210w : 제2 개
210h : 제3 개구 212 : 포토 마스크
212s : 제1 패턴 212w : 제2 패턴
212h : 제3 패턴
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 균일한 라인 패턴을 형성할 수 있는 포토 레지스트 패턴 형성 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각층, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 포토리소그래피(photolithography) 공정으로 포토 레지스트 패턴을 형성한다. 그리고, 포토레지스트 패턴을 식각 마스크로 하여 피식각층을 식각하여 원하는 패턴을 형성한다.
이러한 포토 리소그라피 공정은, 먼저 패턴 형성을 위한 웨이퍼상에 포토 레지스트를 스핀방식에 의해 균일하게 도포한다. 포토 레지스트란 특정 파장대의 빛을 받으면 노광(photo exposure) 반응을 하는 일종의 감광 고분자 화합물(photosensitive polymer)이다. 이때 노광 반응이라 함은 포토 레지스트의 일정 부분이 노광 되었을 때 노광된 부분의 폴리머(polymer) 사슬이 끊어지거나 혹은 더 강하게 결합하는 것을 의미한다. 일반적으로, 포토 레지스트는 노광된 부분의 폴리머 결합 사슬이 끊어지는 포지티브(positive) 포토 레지스트와, 노광되지 않은 부 분의 폴리머 결합 사슬이 끊어지는 네거티브(negative) 포토 레지스트로 구분된다. 즉, 후속하는 현상 공정을 통해 포티지브 포토 레지스트는 노광지역이 현상되어 비노광지역의 패턴이 남게 되고, 네거티브 포토 레지스트는 비노광지역이 현상되어 노광지역의 패턴이 남게 된다.
이어서, 소프트 베이크(soft bake)를 실시하여 포토 레지스트내에 약 80％ 내지 90％가량 존재하는 용매인 솔벤트(solvent)를 열에너지에 의하여 증발시켜 감광막을 건조시키고, 접착도를 향상시키며 열에 의한 어닐링(annealing) 효과로 응력을 완화시킨다.
이어서, 노광 에너지에 의하여 포토 레지스트의 광화학 반응을 선택적으로 일으키도록 하는 노광 공정을 진행하여 포토 레지스트의 표면에 원하는 패턴의 잠사(latent image)를 형성한다. 노광 공정은 차광 패턴과 투광 패턴이 형성된 포토 마스크를 이용하여 포토 레지스트에 선택적으로 광원을 조사함으로써 원하는 잠사를 형성한다. 그리고, 이와 같이 원하는 패턴의 잠사를 형성한 웨이퍼를 핫 플래이트 오븐(Hot Plate Oven)에 삽입한 후, 약 90초 동안 노광 후 베이크 (Post Exposure Bake; PEB)공정을 진행한다. 이후에, 노광 공정을 통해 상대적으로 결합이 약해져 있는 부분의 포토 레지스트를 용제로 녹인다. 이러한 과정을 통해 형성된 포토 레지스트의 형상을 포토 레지스트 패턴이라 한다. 이때, 포지티브 포토 레지스트의 경우 감광 작용에 의해 풀어진 고분자 사슬 부분이, 네거티브 포토 레지스트의 경우 감광 작용에 의해 결합이 강해진 부분에 비해 상대적으로 결합이 약한 부분(노광되지 않은 부분)이 제거된다. 한편, 노광 공정시 포토 레지스트내에서 입사광과 반사광 사이의 상호간섭 현상에 의한 광감응제의 농도차에 의해 노출된 부분에 산(acid)이 발생하고, PEB 공정에서 얻어낸 열에너지에 의해 산이 촉매 작용을 하여 화학적 증폭작용에 의해 포토 레지스트를 선택적으로 제거하여 완전한 포토 레지스트 패턴을 형성하는 화학 증폭형 감광제도 있다.
그런데, 반도체 소자의 고집적화에 따라 더욱 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고, 이에 따라 작은 개구 사이즈(opening size)를 가지는 콘택홀 이나 작은 폭을 가지는 미세 패턴을 형성하는 기술이 요구되고 있다. 따라서 포토 리소그래피 공정시 미세하고 결함이 없는 포토 레지스트 패턴을 형성하는 것이 중요한 이슈가 되고 있다.
이에 따라 포토 레지스트 패턴에 대해 레지스트 플로우 공정을 실시하여 더욱 미세한 포토 레지스트 패턴을 형성하는 방법이 제안되고 있다. 레지스트 플로우 공정은, 포토 레지스트의 유리전이온도 이상으로 열에너지를 인가하여 포토 레지스트 패턴이 열 플로우(thermal flow)되어 패턴이 축소됨으로써 더욱 미세한 포토 레지스트 패턴을 형성하는 공정을 의미한다.
도 1a는 레지스트 플로우 공정을 실시한 포토 레지스트의 콘택홀 패턴을 나타내는 사진이고, 도 1b는 레지스트 플로우 공정을 실시한 포토 레지스트의 라인 패턴을 나타내는 사진이다. 특히 도 1a 및 도 1b에서 화살표의 좌측에 위치한 사진은 레지스트 플로우 공정을 실시하기 전의 포토 레지스트 패턴이고, 화살표의 우측에 위치한 사진은 레지스트 플로우 공정을 실시한 후의 포토 레지스트 패턴을 나타낸다.
도 1a에 나타난 바와 같이, 이러한 레지스트 플로우 공정은 포토 레지스트 에 형성된 콘택홀 패턴의 크기를 더욱 미세하게 하는 데는 적합하다. 하지만, 도 2a에 나타난 바와 같이, 포토 레지스트에 형성된 라인 패턴은 레지스트 플로우 공정 후에도 패턴의 크기가 축소되지 않고 오히려 패턴의 외곽 부분이 붕괴되는 문제점이 발생한다.
본 발명은 다수의 콘택홀 패턴이 겹치면서 일렬로 형성된 라인 패턴의 포토 레지스트 패턴을 형성함으로써 레지스트 플로우 공정시 더욱 미세한 라인 패턴을 형성할 수 있다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은, 반도체 기판상에 포토레지스트를 도포하는 단계와, 상기 포토 레지스트를 라인 형태로 패터닝하기 위해 다수의 투광 패턴이 상기 라인 형태로 배열된 포토 마스크를 상기 포토 레지스트와 노광 광원 사이에 위치시키는 단계와, 상기 투광 패턴에 대응하여 상기 포토 레지스트에 전사되는 다수의 콘택홀 패턴이 상기 노광 광원에 의한 빛의 간섭 및 회절 현상을 통해 상기 콘택홀 패턴의 반지름의 1/3 내지 2/3만큼 중첩되도록 상기 포토 마스크를 이용하여 상기 포토 레지스트를 노광시키는 단계와, 상기 포토 레지스트를 현상하여 상기 라인 형태의 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 콘택홀 패턴은 단면이 원으로 형성될 수 있다. 또는 상기 콘택홀 패턴은 단면이 타원으로 형성될 수 있으며, 이 경우 상기 반지름은 상기 타원의 장축 또는 단축의 반지름이다. 상기 포토 레지스트 패턴을 형성한 후 상기 포토 레지스트 패턴에 대해 레지스트 플로우 공정을 실시하는 단계를 더욱 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 2를 참조하면, 통상의 공정 방법을 이용하여 반도체 기판(202)의 셀 영역에는 다수의 워드 라인(204c)이 형성되고, 각각의 워드 라인(204c) 양측에는 드레인 선택 라인(204d) 및 소스 선택 라인(204s)이 형성된다. 워드 라인(204c), 드레인 선택 라인(204d) 및 소스 선택 라인(204s)은 게이트 절연막, 전하 저장층, 유전체막 및 콘트롤 게이트층을 포함하는 적층막을 형성한 뒤 패터닝하여 형성할 수 있다. 또한 드레인 선택 라인(204d)과 소스 선택 라인(204s)은 유전체막의 일부를 제거하거나 콘택 플러그를 형성하여 상하부에 형성된 전하 저장층과 콘트롤 게이트층 을 연결하여 형성할 수 있다. 한편, 주변 회로 영역에는 셀 영역에 형성된 워드 라인(204c), 드레인 선택 라인(204d) 및 소스 선택 라인(204s) 등에 동작 전압을 생성하기 위한 게이트 라인(204g)이 형성된다.
이어서, 노출된 반도체 기판(202)에 대해 이온 주입 공정을 실시하여 셀 영역과 주변 회로 영역에 걸쳐 다수의 접합 영역(206d, 206s, 206w, 206h)을 형성한다. 특히, 셀 영역에서 형성되는 접합 영역 중 드레인 선택 라인(204d) 사이에 형성된 접합 영역(206d)은 드레인 영역이고, 소스 선택 라인(204s) 사이에 형성된 접합 영역(206s)은 공통 소스 영역이다. 또한 셀 영역에 형성된 접합 영역 중에는, 바이어스 전압이 인가되어 모든 워드 라인(204c)에 바이어스 전압이 균일하게 인가되도록 함으로써, 선택된 모든 워드 라인(204c)이 동일하게 소거되도록 하는 웰 픽업 영역(206w)도 포함된다. 그리고, 각각의 워드 라인(204c) 사이에도 접합 영역(도시되지 않음)이 형성된다.
그리고, 셀 영역과 주변 회로 영역에 걸쳐 워드 라인(204c), 드레인 선택 라인(204d), 소스 선택 라인(204s) 및 게이트 라인(204g)을 포함하는 전체 구조상에는 절연막(208)이 형성된다. 이어서, 절연막(208) 상에는 포토 레지스트 패턴(210)이 형성된다. 포토 레지스트 패턴(210)은 셀 영역에서 소스 영역에 대응하는 부분이 오픈된 제1 개구(210s)와 웰 픽업 영역에 대응하는 부분이 오픈된 제2 개구(210w) 및 주변 회로 영역에서 접합 영역(206h)에 대응하는 부분이 오픈된 제3 개구(210h)를 포함한다. 또한, 포토 레지스트 패턴(210)을 평면에서 볼 때, 제1 개구(210s)는 소스 영역인 접합 영역(206s)의 형상을 따라 라인 형태로 형성되며, 제 2 개구(210w)와 제3 개구(210h)는 콘택홀 형태로 형성될 수 있다. 이러한 포토 레지스트 패턴(210)의 형성 방법을 하기에서 상세히 설명한다.
도 3은 본 발명에 따른 포토 레지스트 패턴(210)을 형성하기 위한 포토 마스크(212)를 나타낸 평면도이다. 도 4는 본 발명에 따라 형성된 포토 레지스트 패턴(210)을 나타낸 평면도이며, 도 5는 도 4의 A부분을 확대한 도면이다. 도 6은 본 발명에 따라 형성된 포토 레지스트 패턴(210)에 대해 레지스트 플로우 공정을 실시한 것을 나타낸 사진이다.
도 3 내지 도 5를 참조하면, 포토 레지스트 패턴(210)을 형성하기 위한 포토리소그래피 공정에서 사용되는 포토 마스크(212)는, 포토 레지스트 패턴(210)에 형성되는 라인 형태인 제1 개구(210s)와 대응하는 제1 패턴(212s)과, 콘택홀 형태인 제2 개구(210w) 및 제3 개구(210h)와 각각 대응하는 제2 패턴(212w) 및 제3 패턴(212h)을 포함한다. 특히, 제1 패턴(212s)은 다수의 사각형이 일정한 간격을 가지며 일렬로 형성된다. 제1 패턴(212s),제2 패턴(212w) 및 제3 패턴(212h)은 비투광성 패턴으로 한정되는 투광 패턴으로 형성된다.
이와 같은 포토 마스크(212)을 절연막(208; 도 3 참조) 상에 형성된 포토 레지스트막과 노광 광원 사이에 위치시키고 포토 레지스트막에 대해 선택적인 노광 공정을 실시한다. 그리고, 포토 레지스트막에 대해 현상 공정을 실시하여 포토 레지스트 패턴(210)을 형성한다. 그러면, 노광 공정시 빛의 간섭과 회절 현상으로 인하여 포토 마스크(212)의 제1 패턴(212s) 사이에 대응하는 상기 포토 레지스트막까지 노광되어 상기 포토 레지스트막이 라인 형태로 패터닝된다. 즉, 포토 마스크(212)의 제1 패턴(212s)으로 형성되는 포토 레지스트 패턴(210)의 제1 개구(210s)는 다수의 콘택홀 패턴이 소정의 거리만큼 겹치면서 일렬로 형성된다. 즉, 제1 개구(210s)는 반지름이 a인 원을 단면으로 하는 다수의 콘택홀 패턴들이 거리 b만큼 서로 겹치면서 일렬로 형성된다. 이때 거리 b는 반지름 a의 1/3 이상 2/3 이하가 되도록 포토 마스크(212)의 제1 패턴(212s)을 형성한다. 포토 레지스트 패턴(210)의 제1 개구(210s)를 이루는 다수의 콘택홀 패턴들이 과도하게 가깝게 형성되면 제1 개구(210s)의 양측 라인이 직선에 가깝게 형성되어, 후속하는 레지스트 플로우 공정에서 패턴 축소가 어려워진다. 또한, 제1 개구(210s)를 이루는 다수의 콘택홀 패턴들이 과도하게 멀어지도록 형성되면 콘택홀 패턴들이 서로 겹치지 않고 각각 독립된 콘택홀로 형성되어 라인 패턴을 형성할 수 없다.
한편, 제1 개구(210s)를 이루는 콘택홀 패턴들은 단면이 원형이 아닌 타원형일 수도 있다. 이때에도 다수의 콘택홀 패턴들이 겹치는 거리 b는, 각각의 콘택홀 패턴의 장축 또는 단축에 대해 1/6 이상 2/6 이하가 되도록 포토 마스크(212)의 제1 패턴(212s)을 형성한다.
이어서, 전술한 공정으로 형성된 포토 레지스트 패턴(210)에 대해 레지스트 플로우 공정을 실시한다. 이에 따라 이미 형성된 콘택홀 패턴인 제2 개구(210w) 및 제3 개구(210h) 패턴들은 형성된 크기를 감소시키되 원래 형상을 유지하는 방향으로 열적 플로우하여 더욱 미세한 콘택홀 패턴을 얻게 된다. 특히, 다수의 콘택홀 패턴들이 일렬로 형성된 제1 개구(210s) 또한 이미 형성된 패턴 크기가 감소되어 도 6과 같이 균일하고 더욱 미세한 패턴을 얻을 수 있다.
이후에, 도면에는 도시되지 않았지만 포토 레지스트 패턴(210)을 이용하여 절연막(208)을 식각하여 콘택홀을 형성하고, 콘택홀을 도전 물질로 매립하여 다수의 콘택 플러그를 형성할 수 있다.
본 발명의 반도체 소자의 패턴 형성 방법에 따르면, 다수의 콘택홀 패턴이 겹치면서 일렬로 형성된 라인 형태의 포토 레지스트 패턴을 형성함으로써 레지스트 플로우 공정시 더욱 미세한 라인 형태의 포토 레지스트 패턴을 형성할 수 있다. 따라서, 더욱 고집적되고 고성능의 반도체 소자의 제조가 가능하다.

Claims (5)

  1. 반도체 기판상에 포토 레지스트를 형성하는 단계;
    상기 포토 레지스트를 라인 형태로 패터닝하기 위해 다수의 투광 패턴이 상기 라인 형태로 배열된 포토 마스크를 상기 포토 레지스트와 노광 광원 사이에 위치시키는 단계;
    상기 투광 패턴에 대응하여 상기 포토 레지스트에 전사되는 다수의 콘택홀 패턴이 상기 노광 광원에 의한 빛의 간섭 및 회절 현상을 통해 상기 콘택홀 패턴의 반지름의 1/3 내지 2/3만큼 중첩되도록 상기 포토 마스크를 이용하여 상기 포토 레지스트를 노광시키는 단계; 및
    상기 포토 레지스트를 현상하여 상기 라인 형태의 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 콘택홀 패턴은 단면이 원으로 형성되는 반도체 소자의 패턴 형성 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 콘택홀 패턴은 단면이 타원으로 형성되며,
    상기 반지름은 상기 타원의 장축 또는 단축의 반지름인 반도체 소자의 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 포토 레지스트 패턴을 형성한 후 상기 포토 레지스트 패턴에 대해 레지스트 플로우 공정을 실시하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.
KR1020070044109A 2007-05-07 2007-05-07 반도체 소자의 패턴 형성 방법 KR100946022B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070044109A KR100946022B1 (ko) 2007-05-07 2007-05-07 반도체 소자의 패턴 형성 방법
US11/965,277 US7977033B2 (en) 2007-05-07 2007-12-27 Method of forming pattern of semiconductor device
JP2008007787A JP2008277739A (ja) 2007-05-07 2008-01-17 半導体素子のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044109A KR100946022B1 (ko) 2007-05-07 2007-05-07 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20080098796A KR20080098796A (ko) 2008-11-12
KR100946022B1 true KR100946022B1 (ko) 2010-03-09

Family

ID=39969859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044109A KR100946022B1 (ko) 2007-05-07 2007-05-07 반도체 소자의 패턴 형성 방법

Country Status (3)

Country Link
US (1) US7977033B2 (ko)
JP (1) JP2008277739A (ko)
KR (1) KR100946022B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
EP3474073B1 (en) 2017-10-17 2022-12-07 Agfa Offset Bv A method for making a printing plate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050008942A1 (en) * 2003-07-08 2005-01-13 Yung-Feng Cheng [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658163B1 (ko) * 2005-04-15 2006-12-15 한국생산기술연구원 반도체 리플로우 공정를 이용한 도광판의 연속마이크로렌즈제조 방법 및 이의 방법에 의해 제조된 도광판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050008942A1 (en) * 2003-07-08 2005-01-13 Yung-Feng Cheng [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]

Also Published As

Publication number Publication date
US20080280232A1 (en) 2008-11-13
US7977033B2 (en) 2011-07-12
KR20080098796A (ko) 2008-11-12
JP2008277739A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
TWI699821B (zh) 半導體裝置之製造方法
KR100630692B1 (ko) 포토마스크 및 포토마스크의 투과율 보정 방법
US20120171865A1 (en) Method for fabricating fine patterns
KR100946022B1 (ko) 반도체 소자의 패턴 형성 방법
JP5474068B2 (ja) 炭化珪素半導体装置の製造方法
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
CN108074812B (zh) 鳍式场效应管的制造方法
KR100996314B1 (ko) 반도체 소자의 제조방법
KR100244265B1 (ko) 반도체소자의 트랜치 형성방법
KR20090057532A (ko) 반도체 소자의 패턴 형성 방법
KR20110001289A (ko) 리소그래피용 마스크
KR19990074927A (ko) 계단진 측벽을 가지는 반도체 장치의 포토레지스트 패턴을 형성하는 방법
KR19980045862A (ko) 반도체 메모리장치 제조방법
KR100290902B1 (ko) 반도체소자의 웰 형성방법
KR100685897B1 (ko) 반도체 소자의 패턴 형성방법
KR100827490B1 (ko) 반도체 소자의 제조 방법
KR20050030343A (ko) 반도체소자의 콘택홀 형성방법
US6596591B1 (en) Methods to form reduced dimension bit-line isolation in the manufacture of non-volatile memory devices
US7919228B2 (en) Method of forming pattern of semiconductor device
KR20100005601A (ko) 반도체 소자의 패턴 형성방법
KR20090052071A (ko) 반도체 소자의 패턴 형성 방법
KR20070001571A (ko) 반도체소자의 제조방법
KR20060000873A (ko) 반도체 소자의 제조방법
KR20030001985A (ko) 반도체 소자 제조용 노광 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee