JPH03154330A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03154330A
JPH03154330A JP29421889A JP29421889A JPH03154330A JP H03154330 A JPH03154330 A JP H03154330A JP 29421889 A JP29421889 A JP 29421889A JP 29421889 A JP29421889 A JP 29421889A JP H03154330 A JPH03154330 A JP H03154330A
Authority
JP
Japan
Prior art keywords
scum
photoresist pattern
pattern
photoresist
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29421889A
Other languages
English (en)
Inventor
Akiyo Murayama
村山 明代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP29421889A priority Critical patent/JPH03154330A/ja
Publication of JPH03154330A publication Critical patent/JPH03154330A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体店板の表面に形成されたホトレジスト
パターンの選択的領域を灰化処理する方法を含む半導体
製造方法に関する。
従来の技術 半導体素子の微細化が進み、パターンの最小寸法がIa
m以下になると、コンタクトホールパターンの形成にお
いて、エツチング時のマスクとなるホトレジストパター
ンに発生したいわゆるスカムを無くすことが重要となる
スカムを無くす代表的な従来の方法として、短時間での
レジスト灰化処理、いわゆるデスカムが知られている。
その方法とは、ホトレジストパターン形成後に、数百か
ら千オングストロームのレジスト灰化処理を行い、レジ
ストスカムを無くす方法である。
発明が解決しようとする課題 この様なデスカム法においては、レジストパターンの後
退がウェハー前面に渡って等方的に生じるため、スカム
の除去と同時に著しいパターン寸法のシフトやレジスト
厚の減少が生じ、正確なパターン形成ができないという
課Jがある。
本発明は、上記従来の半導体装置の製造方法の課題を解
決し、レジスト厚の減少、パターン寸法のシフト等を生
じさせることなく、ホトレジストパターンのスカムを除
去できる半導体装置の製造方法を提供することを目的と
している。
課題を解決するための手段 本発明は、半導体基板の上に形成されたホトレジストパ
ターンの選択的領域に、酸素存在下で紫外光を照射する
ことによって、前記ホトレジストパターンの一部を光圧
化処理により除去する工程を備えたことを特徴とし、ま
た、紫外光の波長が450nm以下、1100n以上で
あることを特徴とし、また、紫外光の照射スポット径が
5μrnφ以下である半導体装置の製造方法である。
作用 この本発明の半導体装置の製造方法によれば、レジスト
スカム発生部分のみを紫外光照射による光圧化処理によ
り除去することが可能となり、ホトレジストパターンの
シフトやレジスト層の減少等が生じず、y&細パターン
を高精度に形成することができる。
実施例 以下に、本発明の半導体装置の製造方法の一実施例を説
明する。第1図(a)〜(C)は、その実施例における
工程順を示す断面図である。
第1図(a)はMoSトランジスタを形成する場合の、
コンタクトホール形成工程における、ポジ型ホトレジス
トパターン6形成後の様子を示す断面図である。同図に
おいて、シリコン基板lにはソース・ドレイン領域2が
形成され、その間にゲート酸化膜3が形成されている。
このゲート酸化膜3の上にはポリシリコンゲート電極4
が形成され、全体が絶縁膜5によって覆われている。そ
の絶縁膜5上にホトレジスト6が選択的に形成されてい
る。ソース・ドレイン領域2の上のホトレジストパター
ン6の抜けが悪く、図に示すようにスカム7の発生した
状態となっている。
次に、第1図(b)に示すようにこのスカム発生部分7
に、スポット径1μmφ、波長325 nmのHe−C
dレーザ光8 (20mW/ c m2)を大気中で約
20秒照射する。これに伴い、大気中の酸素分子が励起
されて酸素ラジカルが発生し、照射部位付近のみのレジ
ストが分解、灰化される。
照射終了後は第1図(C)のように、スカム7の全く無
いコンタクトホールパターンが高精度に形成されている
。この様に、パターン寸法シフト、レジスト膜減りを伴
わずに部分的にスカム7の除去が可能である。
上記実施例では、紫外光光源としてHe−Cdレーザを
用いたが、これは他の水銀ランプやキセノンランプでも
よく、光学系により集光させて、光圧化に必要な波長エ
ネルギーを得ることができれば同様な光源でもよい。ま
た照射エネルギーの設定も20mWとしたが、照射時間
・灰化量等とのかねあいで他の値の設定も可能である。
また、紫外光の波長は450nm以下、1100n以上
が望ましいが、特にこれに限定されず、更に紫外光の照
射スポット径は5μmφ以下が望ましいが、これに限定
されない。
発明の効果 以上述べたことから明らかなように、本発明の半導体装
置の製造方法によれば、紫外光を利用することによって
、今まで不可能であった部分的な、ホトレジストパター
ンのスカム除去が可能となり、高精度y&細パターン形
成に非常に有用で価値がある。
【図面の簡単な説明】
第1図(a)〜(c)は、本発明にかかる半導体装置の
製造方法の一実施例を説明するための、工程順を示す断
面図である。 1・・・シリコン基板、2・・・ソース・ドレイン領域
、3・・・ゲート酸化膜、4・・・ポリシリコンゲート
電極、5・・・絶縁膜、6・・・ホトレジスト、7・・
・レジストスカム部分、8・・・He−Cdレーザ光。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板の上に形成されたホトレジストパター
    ンの選択的領域に、酸素存在下で紫外光を照射すること
    によって、前記ホトレジストパターンの一部を光灰化処
    理により除去する工程を備えたことを特徴とする半導体
    装置の製造方法。
  2. (2)紫外光の波長が450nm以下、100nm以上
    であることを特徴とする請求項1記載の半導体装置の製
    造方法。
  3. (3)紫外光の照射スポット径が5μmφ以下であるこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
JP29421889A 1989-11-13 1989-11-13 半導体装置の製造方法 Pending JPH03154330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29421889A JPH03154330A (ja) 1989-11-13 1989-11-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29421889A JPH03154330A (ja) 1989-11-13 1989-11-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03154330A true JPH03154330A (ja) 1991-07-02

Family

ID=17804866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29421889A Pending JPH03154330A (ja) 1989-11-13 1989-11-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03154330A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143473A (en) * 1998-05-20 2000-11-07 Fujitsu Limited Film patterning method utilizing post-development residue remover
JP2019062219A (ja) * 2013-09-04 2019-04-18 東京エレクトロン株式会社 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのuv支援剥離

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272127A (ja) * 1985-09-25 1987-04-02 Fujitsu Ltd パタ−ン形成方法
JPS63301519A (ja) * 1987-01-20 1988-12-08 Sanyo Electric Co Ltd レジストパタ−ン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272127A (ja) * 1985-09-25 1987-04-02 Fujitsu Ltd パタ−ン形成方法
JPS63301519A (ja) * 1987-01-20 1988-12-08 Sanyo Electric Co Ltd レジストパタ−ン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143473A (en) * 1998-05-20 2000-11-07 Fujitsu Limited Film patterning method utilizing post-development residue remover
JP2019062219A (ja) * 2013-09-04 2019-04-18 東京エレクトロン株式会社 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのuv支援剥離

Similar Documents

Publication Publication Date Title
US6716571B2 (en) Selective photoresist hardening to facilitate lateral trimming
US4403151A (en) Method of forming patterns
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
JP3660258B2 (ja) 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法
US5160404A (en) Method of removing a patterned multilevel resist from a surface layer on a substrate
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
JP2639372B2 (ja) 半導体装置の製造方法
JPH03154330A (ja) 半導体装置の製造方法
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
JPH04348030A (ja) 傾斜エッチング法
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
JPS6049630A (ja) 半導体装置の製造方法
JPH04176123A (ja) 半導体装置の製造方法
JPH0670954B2 (ja) 半導体装置の製造方法
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20030000475A (ko) 패턴 형성 방법
JPS60110124A (ja) 微細パタ−ン加工方法
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR100376882B1 (ko) 반도체소자의 미세패턴 형성방법
JPH05273742A (ja) 凹版印刷版の製造方法
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법
JPH07199483A (ja) レジストパターンの形成方法
JP2000112149A (ja) レジストパターンの形成方法
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
JPH08203821A (ja) パターン形成方法