KR100376882B1 - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100376882B1
KR100376882B1 KR10-2000-0086062A KR20000086062A KR100376882B1 KR 100376882 B1 KR100376882 B1 KR 100376882B1 KR 20000086062 A KR20000086062 A KR 20000086062A KR 100376882 B1 KR100376882 B1 KR 100376882B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
electron beam
pattern
photosensitive film
fine pattern
Prior art date
Application number
KR10-2000-0086062A
Other languages
English (en)
Other versions
KR20020056660A (ko
Inventor
정성웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0086062A priority Critical patent/KR100376882B1/ko
Publication of KR20020056660A publication Critical patent/KR20020056660A/ko
Application granted granted Critical
Publication of KR100376882B1 publication Critical patent/KR100376882B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 웨이퍼상에 감광막을 도포하는 단계와, 상기 감광막을 베이킹처리하는 단계와, 상기 감광막을 노광 및 현상공정을 통해 패터닝하는 단계 및 전자빔을 상기 감광막이 패터닝된 웨이퍼에 조사하여 패턴을 고정시키는 단계를 포함하여 이루어진다.

Description

반도체소자의 미세패턴 형성방법{Method for forming fine pattern of semiconductor device}
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 보다 상세하게는 ArF노광계를 이용한 반도체소자의 미세패턴 형성방법에 관한 것이다.
최근에는 반도체 소자의 집적도가 증가되면서 소자의 설계에 필요한 디자인 룰이 점점 감소하고 있다. KrF 노광계로 가능한 패턴크기는 0.13㎛ 정도이다. 따라서, 패턴크기를 더욱 감소시키기 위한 해결책으로 제시되고 있는 노광계가 ArF 이다. 512M 이상 급의 디램이나 0.13㎛이하급의 로직소자의 사용이 예상되는 ArF 감광막의 문제점을 개선할 수 있는 방향을 제시하여 새로운 감광막의 개발없이 현재의 시스템을 사용하여 미세 패턴 형성을 위한 ArF 도입 시기의 감축에 도움이 될 것으로 생각된다.
현재 가장 문제가 되고 있는 ArF 노광법은 ArF용으로 개발된 감광막을 사용하여 노광을 하고 이를 SEM 조사로 확인할 때 감광막의 크기(dimension)이 감소한다는 것이다. 이는 감광막이 전자빔에 약하기 때문인데, 이와 같은 현상으로 인해 CD를 확인하기 위한 조사(inspection)를 진행한 부분과 그렇지 못한 부분의 CD 변화(variation)가 발생하게 되어 실제 제품을 제조하는 방법으로는 적합치 못하다.
또한, 현재 개발중인 소자와 같이 100nm 가량의 미세패턴을 노광해야 하는 경우에는 라인(line)의 경우 폭(width)에 비해 스페이스(space)가 다소 넓은 것이 소자의 동작에 유리한 경향이 있다.
이렇게 폭(width)에 비해 스페이스가 다소 넓은 미세패턴을 형성하고자 하는 경우에 마스크제작만으로 이를 실현시키기는 다소 어려움이 따른다.
특히, 스토리지노드 마스크(storage node mask)와 같은 경우는 캐패시터의 크기를 증가시키기 위해 홀(hole)의 크기를 될수 있는대로 크게 형성시켜야 하는데, 이 마스크를 만들고 이를 이용하여 패턴을 형성하는 기술에는 많은 문제를 안고 있다.
이에 본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출한 것으로써, 본 발명의 목적은 ArF 노광계를 사용하여 반도체소자의 특성을 개선시키고자한 반도체소자의 미세패턴 형성방법을 제공함에 있다.
또한, 본 발명의 다른 목적은, ArF 노광계를 사용하여 패턴 형성 신뢰도를 향상시킬 수 있는 반도체소자의 미세패턴 형성방법을 제공함에 있다.
도 1은 본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서, 감광막의 노광직후의 도면.
도 2는 본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서, 도1에서 의 감광막을 전자빔 조사후의 도면.
[도면부호의설명]
1, 1a : PR이 제거된 부분 10, 10a : PR이 남은 부분
상기 목적을 달성하기 위한 본 발명은, 웨이퍼상에 감광막을 도포하는 단계;
상기 감광막을 베이킹처리하는 단계; 상기 감광막을 노광 및 현상공정을 통해 패터닝하는 단계; 전자빔을 상기 감광막이 패터닝된 웨이퍼에 조사하여 패턴을 고정시키는 단계; 및 CD SEM 조사를 실시하는 단계를 포함하여 이루어지는 것을 특징으로한다.
이하, 본 발명에 따른 반도체소자의 미세패턴 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 반도체소자의 미세패턴 형성방법은, 먼저, 웨이퍼상에 감광막을 도포하고, 150℃ 미만의 온도에서 베이킹(baking)한 후 100~248nm 의 파장을 가진 레이저로 상기 감광막을 조사한후 노광 및 현상공정을 진행하는 경우, 후속 전자빔(E-beam)을 상기 감광막(photoresist)에 조사하여 패턴의 형성을 고정시킨다.
이때, 상기 감광막을 노광한후 4~15keV의 가속전압을 가진 전자빔(E-beam을 이용하여 감광막(photoresist)이 패터닝된 웨이퍼의 전면을 조사한다.
또한, 전자빔을 조사하여 수축이 일어나는 감광막을 사용하여 패턴을 형성할 수도 있다.
그리고, 스토리지노드의 면적을 증가시키기 위해 수축이 일어난 상기 감광막 (photoresist)을 이용하여 패턴을 형성하고, 상기 전자빔 조건에 의해 웨이퍼에 전자빔 조사를 진행하여 패턴을 형성할 수도 있다.
또한, 비트라인의 스페이스를 증가시켜 비트라인의 기생캐패시턴스(bit line parasitic capacitance)를 감소시키기 위해 수축된 감광막(photoresist)을 이용하여 패턴을 형성하고, 상기 전자빔조건에 의해 웨이퍼에 전자빔 조사를 진행하여 패턴을 형성할 수도 있다.
더욱이, 전자빔에 의해 수축이 일어나는 감광막을 베이킹처리한후 ArF 노광계를 이용하여 패턴을 형성하는 경우에 전자빔을 이용하여 웨이퍼를 전면조사를 실시하여 패턴을 형성할 수도 있다.
그다음, 상기 반도체웨이퍼를 CD SEM조사를 실시한다.
이를 이용한 부가적인 실시예를 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서, 감광막의 노광직후의 도면이다.
도 2는 본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서, 도1에서 의 감광막을 전자빔 조사후의 도면이다.
도 1 및 2에 도시된 바와같이, 캐패시터의 하부전극용 스토리지노드나 비트라인과 같은 경우에, 식각공정을 진행하여 제거되어야 할 영역의 부분(1)(1a)이 남아야 할 영역의 다른 부분(10)(10a)에 비해 큰 것이 소자의 동작에 유리하다.
먼저, 스토리지노드의 경우에, 캐패시터의 용량을 결정하는 스토리지노드면적이 증가되고, 비트라인의 경우에, 비트라인의 캐패시턴스가 감소되므로써 신호전달 속도가 향상된다.
이 경우, 마스크나 노광 조건에 의해 실현시킬 수도 있으나, 공정마진측면에서 상대적으로 불리하게 된다. 특히, 스토리지노드의 경우는 크기확보와 공정 마진이 서로 트레이드오프(trade-off) 관계에 있으므로 면적확보를 하는 것이 매우 어려운 일이다.
따라서, 전자빔(E-beam) 조사를 이용하여 스토리지노드의 경우는 면적을 확보하고, 비트라인의 경우는 스페이스 증가를 자연스럽게 이룰 수 있다.
반도체 소자의 미세패턴을 보다 원활하게 형성시키는 방법으로서 ArF 감광 막과 같이, 전자빔에 조사되었을 때 수축(shrinkage)을 일으키는 감광막에 대한 적용 및 응용에 대하여 제시하면 다음과 같다.
먼저, ArF 감광막과 같이, 전자빔(E-beam)이 조사되었을 때 수축 (shrinkage)을 일으키는 감광막을 가지고 CD SEM을 이용하여 라인폭 및 스페이스 를 모니터링(monitoring)하면, 전자빔(E-beam)이 조사된 부분과 실제 패턴이 형성된 나머지 대부분의 다른 영역들과는 다른 결과를 얻게 된다.
따라서, 전자빔 스캐닝(E-beam scanning) 장비를 이용하여 웨이퍼의 전면을 조사한 후 CD SEM 장비를 이용하여 조사하게 되면, 이미 수축(shrinkage)이 일어난 후에 모니터링하게 되므로 CD SEM으로 측정한 샘플(sample)이 다른 부분과 동일한 결과를 나타나게 된다.
스토리지노드(Storage node)와 같이 노광되어 제거되어야 할 부분의 크기를크게 해야 할 경우에 매우 유용한 방법이다. 이 역시 전자빔(E-beam)의 조사를 웨이퍼의 전면에 진행하여 스페이스를 증가시키면 캐패시터 면적의 증가에 기여 하게 된다.
상기한 바와같이, 본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서는, ArF 감광막을 이용하여 패턴을 형성하여 웨이퍼를 전자빔조사하므로써 스토리지노드의 면적을 증가시킬 수 있다.
또한, 본 발명에 따른 반도체소자의 미세패턴 형성방법은, ArF노광계를 사용하므로써 패턴 형성의 신뢰도를 향상시킬 수 있다.

Claims (6)

  1. 웨이퍼상에 감광막을 도포하는 단계;
    상기 감광막을 베이킹처리하는 단계;
    ArF계 노광계를 이용하여 감광막을 노광 및 현상공정을 통해 패터닝하는 단계;
    전자빔을 상기 감광막이 패터닝된 웨이퍼에 조사하여 패턴을 고정시키는 단계; 및
    CD SEM장비를 이용하여 조사(inspection)하는 단계를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 베이킹처리는 150℃ 미만의 온도에서 진행하는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 노광공정은 100~248nm 의 파장을 가진 레이저를 이용하여 진행하는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 전자빔 조사는 4~15keV의 가속전압을 가진 전자빔(E-beam을 이용하여 진행하는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  5. 삭제
  6. 삭제
KR10-2000-0086062A 2000-12-29 2000-12-29 반도체소자의 미세패턴 형성방법 KR100376882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086062A KR100376882B1 (ko) 2000-12-29 2000-12-29 반도체소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086062A KR100376882B1 (ko) 2000-12-29 2000-12-29 반도체소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20020056660A KR20020056660A (ko) 2002-07-10
KR100376882B1 true KR100376882B1 (ko) 2003-03-19

Family

ID=27689159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0086062A KR100376882B1 (ko) 2000-12-29 2000-12-29 반도체소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100376882B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008673A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 미세 콘택홀용 포토레지스트 패턴 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143621B1 (ko) * 2006-01-09 2012-05-09 에스케이하이닉스 주식회사 포토마스크의 전자빔 노광 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003872A (ko) * 1996-06-24 1998-03-30 김주용 3층 감광막 패선 형성방법
KR980003836A (ko) * 1996-06-29 1998-03-30 김주용 감광막 조성물 및 감광막 조성물 제조 방법과 감광막 패턴 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003872A (ko) * 1996-06-24 1998-03-30 김주용 3층 감광막 패선 형성방법
KR980003836A (ko) * 1996-06-29 1998-03-30 김주용 감광막 조성물 및 감광막 조성물 제조 방법과 감광막 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008673A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 미세 콘택홀용 포토레지스트 패턴 형성방법

Also Published As

Publication number Publication date
KR20020056660A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
KR0165524B1 (ko) 포토리소그래피 공정의 노광방법
KR100293401B1 (ko) 고커패시턴스축적절점구조물의제조방법
US6569778B2 (en) Method for forming fine pattern in semiconductor device
US20050175937A1 (en) Method for forming fine patterns of semiconductor device
US4859573A (en) Multiple photoresist layer process using selective hardening
US6541182B1 (en) Method for forming fine exposure patterns using dual exposure
KR20040078867A (ko) 미세 패턴 형성 방법
US20060257749A1 (en) Method for reducing critical dimension
US6100010A (en) Photoresist film and method for forming pattern thereof
EP0604054B1 (en) Electron beam lithography with reduced charging effects
KR100376882B1 (ko) 반도체소자의 미세패턴 형성방법
WO2002043139A2 (en) Two mask via pattern to improve pattern definition
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
CN109935515B (zh) 形成图形的方法
JPS5918637A (ja) 像パタ−ンの形成方法
JP2010156819A (ja) 半導体装置の製造方法
EP0359342B1 (en) Process for forming a layer of patterned photoresist
US7294440B2 (en) Method to selectively correct critical dimension errors in the semiconductor industry
JP4417090B2 (ja) パターン形成方法、マスクおよび露光装置
JP2007079559A (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
KR100384784B1 (ko) 반도체 소자의 게이트 형성방법
JPH07201889A (ja) 二重露光によるｔ形のゲートの製造方法
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100569537B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
KR100557923B1 (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee