JPH01175729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01175729A JPH01175729A JP33600987A JP33600987A JPH01175729A JP H01175729 A JPH01175729 A JP H01175729A JP 33600987 A JP33600987 A JP 33600987A JP 33600987 A JP33600987 A JP 33600987A JP H01175729 A JPH01175729 A JP H01175729A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- layer
- mask
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000007747 plating Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 abstract description 26
- 239000010931 gold Substances 0.000 abstract description 15
- 229910003086 Ti–Pt Inorganic materials 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に電極を形成
する方法に関する。
する方法に関する。
近年、半導体装置の微細化、高集積化に伴ない、配線の
微細化も急激に進展している。従って、配線の微細化に
より耐マイグレーション性をはじめとする信頼度の問題
がクローズアップされてきている。この点に関し、従来
のＡ１１又はＡｆ系合金に対し、許容電流密度が大きく
信頼度が高いＡｕ電極構造が改めて注目されている。
微細化も急激に進展している。従って、配線の微細化に
より耐マイグレーション性をはじめとする信頼度の問題
がクローズアップされてきている。この点に関し、従来
のＡ１１又はＡｆ系合金に対し、許容電流密度が大きく
信頼度が高いＡｕ電極構造が改めて注目されている。
Ａｕ電極構造の形式方法の一例を第３図に示す。
まず、ウェハー基板３１上の絶縁膜３２に例えばＴ ｉ
−Ｐ を膜３３を成膜し、レジスト３４を塗布する（
第３図（ａ乃。レジストを塗布、現像し、電極パターン
を開口する（第３図（ｂ））。次にレジスト３４をマス
クとし、Ｔｉ−Ｐｔ層３３を電導パスとして、Ａｕメッ
キ層３５を形成する（第３図（Ｃ））。しかる後、レジ
スト３４を除去し、イオンミリング法等によりＴｉ−Ｐ
ｔ層３３をエツチングして電極が完成する（第３図（ｄ
））。
−Ｐ を膜３３を成膜し、レジスト３４を塗布する（
第３図（ａ乃。レジストを塗布、現像し、電極パターン
を開口する（第３図（ｂ））。次にレジスト３４をマス
クとし、Ｔｉ−Ｐｔ層３３を電導パスとして、Ａｕメッ
キ層３５を形成する（第３図（Ｃ））。しかる後、レジ
スト３４を除去し、イオンミリング法等によりＴｉ−Ｐ
ｔ層３３をエツチングして電極が完成する（第３図（ｄ
））。
しかしながら、従来の方法によるＡｕ電極形成法では次
のような欠点がある。即ち、第３図（ｂ）で示すように
、所望の電極幅Ｗ１、電極間隔Ｓ１に対し、実際のＡｕ
電極のでき上りは、第３図（ｄ）に示すように各々Ｗ２
、Ｓ２となり、電極幅は広がリ、間隔は狭くなることに
なる。従って、金属のエツチングにおいて、Ａｕメッキ
層の厚みなｈとすると、アスペクト比（深さと幅の比）
の設計値ｈ ／ Ｓ ＋に対し実際ではｈ／Ｓ２となり
増大するため、一般にエツチングが困難となり、金属残
りが生じやすく、電極間ショート不良を起こすことにな
る。このことは微細化が進み電極幅Ｗ１間隔Ｓが小さく
なる一方、電流密度を維持するためＡｕメッキ厚を大き
くする必要があるためアスペクト比ｈ／Ｓが更に大きく
なり、−層エッチングの困難さを増大させることになっ
てしまう。
のような欠点がある。即ち、第３図（ｂ）で示すように
、所望の電極幅Ｗ１、電極間隔Ｓ１に対し、実際のＡｕ
電極のでき上りは、第３図（ｄ）に示すように各々Ｗ２
、Ｓ２となり、電極幅は広がリ、間隔は狭くなることに
なる。従って、金属のエツチングにおいて、Ａｕメッキ
層の厚みなｈとすると、アスペクト比（深さと幅の比）
の設計値ｈ ／ Ｓ ＋に対し実際ではｈ／Ｓ２となり
増大するため、一般にエツチングが困難となり、金属残
りが生じやすく、電極間ショート不良を起こすことにな
る。このことは微細化が進み電極幅Ｗ１間隔Ｓが小さく
なる一方、電流密度を維持するためＡｕメッキ厚を大き
くする必要があるためアスペクト比ｈ／Ｓが更に大きく
なり、−層エッチングの困難さを増大させることになっ
てしまう。
また、従来の方法では、第４図のように二層配線に適用
した場合、電極４４が逆テーバ状のため、層間絶縁膜４
５のカバレジ（段差被覆度）を悪化させ、二層めの金属
４６を積層した時、矢印で示すように薄くなり、ひいて
は配線の断線を生じてしまい、信頼度上大きな問題とな
る。
した場合、電極４４が逆テーバ状のため、層間絶縁膜４
５のカバレジ（段差被覆度）を悪化させ、二層めの金属
４６を積層した時、矢印で示すように薄くなり、ひいて
は配線の断線を生じてしまい、信頼度上大きな問題とな
る。
〔間融点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上に少な
くとも一層の金属層を成膜する工程と、前記金属上に断
面が逆台形状のレジストパターンを形成する工程と、前
記レジストパターンをマスクとしてメッキ層を形成する
ことである。
くとも一層の金属層を成膜する工程と、前記金属上に断
面が逆台形状のレジストパターンを形成する工程と、前
記レジストパターンをマスクとしてメッキ層を形成する
ことである。
本発明の一実施例を第１図を用いて説明する。
ウェハー基板１上の絶縁膜２に例えば、Ｔｉ−Ｐｔ膜３
をスパッタ等により成長した後、ポジレジスト４を塗布
する。ポジレジストの厚さとしては、Ａｕメッキ厚を考
慮して、それより厚くするのが望ましいが、あまり厚く
すると微細パターン形成が困難であるため、１〜１．５
μがよい（第１図（ａ））。次に紫外光によりマスク（
又はレチクル）上のパターン５をレジストに転写する（
第１図（ｂ））。この後、例えば、アンモニアガスを含
む雰囲気の下でベータした後、遠紫外光で全面照射する
（第１図（Ｃ））。通常のポジレジスト用現像液にて現
像を行うとレジストの断面は逆テーパ形状となり、Ａｕ
メッキを行うとレジストパターンの反転の金パターン６
が得られる（第１図（ｄ））。レジスト４を除去後、イ
オンミリング法等にて下地のＴｉ−Ｐｔ層をエツチング
すると所望の電極パターン６′が得られる（第１図（ｅ
））。
をスパッタ等により成長した後、ポジレジスト４を塗布
する。ポジレジストの厚さとしては、Ａｕメッキ厚を考
慮して、それより厚くするのが望ましいが、あまり厚く
すると微細パターン形成が困難であるため、１〜１．５
μがよい（第１図（ａ））。次に紫外光によりマスク（
又はレチクル）上のパターン５をレジストに転写する（
第１図（ｂ））。この後、例えば、アンモニアガスを含
む雰囲気の下でベータした後、遠紫外光で全面照射する
（第１図（Ｃ））。通常のポジレジスト用現像液にて現
像を行うとレジストの断面は逆テーパ形状となり、Ａｕ
メッキを行うとレジストパターンの反転の金パターン６
が得られる（第１図（ｄ））。レジスト４を除去後、イ
オンミリング法等にて下地のＴｉ−Ｐｔ層をエツチング
すると所望の電極パターン６′が得られる（第１図（ｅ
））。
この方法により形成した電極７上に層間絶縁膜８を成長
すると、従来のと異なる正方向のテーバがついている為
、オーバハングを生じることはない。従って、第２層目
の金属を積層しても、クラック等が生ぜず、安定で信頼
度の高い多層配線が実現できる（第１図（ｆ乃。
すると、従来のと異なる正方向のテーバがついている為
、オーバハングを生じることはない。従って、第２層目
の金属を積層しても、クラック等が生ぜず、安定で信頼
度の高い多層配線が実現できる（第１図（ｆ乃。
本実施例では紫外光に対し高感度のポジ型レジストを使
用した場合を示したが、熱論これに限ることなく遠紫外
光〜Ｘ線に至るまで同様に高感度を有するポジ型レジス
トを用いることで充分対応することができる。
用した場合を示したが、熱論これに限ることなく遠紫外
光〜Ｘ線に至るまで同様に高感度を有するポジ型レジス
トを用いることで充分対応することができる。
次に、他の実施例を第２図を用いて説明する。
ウェハー基板ｌｌ上の絶縁膜１２に例えばＴｉ−Ｐｔ膜
１３を積層し、吸収の大きいネガレジスト１４を塗布す
る。ここでレジスト１４はやはり１〜１．５μ厚がよい
（第２図（ａ））。この後、紫外光を照射しマスクパタ
ーン１５を転写する（第２図（ｂ））。更に、ネガレジ
スト用現像液にて現像し、マスクパターン１５を形成し
た後、Ａｕメッキを行いＡｕメッキパターン１６を形成
する（第２図（Ｃ））。しかる後、レジスト１４を除去
し、イオンシリング法等でＴｉ−Ｐｔ層１３をエツチン
グすると、所望の電極パターン１６’が実現できる（第
２図（ｄ））。
１３を積層し、吸収の大きいネガレジスト１４を塗布す
る。ここでレジスト１４はやはり１〜１．５μ厚がよい
（第２図（ａ））。この後、紫外光を照射しマスクパタ
ーン１５を転写する（第２図（ｂ））。更に、ネガレジ
スト用現像液にて現像し、マスクパターン１５を形成し
た後、Ａｕメッキを行いＡｕメッキパターン１６を形成
する（第２図（Ｃ））。しかる後、レジスト１４を除去
し、イオンシリング法等でＴｉ−Ｐｔ層１３をエツチン
グすると、所望の電極パターン１６’が実現できる（第
２図（ｄ））。
本実施例でも、前述の実施例と同様、テーバのついた電
極パターンができるから多層配線でも同様の効果が期待
できる。
極パターンができるから多層配線でも同様の効果が期待
できる。
以上述べたように、本発明はポジ型レジストへの反転現
象処理（イメージリバーサルプロセス）又は吸収の大き
いネガ型レジストを使用することにより、テーバを有す
るＡｕメッキ層が形成できるから （ｉ） 設計寸法の電極幅Ｗ１、間隔Ｓ１に対し、出
来上り寸法を各々Ｗ２．Ｓ２とすると従来ではＳ ！
＜ Ｓ ＋であるのに対し本発明では８２＞Ｓ。
象処理（イメージリバーサルプロセス）又は吸収の大き
いネガ型レジストを使用することにより、テーバを有す
るＡｕメッキ層が形成できるから （ｉ） 設計寸法の電極幅Ｗ１、間隔Ｓ１に対し、出
来上り寸法を各々Ｗ２．Ｓ２とすると従来ではＳ ！
＜ Ｓ ＋であるのに対し本発明では８２＞Ｓ。
となるからＡｕメッキ層りに対するアスペクト比ｈ／ｓ
ｚは緩和されドライエッチでのメタル残り等の不良を解
消でき、微細化に容易に対応できる。
ｚは緩和されドライエッチでのメタル残り等の不良を解
消でき、微細化に容易に対応できる。
（ｉｆ ） また、断面形状がテーバ状であるため多
層配線構造においても層間絶縁膜のカバレジを良好に保
てる為、上層の配線金属も良好な形状となって配線の断
線等のない信頼度の配線構造が実現できる。
層配線構造においても層間絶縁膜のカバレジを良好に保
てる為、上層の配線金属も良好な形状となって配線の断
線等のない信頼度の配線構造が実現できる。
第１図は本発明の一実施例を示す断面図、第２図は他の
実施例を示す断面図、第３図は従来の製造方法の断面図
、第４図は第３図の工程を用いた二層配線を示す断面図
である。 １．１１，３１．４１・・・・・・ウェハー基板、２゜
１２．３２．４２・・・・・・絶縁層、３，１３，３３
゜４３・・・・・・下地金属である例えばＴ ｉ −Ｐ
を層、４．３４・・・・・・ポジレジスト、１４・・
・・・・ネガレジスト、１５・・・・・・開口部、５，
１７・・・・・・露光部、６゜６’ 、７，１６．１６
’ 、３５．４１−・・Ａｕメッキ層、８，４５・・・
・・・層間絶縁膜、９，４６・・・・・・第二層目の配
線金属。 代理人 弁理士 内 原 晋 （’Ｊ −、ベ
実施例を示す断面図、第３図は従来の製造方法の断面図
、第４図は第３図の工程を用いた二層配線を示す断面図
である。 １．１１，３１．４１・・・・・・ウェハー基板、２゜
１２．３２．４２・・・・・・絶縁層、３，１３，３３
゜４３・・・・・・下地金属である例えばＴ ｉ −Ｐ
を層、４．３４・・・・・・ポジレジスト、１４・・
・・・・ネガレジスト、１５・・・・・・開口部、５，
１７・・・・・・露光部、６゜６’ 、７，１６．１６
’ 、３５．４１−・・Ａｕメッキ層、８，４５・・・
・・・層間絶縁膜、９，４６・・・・・・第二層目の配
線金属。 代理人 弁理士 内 原 晋 （’Ｊ −、ベ
Claims (1)
- 半導体基板上に少なくとも一層の金属層を成膜する工
程と、前記金属層上に断面が逆台形状のレジストパター
ンを形成する工程と、前記レジストパターンをマスクと
してメッキ層を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62336009A JPH0666290B2 (ja) | 1987-12-29 | 1987-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62336009A JPH0666290B2 (ja) | 1987-12-29 | 1987-12-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175729A true JPH01175729A (ja) | 1989-07-12 |
| JPH0666290B2 JPH0666290B2 (ja) | 1994-08-24 |
Family
ID=18294749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62336009A Expired - Lifetime JPH0666290B2 (ja) | 1987-12-29 | 1987-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666290B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809415B2 (en) * | 1998-07-22 | 2004-10-26 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5285033A (en) * | 1975-12-31 | 1977-07-15 | Ibm | Method of forming thin film structure |
| JPS5553443A (en) * | 1978-10-16 | 1980-04-18 | Mitsubishi Electric Corp | Formation of electrode of semiconductor device |
-
1987
- 1987-12-29 JP JP62336009A patent/JPH0666290B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5285033A (en) * | 1975-12-31 | 1977-07-15 | Ibm | Method of forming thin film structure |
| JPS5553443A (en) * | 1978-10-16 | 1980-04-18 | Mitsubishi Electric Corp | Formation of electrode of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809415B2 (en) * | 1998-07-22 | 2004-10-26 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666290B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60147122A (ja) | 半導体装置の製造方法 | |
| JPH0160940B2 (ja) | ||
| JPS6077440A (ja) | 細線パタ−ンの形成方法 | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JP2806370B2 (ja) | パターン形成方法 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPH01175729A (ja) | 半導体装置の製造方法 | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| JPH0637093A (ja) | バンプ電極の形成方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JPS61245585A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63292630A (ja) | 半導体素子の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPH06151388A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH01243555A (ja) | 半導体装置の製造方法 | |
| JPH08107279A (ja) | 配線基板の製造方法 | |
| JPH06188317A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPH01212909A (ja) | 電極形成方法 | |
| JPH07221198A (ja) | キャパシタの下層電極形成方法 | |
| JPH0367351B2 (ja) | ||
| JPH10221851A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |