JPS59123246A - 微細パタ−ン形成方法 - Google Patents
微細パタ−ン形成方法Info
- Publication number
- JPS59123246A JPS59123246A JP23009982A JP23009982A JPS59123246A JP S59123246 A JPS59123246 A JP S59123246A JP 23009982 A JP23009982 A JP 23009982A JP 23009982 A JP23009982 A JP 23009982A JP S59123246 A JPS59123246 A JP S59123246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- etching
- pattern
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は微細なパターン形成方法に係り、特に半導体装
置などの表面に設ける微細なアルミニウム配線の形成方
法に関する。
置などの表面に設ける微細なアルミニウム配線の形成方
法に関する。
（ｂｌ 従来技術と問題点
半導体集積回路（ＩＣ）なと、半導体装置の表面にはア
ルミニウム膜あるいはアルミニウム合金膜からなる配線
が設けられており、従前よりレジスト膜パターンを形成
し、これをマスクとしてアルミニウム膜あるいはアルミ
ニウム合金膜からなる配線層がパターンニンクされてい
る。
ルミニウム膜あるいはアルミニウム合金膜からなる配線
が設けられており、従前よりレジスト膜パターンを形成
し、これをマスクとしてアルミニウム膜あるいはアルミ
ニウム合金膜からなる配線層がパターンニンクされてい
る。
しかしなから、ＩＣの高密度化、高集積化に伴なって微
細な配線層か必要になり、その幅と間隙をいづれも１μ
ｍ前後あるいはそれ以下とすることか望まれて、上記の
従来プロセスではその形成は極めて難しい問題となって
きた。
細な配線層か必要になり、その幅と間隙をいづれも１μ
ｍ前後あるいはそれ以下とすることか望まれて、上記の
従来プロセスではその形成は極めて難しい問題となって
きた。
即ち、最近パターン形成のためのエツチング方法は一層
高楕度にパターンニンつてきるドライエツチング法が市
川されているか、」二記のサブミクロンパターンの配線
形成は困難である。例えば第１図に示すように半導体基
１反１上に絶縁膜２を介して幅１μｍのアルミニウム配
線３を形成するにはレジスト膜４のマスクの膜厚を０．
５μｍ程度に薄（して解像度を良くしなければならない
。ところが、ドライエツチング方法でエツチングすれば
レジスト膜もエツチングされ損傷されて所望のアルミニ
ウム配線表面が第２図に示すように食刻（エツチング）
される。逆に、レジスト膜マスクの膜厚を従来と同様に
１〜１．５μｍと厚くすれは解像度が悪くなって精度の
良い配線パターンか形成されないという矛盾があり、従
来のレジスト膜をマスクにしたドライエツチング方法で
はパターン幅は精々２〜３μｍか限度で、それ以上の微
細なパターンを精度の良（形成することは非宙に難しい
問題となっている。
高楕度にパターンニンつてきるドライエツチング法が市
川されているか、」二記のサブミクロンパターンの配線
形成は困難である。例えば第１図に示すように半導体基
１反１上に絶縁膜２を介して幅１μｍのアルミニウム配
線３を形成するにはレジスト膜４のマスクの膜厚を０．
５μｍ程度に薄（して解像度を良くしなければならない
。ところが、ドライエツチング方法でエツチングすれば
レジスト膜もエツチングされ損傷されて所望のアルミニ
ウム配線表面が第２図に示すように食刻（エツチング）
される。逆に、レジスト膜マスクの膜厚を従来と同様に
１〜１．５μｍと厚くすれは解像度が悪くなって精度の
良い配線パターンか形成されないという矛盾があり、従
来のレジスト膜をマスクにしたドライエツチング方法で
はパターン幅は精々２〜３μｍか限度で、それ以上の微
細なパターンを精度の良（形成することは非宙に難しい
問題となっている。
（Ｃ）発明の目的
本発明はこのような問題点を解消させて、高粘度なアル
ミニウム膜あるいはアルミニウム合金膜のサブミクロン
パターンを形成する方法を提案するものである。
ミニウム膜あるいはアルミニウム合金膜のサブミクロン
パターンを形成する方法を提案するものである。
（ｄｌ 発明の構成
その目的は、基板に被着したアルミニウム膜あるいはア
ルミニウムを主成分としたアルミニウム合金膜上に、銅
、金、銀、または白金、あるいは該金属を主成分とした
金属合金の薄膜を被着し、その上にレジスト膜パターン
を形成し、該レジスト膜パターンをマスクとしてイオン
照射により上記銅、金、銀、白金、あるいは該金属を主
成分とした金属合金の薄膜パターンを形成する工程、次
いて該薄Ｊｉｆｆパターンをマスクとして」二記アルミ
ニウム膜あるいはアルミニウムを主成分としたアルミニ
ウム合金膜のパターンを形成する工程か含まれる微細パ
ターン形成方法によって達成される。
ルミニウムを主成分としたアルミニウム合金膜上に、銅
、金、銀、または白金、あるいは該金属を主成分とした
金属合金の薄膜を被着し、その上にレジスト膜パターン
を形成し、該レジスト膜パターンをマスクとしてイオン
照射により上記銅、金、銀、白金、あるいは該金属を主
成分とした金属合金の薄膜パターンを形成する工程、次
いて該薄Ｊｉｆｆパターンをマスクとして」二記アルミ
ニウム膜あるいはアルミニウムを主成分としたアルミニ
ウム合金膜のパターンを形成する工程か含まれる微細パ
ターン形成方法によって達成される。
ｔｅｌ 発明の実施例
ここでいうアルミニウムを主成分としたアルミニウム合
金膜とは、純アルミニウムに１０％以下の添加物を含ん
だ合金膜のことで、例えばＡｌ−５ｉ。
金膜とは、純アルミニウムに１０％以下の添加物を含ん
だ合金膜のことで、例えばＡｌ−５ｉ。
ＡＩ −Ｃｕ、 Ａｉ Ｃｕ−５ｉなとがこれに相当
し、よく配線材料に利用されるものである。
し、よく配線材料に利用されるものである。
以下、アルミニウム膜を例として図面を参照して実施例
によって詳細に説明する。第３図ないし第７図は本発明
による形成工程順断面図であり、先づ第３図に示すよう
に半導体基板１上に絶縁膜２を介して膜厚１μｍのアル
ミニウム膜１１がスパッタ法により被着しており、その
上面に膜厚０．１ μｍの銅薄膜１２を同しくスパッタ
法によって被着する。
によって詳細に説明する。第３図ないし第７図は本発明
による形成工程順断面図であり、先づ第３図に示すよう
に半導体基板１上に絶縁膜２を介して膜厚１μｍのアル
ミニウム膜１１がスパッタ法により被着しており、その
上面に膜厚０．１ μｍの銅薄膜１２を同しくスパッタ
法によって被着する。
次いで、第４図に示すようにその上に膜厚０．５μｍの
レジスト膜（例えばｐＭＭＡＩＩＲ）を塗布し、電子線
露光法によって露光してレシス１へ膜パターン１３を形
成する。このレジスト１１栗は高感度高解像度のものを
薄く形成すれは良い。次いて、第５図に示すようにこの
レジスト膜パターン１３をマスクとして不活性イオン（
例えばアルコンカス）を用いたイオンビームエツチング
あるいは逆スパツタエツチングによって露出した１同薄
１１Ａ１２をエツチング除去する。このようなエツチン
グ法によれば、金属はエツチングされやすくてレシスＩ
−股のような有機材料膜はエツチングされにくい。また
、アルミニウム（ＡＩ）は銅、金、銀、白金よりもエツ
チングされにくい。
レジスト膜（例えばｐＭＭＡＩＩＲ）を塗布し、電子線
露光法によって露光してレシス１へ膜パターン１３を形
成する。このレジスト１１栗は高感度高解像度のものを
薄く形成すれは良い。次いて、第５図に示すようにこの
レジスト膜パターン１３をマスクとして不活性イオン（
例えばアルコンカス）を用いたイオンビームエツチング
あるいは逆スパツタエツチングによって露出した１同薄
１１Ａ１２をエツチング除去する。このようなエツチン
グ法によれば、金属はエツチングされやすくてレシスＩ
−股のような有機材料膜はエツチングされにくい。また
、アルミニウム（ＡＩ）は銅、金、銀、白金よりもエツ
チングされにくい。
第８図はこれを説明するだめの図で、アルゴン（Ａｒ）
カスを用いたイオンビームエツチングのエツチング時間
とエツチング膜厚との関係図表を示しており、線Ａば銅
、金、銀、線Ｂは白金、線Ｃ１ＤおよびＥは各種レジス
ト膜、線Ｆばアルミニウムのデータである。尚、本エツ
チング法ではガス圧を０．０ＩＴＯＲ１？に）、下に低
くすることも重要な要素で、図表はガス圧を０．００５
ＴＯＲＩｌ！にした実験データである。なお、アルコン
カスによるハノクスパノタエ、 ノチングも相対的なエ
ソヂンク速度（各物質間のエツチング速度比）は第８図
とほぼ同様になる。
カスを用いたイオンビームエツチングのエツチング時間
とエツチング膜厚との関係図表を示しており、線Ａば銅
、金、銀、線Ｂは白金、線Ｃ１ＤおよびＥは各種レジス
ト膜、線Ｆばアルミニウムのデータである。尚、本エツ
チング法ではガス圧を０．０ＩＴＯＲ１？に）、下に低
くすることも重要な要素で、図表はガス圧を０．００５
ＴＯＲＩｌ！にした実験データである。なお、アルコン
カスによるハノクスパノタエ、 ノチングも相対的なエ
ソヂンク速度（各物質間のエツチング速度比）は第８図
とほぼ同様になる。
次いで、第６図に示すように銅薄膜１２パターンをマス
クとしてアルミニウム膜をエツチングする。この場合、
平行平板型ドライエツチング装置を用いて、塩素系ガス
、例えば四環炭素（ＣＣＩ ４）と三塩化硼素との混合
カスによるリアクティブイオンエツチングをおこない、
ガス圧は０．２ＴＯＲＲと高くする。そうすれは、アル
ミニウム膜はエツチングされるが銅膜は殆とエツチング
されない。
クとしてアルミニウム膜をエツチングする。この場合、
平行平板型ドライエツチング装置を用いて、塩素系ガス
、例えば四環炭素（ＣＣＩ ４）と三塩化硼素との混合
カスによるリアクティブイオンエツチングをおこない、
ガス圧は０．２ＴＯＲＲと高くする。そうすれは、アル
ミニウム膜はエツチングされるが銅膜は殆とエツチング
されない。
また、このエツチング工程はレジスト膜１３パターンを
除去しておこなってもよいし、また残したままおこなっ
てもよい。残しておいても上記リアクティフイオンエソ
チングで同時に除去される。
除去しておこなってもよいし、また残したままおこなっ
てもよい。残しておいても上記リアクティフイオンエソ
チングで同時に除去される。
また、アルミニウム用エツチングガスとしては三塩化燐
（ＰＣＩ ａ ） 、四塩化珪素（ＳｉＣ１４） 、塩
素（ＣＩ２ ）を用いてもよい。
（ＰＣＩ ａ ） 、四塩化珪素（ＳｉＣ１４） 、塩
素（ＣＩ２ ）を用いてもよい。
次いで、第７図に示すように銅薄膜１２を濃硝酸で除去
してアルミニウム膜１１の配線か完成される。また、銅
薄膜の場合には残しておいて、アニールして合金化して
もよい。
してアルミニウム膜１１の配線か完成される。また、銅
薄膜の場合には残しておいて、アニールして合金化して
もよい。
上記は銅薄膜をマスクとした例であるか、第８図の図表
から判るように金、銀、白金、またはそれらを主成分と
する合金をマスクにしてアルミニウム膜をパターンニン
クしても同じく高精度なサブミクロンパターンを形成す
ることか一ζきる。
から判るように金、銀、白金、またはそれらを主成分と
する合金をマスクにしてアルミニウム膜をパターンニン
クしても同じく高精度なサブミクロンパターンを形成す
ることか一ζきる。
（ｆｌ 発明の効果
以上の説明から明らかなように、本発明によれはアルミ
ニウム膜あるいはその合金膜の微細配線が可能になり、
半導体装置の高密度化、高集積化に極めて貢献するもの
である。
ニウム膜あるいはその合金膜の微細配線が可能になり、
半導体装置の高密度化、高集積化に極めて貢献するもの
である。
第１図および第２図は従来の形成工程順断面図、第３図
ないし第７図は本発明にかかる形成工程順断面図、第８
図は本発明に関連するイオンヒームエノチングのエツチ
ング時間とエツチング量との関係図表である。 図中、１は半導体基板、２は絶縁膜、３．１１はアルミ
ニウム膜、１２は銅薄膜、４．１３はレジスト膜パター
ンを示している。 己 − Ｈ針＋へトへで塵性 （りく）
ないし第７図は本発明にかかる形成工程順断面図、第８
図は本発明に関連するイオンヒームエノチングのエツチ
ング時間とエツチング量との関係図表である。 図中、１は半導体基板、２は絶縁膜、３．１１はアルミ
ニウム膜、１２は銅薄膜、４．１３はレジスト膜パター
ンを示している。 己 − Ｈ針＋へトへで塵性 （りく）
Claims (1)
- 【特許請求の範囲】 基板に被着したアルミニウム膜あるいはアルミニウムを
主成分としたアルミニウム合金膜上に、銅、金、銀、ま
たは白金、あるいは該金属を主成分とした金属合金の薄
膜を被着し、該薄膜上にレジスト膜パターンを形成し、
該レジスト膜パターンをマスクとしてイオン照射により
上記銅、金。 銀、白金、あるいは該金属を主成分とした金属合金の薄
膜パターンを形成する工程、次いで該薄膜パターンをマ
スクとして上記アルミニウム膜あるいはアルミニウムを
主成分としたアルミニウム合金膜のバクーンを形成する
工程が含まれてなることを特徴とする微細パターン形成
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23009982A JPS59123246A (ja) | 1982-12-28 | 1982-12-28 | 微細パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23009982A JPS59123246A (ja) | 1982-12-28 | 1982-12-28 | 微細パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123246A true JPS59123246A (ja) | 1984-07-17 |
Family
ID=16902531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23009982A Pending JPS59123246A (ja) | 1982-12-28 | 1982-12-28 | 微細パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123246A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128528A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electric Ind Co Ltd | アルミニウム−シリコン−銅合金のドライエツチング法 |
| JP2002508117A (ja) * | 1997-07-09 | 2002-03-12 | アプライド マテリアルズ インコーポレイテッド | エンハンスト物理衝撃を使用した、ミクロンおよびサブミクロンフィーチャーのための銅のパターンエッチング |
| US7262139B2 (en) * | 2004-06-02 | 2007-08-28 | Avx Israel, Ltd. | Method suitable for batch ion etching of copper |
-
1982
- 1982-12-28 JP JP23009982A patent/JPS59123246A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128528A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electric Ind Co Ltd | アルミニウム−シリコン−銅合金のドライエツチング法 |
| JP2002508117A (ja) * | 1997-07-09 | 2002-03-12 | アプライド マテリアルズ インコーポレイテッド | エンハンスト物理衝撃を使用した、ミクロンおよびサブミクロンフィーチャーのための銅のパターンエッチング |
| US7262139B2 (en) * | 2004-06-02 | 2007-08-28 | Avx Israel, Ltd. | Method suitable for batch ion etching of copper |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3687409T2 (de) | Verfahren zur herstellung von schmalen, leitenden linien, von mustern und von verbindern. | |
| DE2754396C2 (ja) | ||
| US4533624A (en) | Method of forming a low temperature multilayer photoresist lift-off pattern | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| JPS5811512B2 (ja) | パタ−ン形成方法 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPH0255933B2 (ja) | ||
| JPS59123246A (ja) | 微細パタ−ン形成方法 | |
| JPH0466345B2 (ja) | ||
| JPS63236319A (ja) | 半導体装置の製造方法 | |
| EP0002798B1 (de) | Verfahren zum Entfernen einer Metallschicht von einem Halbleiterkörper durch reaktives Ionenätzen | |
| DE3636366C2 (ja) | ||
| JPH061764B2 (ja) | パタ−ン形成法 | |
| JPH0314172B2 (ja) | ||
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPS5919355A (ja) | 半導体装置の製造方法 | |
| JPH0629647A (ja) | フォトレジストの剥離方法 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JP2503662B2 (ja) | ドライエッチング方法 | |
| JPS57198632A (en) | Fine pattern formation | |
| JPH01274430A (ja) | 薄膜のパターニング方法 | |
| JPS6237386B2 (ja) | ||
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 |