JPS6254924A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6254924A JPS6254924A JP19640285A JP19640285A JPS6254924A JP S6254924 A JPS6254924 A JP S6254924A JP 19640285 A JP19640285 A JP 19640285A JP 19640285 A JP19640285 A JP 19640285A JP S6254924 A JPS6254924 A JP S6254924A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- film
- metal film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分計〕
この発明は、半導体装置の製造方法に係り、特にＧａＡ
ｓ ＩＣの製造工程のリフトオフプロセス中に生ずるケ
バの除去方法に関するものである。
ｓ ＩＣの製造工程のリフトオフプロセス中に生ずるケ
バの除去方法に関するものである。
従来のリフトオフプロセスの一例を第２図 （ａ）〜（
Ｃ）に示す。これらの図において、１は ＧａＡｓ基板
、２はレジストに金属パターン形成用の開口部３が形成
されたレジスｌ−パターン、４は配線用の金属膜、５は
前記ＧａＡｓ基板１上の開口部３に形成された金属膜、
５′はリフトオフ法により形成された金属パターン、６
は前記レジスＩ・パターン２上の金属膜４と開口部３に
形成された金属膜５との接触部分であり、７はリフトオ
フプロセスで生じたケバを示す。
Ｃ）に示す。これらの図において、１は ＧａＡｓ基板
、２はレジストに金属パターン形成用の開口部３が形成
されたレジスｌ−パターン、４は配線用の金属膜、５は
前記ＧａＡｓ基板１上の開口部３に形成された金属膜、
５′はリフトオフ法により形成された金属パターン、６
は前記レジスＩ・パターン２上の金属膜４と開口部３に
形成された金属膜５との接触部分であり、７はリフトオ
フプロセスで生じたケバを示す。
次に従来のリフトオフ法について説明する。まず、第２
図（ＩＬ）に示すように、ＧａＡｓ基板１上に金属パタ
ーン形成用の開口部３を持つレジストパターン２を形成
し、次に第２図（ｂ）に示すように、全面にスパッタ、
蒸着等の金属膜形成技術で配線用の金属膜４を形成する
。次いで第２図（ｅ）に示すように、レジストを剥ｆ４
ｉ＆に浸し除去するとともに、レジストパターン２上の
金属膜４を同時に除去し、所望する金属パターン５′の
みを残す。
図（ＩＬ）に示すように、ＧａＡｓ基板１上に金属パタ
ーン形成用の開口部３を持つレジストパターン２を形成
し、次に第２図（ｂ）に示すように、全面にスパッタ、
蒸着等の金属膜形成技術で配線用の金属膜４を形成する
。次いで第２図（ｅ）に示すように、レジストを剥ｆ４
ｉ＆に浸し除去するとともに、レジストパターン２上の
金属膜４を同時に除去し、所望する金属パターン５′の
みを残す。
この方法では、第２図（Ｃ）に示すように、金属パター
ン５′の工・ソジ部にケバ７が発生する。このケバ７は
、第２ 図（ｂ）において金属パターン形成用の開口部
３内において、ＧａＡｓ基板１上の金属膜５とレジスト
パターン２上の金属膜４とが金属膜形成工程中にレジス
トの側面で接触してつながってしまい、引き続きリフト
オフ工程でも、この接触部分６が除去できずにケバ７と
して発生するものである。
ン５′の工・ソジ部にケバ７が発生する。このケバ７は
、第２ 図（ｂ）において金属パターン形成用の開口部
３内において、ＧａＡｓ基板１上の金属膜５とレジスト
パターン２上の金属膜４とが金属膜形成工程中にレジス
トの側面で接触してつながってしまい、引き続きリフト
オフ工程でも、この接触部分６が除去できずにケバ７と
して発生するものである。
上記のような従来のリフトオフ法では、ケバ７が金属パ
ターン５′のエツジ部に発生し、配線。
ターン５′のエツジ部に発生し、配線。
電極等のマイグレーション、短絡等の不良の原因となり
、信頼性の高いＧａＡｓＩＣＩｅ製造することが困難で
あった。
、信頼性の高いＧａＡｓＩＣＩｅ製造することが困難で
あった。
この発明は、上記のような問題点を解決するためになさ
れたもので、リフトオフ前にケバを除去し、次工程のリ
フトオフを容易にし、ケバのない金属パターンを得るこ
とを目的とする。
れたもので、リフトオフ前にケバを除去し、次工程のリ
フトオフを容易にし、ケバのない金属パターンを得るこ
とを目的とする。
この発明に係る半導体装置の製造方法は、リフトオフ前
にウェハを回転させた状態でウェハの斜め上方よりイオ
ンビームを照射し、ケバの元となる半導体基板上の金属
膜とレジストパターン上の金属膜との接触部分をエツチ
ングするようにしたものである 〔作用〕 この発明においては、リフトオフ前にイオンビームによ
りケバを除去することから、引き続いて行オ〕れるリフ
トオフ工程が容易となる。
にウェハを回転させた状態でウェハの斜め上方よりイオ
ンビームを照射し、ケバの元となる半導体基板上の金属
膜とレジストパターン上の金属膜との接触部分をエツチ
ングするようにしたものである 〔作用〕 この発明においては、リフトオフ前にイオンビームによ
りケバを除去することから、引き続いて行オ〕れるリフ
トオフ工程が容易となる。
第１図（ａ）〜（ｄ）は乙の発明の一実施例を説明する
製造工程を示す図である。これらの図において第２図と
同一符号は同じ部分を示し、８はエツチング用のイオン
ビームである。
製造工程を示す図である。これらの図において第２図と
同一符号は同じ部分を示し、８はエツチング用のイオン
ビームである。
次に製造工程について説明する。従来と同様の方法で、
ＧａＡｓ基板１上にレジストに開口部３が形成されたレ
ジストパターン２．配線用の金属膜４．および開口部３
に金属パターン形成用の金属膜５を形成する。その後、
第１図（１ｋ）、 （ｂ）に示すようにウェハを回転さ
せた状態で、ウェハの斜め上方からイオンビーム８を照
射し、ＧａＡｓ基板１上の金属膜４とレジストパターン
２上（７）金ｆｉ１１莫４の接触部分６、すなわちケバ
７となる部分をエツチングする。
ＧａＡｓ基板１上にレジストに開口部３が形成されたレ
ジストパターン２．配線用の金属膜４．および開口部３
に金属パターン形成用の金属膜５を形成する。その後、
第１図（１ｋ）、 （ｂ）に示すようにウェハを回転さ
せた状態で、ウェハの斜め上方からイオンビーム８を照
射し、ＧａＡｓ基板１上の金属膜４とレジストパターン
２上（７）金ｆｉ１１莫４の接触部分６、すなわちケバ
７となる部分をエツチングする。
ウェハを回転させるのは第１図（ｂ）に示すように、も
し回転させなかった場合、イオンビーム８の直進性によ
り一方の接触部分のみしかエツチングされないためであ
る。そこで、ウェハを回転させ、イオンビーム８が、す
べての接触部分６がエツチングされるようにしている。
し回転させなかった場合、イオンビーム８の直進性によ
り一方の接触部分のみしかエツチングされないためであ
る。そこで、ウェハを回転させ、イオンビーム８が、す
べての接触部分６がエツチングされるようにしている。
イオンビーム８によるエツチングが完了すると第１図（
ｅ）に示すように、ＧａＡｓ基板１上の金属膜５とレジ
ストパターン２上の金属膜４の接触部分６が除去される
。この状態でリフトオフを行うと、容易にリフトオフが
行われ、第１図（ｄ）に示すようにケバ７のない金属パ
ターン５′が形成される。
ｅ）に示すように、ＧａＡｓ基板１上の金属膜５とレジ
ストパターン２上の金属膜４の接触部分６が除去される
。この状態でリフトオフを行うと、容易にリフトオフが
行われ、第１図（ｄ）に示すようにケバ７のない金属パ
ターン５′が形成される。
なお、この発明は、ＧａＡｓＩｃのみならず、他の半導
体ＩＣにも適用することができろ。
体ＩＣにも適用することができろ。
この発明は以上説明したとおり、リフトオフ前に配線用
の金属膜形成時に発生したケバをイオンビー１１を照射
することによってエツチング除去するようにしたので、
引き続いて行われるリフトオフ工程が容易になるばかり
でなく、金属パターンにケバが生じないのでマイグレー
ション、ｍｉｓの不良が発生しない高信頼度の半導体が
得られる効果がある。
の金属膜形成時に発生したケバをイオンビー１１を照射
することによってエツチング除去するようにしたので、
引き続いて行われるリフトオフ工程が容易になるばかり
でなく、金属パターンにケバが生じないのでマイグレー
ション、ｍｉｓの不良が発生しない高信頼度の半導体が
得られる効果がある。
第１図（ＩＬ）〜（ｄ）はこの発明の一実施例を示す工
程図、第２図（ａ）〜（ｅ）は従来のリフトオフ法によ
る金属パターンの形成方法を示す工程図である。 図において、１はＧａＡｓ基板、２はレジストパターン
、３は開口部、４，５は金属膜、５′は金属パターン、
６は接触部分、８はイオンビームである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 （ａ） （ｂ） （ｃ）
程図、第２図（ａ）〜（ｅ）は従来のリフトオフ法によ
る金属パターンの形成方法を示す工程図である。 図において、１はＧａＡｓ基板、２はレジストパターン
、３は開口部、４，５は金属膜、５′は金属パターン、
６は接触部分、８はイオンビームである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 （ａ） （ｂ） （ｃ）
Claims (1)
- 半導体基板上の金属パターンの形成を所望する箇所に
レジストに開口部を形成したレジストパターンを形成す
る工程、前記レジストパターンが形成されたウェハ全面
に配線用の金属膜を形成する工程、前記ウェハを回転し
ながら斜め上方よりイオンビームを照射することによっ
て前記レジスト側面に発生しているケバをエッチングす
る工程、前記レジストを除去し、所望の金属パターンを
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19640285A JPS6254924A (ja) | 1985-09-03 | 1985-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19640285A JPS6254924A (ja) | 1985-09-03 | 1985-09-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254924A true JPS6254924A (ja) | 1987-03-10 |
Family
ID=16357266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19640285A Pending JPS6254924A (ja) | 1985-09-03 | 1985-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254924A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028122A (ja) * | 2008-07-18 | 2010-02-04 | Beijing Boe Optoelectronics Technology Co Ltd | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 |
-
1985
- 1985-09-03 JP JP19640285A patent/JPS6254924A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028122A (ja) * | 2008-07-18 | 2010-02-04 | Beijing Boe Optoelectronics Technology Co Ltd | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6254924A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH07176501A (ja) | 半導体装置の製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPH11145046A (ja) | 半導体デバイスの製造方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JPH0231416A (ja) | 直接描画用半導体ウェハ | |
| JPS6260237A (ja) | 半導体装置の製造方法 | |
| JPH01276627A (ja) | 半導体装置 | |
| JPH0263292B2 (ja) | ||
| JPH0329173B2 (ja) | ||
| JPH01238141A (ja) | 半導体装置の製造方法 | |
| JPH1197411A (ja) | 半導体装置および、その製造方法 | |
| JPH04299528A (ja) | 半導体装置の製造方法 | |
| JPS61294827A (ja) | 半導体装置の製造方法 | |
| JPH04243130A (ja) | エッチング処理方法 | |
| JPH01211922A (ja) | レジスト層のアッシング方法 | |
| JPH0350828A (ja) | 金配線の形成方法 | |
| JPS63169030A (ja) | 半導体装置の製造方法 | |
| JPS60121741A (ja) | パンプ電極形成法 | |
| JPH0536650A (ja) | 半導体装置の配線形成方法 | |
| JPH01144651A (ja) | 半導体装置の製造方法 |