TWI470809B - 薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐 - Google Patents
薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐 Download PDFInfo
- Publication number
- TWI470809B TWI470809B TW101117421A TW101117421A TWI470809B TW I470809 B TWI470809 B TW I470809B TW 101117421 A TW101117421 A TW 101117421A TW 101117421 A TW101117421 A TW 101117421A TW I470809 B TWI470809 B TW I470809B
- Authority
- TW
- Taiwan
- Prior art keywords
- cavity
- layer
- film transistor
- thin film
- transistor array
- Prior art date
Links
Description
本發明是有關於一種薄膜電晶體陣列基板,特別是一種顯示器之薄膜電晶體陣列基板。
近年來,已積極發展使用含銦、鎵、鋅、及氧的透明非晶氧化物半導體膜當作通道層之薄膜電晶體(Film Transistor,TFT)。
在半導體製程中,因半導體摻入雜質如硼、磷或砷等時會產生大量空位,使原子排列混亂,導致半導體材料性質劇變,因此需要退火來恢復晶體的結構和消除缺陷,也有利把間隙式位置的雜質原子通過退火而讓它們進入置換式位置。在含氧環境中進行退火製程已經是使用含銦、鎵、鋅、及氧的透明非晶氧化物作為半導體的薄膜電晶體結構必須的製程,主要目的為修復因製程中含銦、鎵、鋅、及氧的透明非晶氧化物失去氧所產生臨界電壓飄移(V-TH shift)問題。
但若使用有機保護層作為鈍化層時,在含氧環境中進行退火製程會因有機保護層無法耐高溫,因此會同時造成汲極/源極金屬的氧化,因而造成導線阻抗升高,甚至線阻抗不均的問題。
另外使用高濃度之氧氣做為退火製程所需之反應氣體,由於在高溫下使用高氧濃度有可能會造成劇烈的氧化現象,例如燃燒甚至爆炸。因此在退火爐設備的設計上必
須有更進一步的安全設計避免問題的發生
有鑑於此,本發明提供了一種薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐用以解決先前技術所造成的問題。
本發明之一技術態樣為一種薄膜電晶體陣列基板。
根據本發明一實施方式,一種薄膜電晶體陣列基板包含基底、閘極層、絕緣層、氧化物半導體層、源極/汲極層、有機壓克力系光阻、保護層以及導電層。閘極層係形成於基底上。絕緣層係形成於閘極層及基底上。氧化物半導體層形成於絕緣層上。源極/汲極層係設置於絕緣層及氧化物半導體層上,源極/汲極層形成有間隙,氧化物半導體層自間隙露出。有機壓克力系光阻係覆蓋於源極/汲極層上。保護層係形成於基底、氧化物半導體層及有機壓克力系光阻上。導電層設置於保護層或有機壓克力系光阻上且分別地連接至源極/汲極層或閘極層。
在本發明一實施方式中,其中氧化物半導體層包含非晶氧化物,非晶氧化物包括銦、鋅、及鎵。
在本發明一實施方式中,其中導電層的材料包含銦錫氧化物。
在本發明一實施方式中,其中保護層係為有機保護層。
本發明之另一技術態樣為一種薄膜電晶體陣列基板之製造方法。
根據本發明另一實施方式,一種薄膜電晶體陣列基板
之製造方法包含下列步驟:(a)提供一基底;(b)依序形成閘極層覆蓋於基底上、形成絕緣層同時覆蓋於基底與閘極層上、形成氧化物半導體層覆蓋於絕緣層上;(c)在氧化物半導體層與絕緣層上同時形成源極/汲極層,其中源極/汲極層形成有間隙,使氧化物半導體層自間隙露出;(d)形成有機壓克力系光阻覆蓋於源極/汲極層上,藉由在含有固定濃度之氧的環境中,對氧化物半導體層進行退火處理;(e)形成保護層於退火處理後基底、氧化物半導體層及有機壓克力系光阻上;以及(f)在蝕刻製程完成後之保護層或有機壓克力系光阻上形成導電層且使導電層連接至源極/汲極層或閘極層。
在本發明另一實施方式中,其中蝕刻製程係乾式蝕刻製程。
在本發明另一實施方式中,其中乾式蝕刻製程係電漿蝕刻製程。
在本發明另一實施方式中,其中氧化物半導體層包含非晶氧化物,非晶氧化物包括銦、鋅及鎵。
在本發明另一實施方式中,其中導電層的材料包含銦錫氧化物。
在本發明另一實施方式中,其中保護層係為有機保護
層。
本發明之再一技術態樣為一種用於前述之薄膜電晶體陣列基板之製造方法中步驟(d)之退火爐。
根據本發明再一實施方式,一種用於前述之薄膜電晶體陣列基板之製造方法中步驟(d)之退火爐包含第一腔體、第二腔體、第一氣室、第二氣室、第一氣道、第二氣道、警示控制裝置以及氣壓控制裝置。第二腔體係包覆第一腔體。第一氣室內填充氧氣且第二氣室內填充惰性氣體。第一氣道分別連接第一氣室與第一腔體用以將氧氣自第一氣室傳送至第一腔體。第二氣道一端與第二氣室連接,第二氣道之相對另一端延伸第一分支部與第二分支部,第一分支部連接第一腔體且第二分支部連接第二腔體用以將惰性氣體自第二氣室分別傳送至第二腔體與第一腔體。警示控制裝置包含氣體偵測裝置、警示裝置以及氣流控制閥。氣體偵測裝置係設置於第一腔體內,用以偵測第一腔體內之氧氣與惰性氣體之濃度比例。警示裝置係與氣體偵測裝置連接用以發出警示訊號。數個氣流控制閥係設置在第二氣道之第一分支部與第一氣道上並連接氣體偵測裝置及警示裝置,用以控制氧氣與惰性氣體進入第一腔體之流量。氣壓控制裝置係分別連接第一腔體與第二腔體,用以控制第一腔體與第二腔體內部之氣體壓力。
在本發明另一實施方式中,進一步包含主氣道,係將第二氣道之第一支部與第一氣道彙整成一而進入該第一腔體。
在本發明上述實施方式中,由於採用有機壓克力系光
阻作為退火製程時源極/汲極層的氧化屏障,由於有機壓克力系光阻可承受退火製程時的溫度故可保護源極/汲極層而可避免源極/汲極層的氧化,因而造成導線阻抗升高,甚至線阻抗不均的問題。另外,退火爐可在退火處理中,利用警示控制裝置調整最佳氧濃度與防止氧化反應外擴的發生。
以下將以圖示及詳細說明清楚說明本發明之精神,如熟悉此技術之人員在瞭解本發明之實施例後,當可由本發明所教示之技術,加以改變及修飾,其並不脫離本發明之精神與範圍。
請參閱第1圖,其繪示本發明一實施方式之薄膜電晶體陣列基板100的剖面示意圖。如第1圖所示,薄膜電晶體陣列基板100包含基底110、閘極層120、絕緣層130、氧化物半導體層140、源極/汲極層150、有機壓克力系光阻160、保護層170以及導電層180。
閘極層120係形成於基底110上。在本實施例中,基底110可使用樹脂基底、有機聚合物基底或是玻璃基底。絕緣層130係形成於閘極層120及基底110上。氧化物半導體層140形成於絕緣層130上,其中氧化物半導體層140包括一非晶氧化物。在其他實施例之非晶氧化物也可為銦、鋅及錫共同組成之非晶氧化物。
源極/汲極層150係設置於絕緣層130及氧化物半導體層140上,源極/汲極層150形成有間隙152,氧化物半導
體層140自間隙152露出。有機壓克力系光阻160係覆蓋於源極/汲極層150上。
保護層170形成於基底110、氧化物半導體層140及有機壓克力系光阻160上。在本實施例中,保護層170係為有機保護層。利用乾式蝕刻圖型化保護層170之後,形成導電層180,其中導電層180可為銦錫氧化物。導電層180設置於保護層170或有機壓克力系光阻160上且連接至源極/汲極層150或連接至閘極層120。
第2A圖至第2C圖繪示根據本發明另一實施方式薄膜電晶體陣列基板100之製造方法的剖面示意圖。
第2A圖繪示閘極層120覆蓋於基底110上並形成絕緣層130同時覆蓋於基底110與閘極層120上,再而形成氧化物半導體層140覆蓋於絕緣層130上。在本實施例中,基底110可為樹脂基底、有機聚合物基底或是玻璃基底,氧化物半導體層140包括一非晶氧化物。在其他實施例中,此非晶氧化物也可為銦、鋅及鎵之共同組合物。
在氧化物半導體層140與絕緣層130上同時形成源極/汲極層150,其中源極/汲極層150形成有間隙152,使氧化物半導體層140自間隙152露出。
之後,形成有機壓克力系光阻160覆蓋於源極/汲極層150上,並藉由在含有固定濃度之氧的環境中,對氧化物半導體層140進行退火處理。通常係在300℃到500℃下,於一填充惰性氣體與氧氣之退火爐中執行退火處理,藉由此退火處理,可使本實施例所述之氧化物半導體層140中發生原子級的重排,以解決氧化物半導體層140失去氧而
造成臨界電壓飄移的問題。此外,因有機壓克力系光阻160具有可承受高溫的特性,故在退火處理中,源極/汲極層150因被有機壓克力系光阻160所覆蓋,可避免因源極/汲極層150的氧化,而造成導線阻抗升高,甚至線阻抗不均的問題。
第2B圖繪示在氧化物半導體層進行退火處理後,濺鍍一層保護層170於基底110、氧化物半導體層140及有機壓克力系光阻160上,此保護層170可以為有機保護層,用以當作進行蝕刻製程時之停止層。在本實施例中未移除有機壓克力系光阻160,在其他實施例時,也可視需要在進行退火處理後移除有機壓克力系光阻160。
第2C圖繪示在保護層170及有機壓克力系光阻160上進行蝕刻製程,並在蝕刻製程完成後,於保護層170或有機壓克力系光阻160上形成導電層180。其中,導電層180以真空濺鍍方式直接附著於保護層170上並分別地連接至源極/汲極層150或閘極層120,本實施例中,導電層180可為銦錫氧化物,可用來傳送電性訊號。此外,蝕刻製程可為乾式蝕刻製程,進一步敘述此乾式蝕刻製程係為電漿蝕刻製程,然而在其他實施例中,也可以為其他方式之蝕刻製程。
因此,藉以第2A圖至第2C圖之步驟方法,可製成如第1圖所述之薄膜電晶體陣列基板100。
第3圖係繪示依照本發明再一實施方式的一種使用在前述之薄膜電晶體陣列基板之製造方法中退火處理之退火爐200包含第一腔體210、第二腔體220、第一氣室230、
第二氣室240、第一氣道250、第二氣道260、警示控制裝置270以及氣壓控制裝置280。
第二腔體220係包覆第一腔體210。第一氣室230內填充氧氣且第二氣室240內填充惰性氣體,在其他實施例中,所填充之惰性氣體可為氮氣。第一氣道250分別連接第一氣室230與第一腔體210用以將氧氣自第一氣室230傳送至第一腔體210。第二氣道260一端與第二氣室240連接,第二氣道260之相對另一端延伸第一分支部262與第二分支部264,第一分支部262連接第一腔體210且第二分支部264連接第二腔體220用以將惰性氣體自第二氣室240分別傳送至第二腔體220與第一腔體210。第二腔體220填充惰性氣體可防止第一腔體210內之氧氣外擴產生爆炸之危險。
警示控制裝置270包含氣體偵測裝置272、警示裝置274以及氣流控制閥276。氣體偵測裝置272係設置於第一腔體210內,用以偵測第一腔體210內之氧氣與惰性氣體之濃度比例。警示裝置274係與氣體偵測裝置272連接用以發出警示訊號。數個氣流控制閥276係設置在第二氣道260之第一分支部262與第一氣道250上並連接氣體偵測裝置272及警示裝置274,用以控制氧氣與惰性氣體進入第一腔體210之流量,可因此保持在退火處理時之最佳的氧濃度。在本實施例中,第二氣道260之第一支部可與第一氣道250彙整成一主氣道290而進入第一腔體210。
氣壓控制裝置280係分別連接第一腔體210與第二腔體220,用以控制第一腔體210與第二腔體220內部之氣
體壓力,當第一腔體210或第二腔體220內之氣壓過大時,氣壓控制裝置280可偵測其氣壓後,並進行排氣動作藉以降低而保持第一腔體210與第二腔體220內部之穩定的氣體壓力。
由上述本發明實施方式可知,應用本發明具有下列優點。
(1)本發明採用有機壓克力系光阻作為退火製程時之源極/汲極層的氧化屏障,由於有機壓克力系光阻可承受高溫,故在退火製程的環境下,可保護源極/汲極層,避免因源極/汲極層的氧化,而造成導線阻抗升高,甚至線阻抗不均的問題。
(2)本發明之退火爐可在退火製程處理中利用警示控制裝置來調整退火爐內之最佳氧濃度與防止因氧化反應外擴而產生氣爆的發生。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧陣列基板
110‧‧‧基底
120‧‧‧閘極層
130‧‧‧絕緣層
140‧‧‧氧化物半導體層
150‧‧‧源極/汲極層
152‧‧‧間隙
160‧‧‧有機壓克力系光阻
170‧‧‧保護層
180‧‧‧導電層
200‧‧‧退火爐
210‧‧‧第一腔體
220‧‧‧第二腔體
230‧‧‧第一氣室
240‧‧‧第二氣室
250‧‧‧第一氣道
260‧‧‧第二氣道
262‧‧‧第一分支部
264‧‧‧第二分支部
270‧‧‧警示控制裝置
272‧‧‧氣體偵測裝置
274‧‧‧警示裝置
276‧‧‧氣流控制閥
280‧‧‧氣壓控制裝置
290‧‧‧主氣道
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖是本發明一實施方式之薄膜電晶體陣列基板的
剖面示意圖。
第2A圖至第2C圖繪示根據本發明另一實施方式薄膜電晶體陣列基板之製造方法的剖面示意圖。
第3圖係繪示依照本發明再一實施方式的一種使用在膜電晶體陣列基板製造方法中退火處理之退火爐之結構示意圖。
100‧‧‧薄膜電晶體
110‧‧‧基底
120‧‧‧閘極層
130‧‧‧絕緣層
140‧‧‧氧化物半導體層
150‧‧‧源極/汲極層
152‧‧‧間隙
160‧‧‧有機壓克力系光阻
170‧‧‧保護層
180‧‧‧導電層
Claims (8)
- 一種薄膜電晶體陣列基板之製造方法,包含:(a)提供一基底;(b)依序形成一閘極層覆蓋於該基底上、形成一絕緣層同時覆蓋於該基底與該閘極層上、形成一氧化物半導體層覆蓋於該絕緣層上;(c)在該氧化物半導體層與該絕緣層上同時形成一源極/汲極層,其中該源極/汲極層形成有一間隙,使該氧化物半導體層自該間隙露出;(d)形成一有機壓克力系光阻覆蓋於該源極/汲極層上,並在含有固定濃度之氧的環境中,對該氧化物半導體層進行退火處理;(e)形成一保護層於退火處理後之該基底、該氧化物半導體層及該有機壓克力系光阻上;以及(f)在蝕刻製程完成後之該保護層或該有機壓克力系光阻上形成一導電層且使該導電層連接至該源極/汲極層或該閘極層。
- 如請求項1所述之薄膜電晶體陣列基板之製造方法,其中該蝕刻製程係一乾式蝕刻製程。
- 如請求項2所述之薄膜電晶體陣列基板之製造方法,其中該乾式蝕刻製程係一電漿蝕刻製程。
- 如請求項1所述之薄膜電晶體陣列基板之製造方法,其中該氧化物半導體層包含一非晶氧化物,該非晶氧化物包括銦、鋅及鎵。
- 如請求項1所述之薄膜電晶體陣列基板之製造方法,其中該導電層的材料包含銦錫氧化物。
- 如請求項1所述之薄膜電晶體陣列基板之製造方法,其中該保護層係為一有機保護層。
- 一種用於如請求項1所述之薄膜電晶體陣列基板之製造方法中步驟(d)之退火爐,包含:一第一腔體與一第二腔體,其中該第二腔體係包覆該第一腔體;一第一氣室與一第二氣室,其中該第一氣室內填充一氧氣且該第二氣室內填充一惰性氣體;一第一氣道,分別連接該第一氣室與該第一腔體用以將該氧氣自該第一氣室傳送至該第一腔體;一第二氣道,該第二氣道一端與該第二氣室連接,該第二氣道之相對另一端延伸一第一分支部與一第二分支部,該第一分支部連接該第一腔體且該第二分支部連接該第二腔體用以將該惰性氣體自該第二氣室分別傳送至該第二腔體與該第一腔體;一警示控制裝置,包含: 一氣體偵測裝置,係設置於該第一腔體內,用以偵測該第一腔體內之該氧氣與該惰性氣體之濃度比例;一警示裝置,係與該氣體偵測裝置連接用以發出警示訊號;以及複數個氣流控制閥,係設置在該第二氣道之該第一分支部與該第一氣道上並連接該氣體偵測裝置及該警示裝置,用以控制該氧氣與該惰性氣體進入該第一腔體之流量;以及一氣壓控制裝置,係分別連接該第一腔體與該第二腔體,用以控制該第一腔體與該第二腔體內部之氣體壓力。
- 如請求項7所述之退火爐,進一步包含一主氣道,係將該第二氣道之該第一支部與該第一氣道彙整成一而進入該第一腔體。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/615,651 US20130168668A1 (en) | 2011-12-29 | 2012-09-14 | Thin film transistor array substrate, method for manufacturing the same, and annealing oven for performing the same method |
CN201210359964.6A CN103187415B (zh) | 2011-12-29 | 2012-09-24 | 薄膜晶体管阵列基板及其制造方法与退火炉 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161581095P | 2011-12-29 | 2011-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201327837A TW201327837A (zh) | 2013-07-01 |
TWI470809B true TWI470809B (zh) | 2015-01-21 |
Family
ID=49225221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101117421A TWI470809B (zh) | 2011-12-29 | 2012-05-16 | 薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI470809B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200611040A (en) * | 2004-09-17 | 2006-04-01 | Au Optronics Corp | High aperture panel and method of making the same |
TW200631139A (en) * | 2005-02-16 | 2006-09-01 | Ind Tech Res Inst | Organic semiconductor device with multi-protective layers and the making method |
US20110221475A1 (en) * | 2008-10-31 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
-
2012
- 2012-05-16 TW TW101117421A patent/TWI470809B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200611040A (en) * | 2004-09-17 | 2006-04-01 | Au Optronics Corp | High aperture panel and method of making the same |
TW200631139A (en) * | 2005-02-16 | 2006-09-01 | Ind Tech Res Inst | Organic semiconductor device with multi-protective layers and the making method |
US20110221475A1 (en) * | 2008-10-31 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201327837A (zh) | 2013-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101659054B1 (ko) | 반도체 소자의 제조 방법 | |
KR101273143B1 (ko) | 전계 효과형 트랜지스터의 제조 방법 및 제조 장치 | |
WO2018054122A1 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
US20130122649A1 (en) | Method for manufacturing thin film transistor | |
JP6417125B2 (ja) | 半導体装置 | |
CN102386204A (zh) | 有机发光显示装置及其制造方法 | |
TWI474407B (zh) | A method for manufacturing a transistor, a transistor, and a sputtering target | |
JP2015060996A (ja) | 表示装置及び半導体装置 | |
WO2015043220A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
US8440941B2 (en) | Heat treatment apparatus, heat treatment method and method for manufacturing semiconductor device | |
CN103208526A (zh) | 一种半导体器件及其制造方法 | |
CN104241394A (zh) | 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 | |
JP2006332606A5 (zh) | ||
JP5291105B2 (ja) | 電界効果型トランジスタの製造方法 | |
WO2016026176A1 (zh) | Tft基板的制作方法及其结构 | |
TWI470809B (zh) | 薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐 | |
TWI521716B (zh) | 薄膜電晶體及顯示裝置 | |
CN107799603A (zh) | 薄膜晶体管阵列面板及相关制造方法 | |
WO2017128554A1 (zh) | Tft阵列基板及其制造方法 | |
CN103187415B (zh) | 薄膜晶体管阵列基板及其制造方法与退火炉 | |
TW201515234A (zh) | 主動元件及其製作方法 | |
KR20150056240A (ko) | 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 | |
JP2012186383A (ja) | 薄膜トランジスタの製造方法 | |
TWI500796B (zh) | 鈍化層之製造方法 | |
JP2013235277A (ja) | 表示装置 |