TWI521716B - 薄膜電晶體及顯示裝置 - Google Patents

薄膜電晶體及顯示裝置 Download PDF

Info

Publication number
TWI521716B
TWI521716B TW102109038A TW102109038A TWI521716B TW I521716 B TWI521716 B TW I521716B TW 102109038 A TW102109038 A TW 102109038A TW 102109038 A TW102109038 A TW 102109038A TW I521716 B TWI521716 B TW I521716B
Authority
TW
Taiwan
Prior art keywords
protective film
channel protective
film
semiconductor layer
conductive layer
Prior art date
Application number
TW102109038A
Other languages
English (en)
Other versions
TW201413974A (zh
Inventor
中野慎太郎
三浦健太郎
斉藤信美
坂野竜則
上田知正
山口�一
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201413974A publication Critical patent/TW201413974A/zh
Application granted granted Critical
Publication of TWI521716B publication Critical patent/TWI521716B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體及顯示裝置
此處所述的實施例大致上係有關於薄膜電晶體及顯示裝置。
薄膜電晶體(TFT)被廣泛使用於液晶顯示裝置、有機電致發光(EL)顯示裝置、等等。
用於大型顯示裝置中的非晶矽TFT具有約1cm2/V．s的遷移率、由電漿CVD(化學氣相沈積)所形成、及因而均勻地及不昂貴地形成於大表面積上。
用於小型到中型尺寸的顯示裝置中的低溫多晶矽TFT具有約100cm2/V．s的遷移率以及當長時間操作時具有高可靠度。
近年來，希望具有更高可靠度的TFT。因此，作為TFT的半導體層材料之氧化物半導體正引起注意。
1‧‧‧像素單元
2‧‧‧訊號線驅動單元
3‧‧‧控制線驅動單元
4‧‧‧控制器
11‧‧‧有機EL元件
16‧‧‧像素電極
20‧‧‧基板
20a‧‧‧主表面
21‧‧‧主體
22‧‧‧障壁層
23‧‧‧閘極電極
24‧‧‧閘極絕緣膜
24a‧‧‧主表面
25‧‧‧半導體層
25a‧‧‧第一部份
25b‧‧‧第二部份
25c‧‧‧第三部份
25d‧‧‧第四部份
25e‧‧‧第五部份
25f‧‧‧第六部份
25g‧‧‧第七部份
25t‧‧‧側表面
25X‧‧‧端部
25Y‧‧‧端部
25da‧‧‧部份
25db‧‧‧部份
25ea‧‧‧部份
26‧‧‧通道保護膜
26a‧‧‧第一開口
26b‧‧‧第二開口
27‧‧‧第一導電層
28‧‧‧第二導電層
29‧‧‧鈍化膜
30‧‧‧濾光器
31‧‧‧像素電極
32‧‧‧平坦化膜
32a‧‧‧開口
33‧‧‧有機層
34‧‧‧對立電極
35‧‧‧密封單元
100‧‧‧顯示區
110‧‧‧週邊區
121‧‧‧寫入薄膜電晶體
122‧‧‧驅動薄膜電晶體
123‧‧‧電容器
124‧‧‧電源線
200‧‧‧有機EL顯示裝置
261‧‧‧第一通道保護膜
261a‧‧‧部份
261s‧‧‧側表面
261t‧‧‧側表面
261aT‧‧‧上表面
262‧‧‧第二通道保護膜
262a‧‧‧部份
262p‧‧‧部份
312‧‧‧薄膜電晶體
323‧‧‧閘極電極
324‧‧‧閘極絕緣膜
325‧‧‧通道保護膜
325b‧‧‧第二部份
326‧‧‧通道保護膜
326a‧‧‧開口
326b‧‧‧開口
327‧‧‧第一導電層
328‧‧‧第二導電層
412‧‧‧驅動薄膜電晶體
423‧‧‧閘極電極
424‧‧‧閘極絕緣膜
425‧‧‧半導體層
426‧‧‧通道保護膜
426A‧‧‧第一通道保護膜
426B‧‧‧第二通道保護膜
429‧‧‧鈍化膜
512‧‧‧驅動薄膜電晶體
523‧‧‧閘極電極
524‧‧‧閘極絕緣膜
525‧‧‧半導體層
526‧‧‧通道保護膜
526A‧‧‧第一通道保護膜
526B‧‧‧第二通道保護膜
529‧‧‧鈍化膜
612‧‧‧驅動薄膜電晶體
623‧‧‧閘極電極
624‧‧‧閘極絕緣膜
625‧‧‧半導體層
625a‧‧‧第一部份
625b‧‧‧第二部份
625c‧‧‧第三部份
625d‧‧‧第四部份
625e‧‧‧第五部份
625f‧‧‧第六部份
625g‧‧‧第七部份
625da‧‧‧部份
625db‧‧‧部份
626‧‧‧通道保護膜
626A‧‧‧第一通道保護膜
626B‧‧‧第二通道保護膜
627‧‧‧第一導電層
628‧‧‧第二導電層
629‧‧‧鈍化膜
圖1是平面視圖，顯示根據第一實施例之顯示裝置； 圖2是平面視圖，顯示根據第一實施例之薄膜電晶體；圖3是剖面視圖，顯示根據第一實施例之薄膜電晶體；圖4是另一剖面視圖，顯示根據第一實施例之薄膜電晶體；圖5是部份剖面視圖，顯示根據第一實施例之顯示裝置；圖6是圖形，顯示根據第一實施例之薄膜電晶體的特徵；圖7是平面視圖，顯示根據比較實例之薄膜電晶體；圖8是圖形，顯示根據比較實例之薄膜電晶體的特徵；圖9是剖面視圖，顯示根據第一實施例之第一變型的薄膜電晶體；圖10是剖面視圖，顯示根據第一實施例之第二變型的薄膜電晶體；圖11是平面視圖，顯示根據第二實施例之薄膜電晶體；圖12是剖面視圖，顯示根據第二實施例之薄膜電晶體；圖13A至圖13F是剖面視圖，顯示根據第三實施例之薄膜電晶體的製造方法；圖14A至圖14D是剖面視圖，顯示根據第三實施例 之薄膜電晶體的製造方法；圖15是流程圖，顯示根據第三實施例之顯示裝置的製造方法。
根據一個實施例，顯示裝置包含薄膜電晶體。薄膜電晶體包含閘極絕緣膜、半導體層、閘極電極、第一通道保護膜、第二通道保護膜、第一導電層、第二導電層、及鈍化膜。閘極絕緣膜具有主表面。半導體層係設於主表面的一部份上。半導體層包含第一部份、在與主表面平行的平面中與第一部份分離的第二部份、設在第一部份與第二部份之間的第三部份、設在第一部份與第三部份之間的第四部份、設在第二部份與第三部份之間的第五部份、設在第一部份與第四部份之間的第六部份、以及設在第二部份與第五部份之間的第七部份。閘極絕緣膜係配置在半導體層與閘極電極之間。第一通道保護膜遮蓋半導體層的第三部份。第二通道保護膜遮蓋第五部份、第四部份、及第一通道保護膜的上表面。第一導電層遮蓋第六部份。第二通道保護膜的部份係配置在第一導電層與第四部份之間。第二導電層遮蓋第七部份。第二通道保護膜的一部份係配置在第二導電層與第五部份之間。鈍化膜遮蓋第一部份、第二部份、第一導電層、第二導電層、及第二通道保護膜。鈍化膜包含不小於1.0×1020原子/cm3的氫。
根據一個實施例，薄膜電晶體包含閘極絕緣膜、半導 體層、閘極電極、第一通道保護膜、第二通道保護膜、第一導電層、第二導電層、及鈍化膜。閘極絕緣膜具有主表面。半導體層係設於主表面的一部份上。半導體層包含第一部份、在與主表面平行的平面中與第一部份分離的第二部份、設在第一部份與第二部份之間的第三部份、設在第一部份與第三部份之間的第四部份、設在第二部份與第三部份之間的第五部份、設在第一部份與第四部份之間的第六部份、以及設在第二部份與第五部份之間的第七部份。閘極絕緣膜係配置在半導體層與閘極電極之間。第一通道保護膜遮蓋半導體層的第三部份。第二通道保護膜遮蓋第五部份、第四部份、及第一通道保護膜的上表面。第一導電層遮蓋第六部份。第二通道保護膜的部份係配置在第一導電層與第四部份之間。第二導電層遮蓋第七部份。第二通道保護膜的一部份配置在第二導電層與第五部份之間。鈍化膜遮蓋第一部份、第二部份、第一導電層、第二導電層、及第二通道保護膜。鈍化膜包含不小於1.0×1020原子/cm3的氫。
由於半導體材料具有薄膜電晶體(TFT)中要使用的高可靠度，因此，氧化物半導體正引起注意。舉例而言，例如銦鎵鋅氧化物(In-Ga-Zn-O(於下稱為IGZO))等氧化物半導體引起注意。氧化物半導體藉由例如濺射而在室溫下以膜形式而被均勻地形成於大表面積之上，並且，在可見光區中是透明的。因此，使用此氧化物半導體的TFT被形成於具有低熱穩定的塑膠膜基板上；以及，能夠使用 此TFT以形成可撓顯示裝置。此氧化物半導體具有高場效遷移率，約為非晶矽的場效遷移率的10倍。而且，藉由執行300℃至400℃的氧化物半導體的高溫後置退火，取得BTS(偏壓溫度應力)測試中的高可靠度。因此，由於氧化物半導體具有高均勻性、高場效遷移率、及低製造成本，所以，使用氧化物半導體的TFT是顯示裝置的下一代底板元件之領先的候選元件。
但是，在使用低溫製程以形成使用氧化物半導體的薄膜電晶體之情況中，希望增加可靠度。
現在，將參考附圖，詳細說明本發明的實施例。
圖示是概念圖；以及，部份之間的厚度及寬度之間的關係、部份之間的尺寸的比例、等等不一定與其真實值相同。此外，在不同圖式之間，即使是相同部份，仍不同地顯示尺寸及/或比例。
在申請案的圖式及說明書中，與上述圖式相關說明的組件類似的組件以類似代號標示，並適當省略其詳細說明。
第一實施例
圖1是平面視圖，顯示根據第一實施例之顯示裝置。雖然顯示裝置包含有機EL顯示裝置或是液晶顯示裝置，但是，於此說明主動矩陣有機EL顯示裝置200。有機EL顯示裝置200包含顯示區中以矩陣配置的多個像素單元1。圖1顯示一個放大的像素單元1。有機EL顯示裝置 200包含顯示區100及顯示區100以外的區域之週邊區110，在顯示區100中，配置有多個像素單元1。
訊號線驅動電路2、控制線驅動電路3、及控制器係設在週邊區110中。控制器4係連接至訊號線驅動電路2及控制線驅動電路3。控制器4執行訊號線驅動電路2的操作及控制線驅動電路3的操作之時機。
訊號線驅動電路2及像素單元1由沿著圖式中的行方向設置的多個訊號線D1所連接。控制線驅動電路3及像素單元1由沿著圖式中的列方向設置的多個控制線CL所連接。訊號線驅動電路2經由訊號線DL而供應對應於影像訊號的訊號電壓給像素單元1。控制線驅動電路3經由控制線CL而供應掃描線驅動訊號給像素單元1。
像素單元1包含電容器123、驅動TFT 122、寫入TFT 121、及有機EL元件11，有機EL元件11根據供應的電流而發光。寫入TFT 121及驅動電晶體122是背閘極型TFT。訊號線DL係連接至寫入TFT 121的源極電極；以及，控制線CL係連接至寫入TFT 121的閘極電極。寫入TFT 121的汲極電極係連接至驅動TFT 122的閘極電極。
有機EL元件包含有機EL層、陽極電極、及陰極電極。驅動TFT 122的源極電極係連接至有機EL元件11的陽極電極。電源線124係連接至驅動TFT 122的汲極電極以供應正電源電壓Vdd。電容器123係連接在寫入TFT 121的汲極電極與驅動TFT 122的汲極電極之間。有機EL 元件11的陰極電極的電壓係設定為Vss。舉例而言，寫入TFT 121的配置與驅動TFT 122的配置相同。
現在使用圖2至圖4，說明驅動TFT 122的實例。圖3是剖面視圖，顯示根據第一實施例的驅動TFT。圖3的剖面視圖顯示圖2的A-A剖面。圖4是另一剖面視圖，顯示根據第一實施例之驅動TFT。圖4的剖面視圖顯示圖2的B-B剖面。
驅動TFT 122包含第一導電層27、第二導電層28、閘極電極23、閘極絕緣膜24、半導體層25、通道保護膜26、及鈍化膜29。
閘極電極23係設在基板20的一部份上。舉例而言，閘極電極23包含例如鉬-鎢(MoW)、鉬-鉭(MoTa)、鎢(W)、等等耐火金屬。閘極電極23包含具有被執行防鬚部措施之鋁(Al)主成分的鋁合金；以及，可以使用鋁及耐火金屬的堆疊膜。基板20具有主表面20a(參考圖3)。閘極電極23係設於主表面20a上。將垂直於設有閘極電極23的基板20的主表面20a之方向取為Z方向。將平行於基板20的主表面20a的一方向取為X方向。將平行於基板20的主表面20a及垂直於X方向之方向取為Y方向。基板20、閘極電極23、及閘極絕緣膜24係沿著Z方向而堆疊。
閘極絕緣膜24係設在閘極電極23上。在實例中，閘極絕緣膜24係設在整個基板20之上，並遮蓋閘極電極23。閘極絕緣膜24具有一個主表面24a。該一個主表面 24a係平行於XY平面。舉例而言，閘極絕緣膜24包含絕緣的及透光的材料。閘極絕緣膜24包含絕緣材料。閘極絕緣膜24包含選自氧化矽、氮化矽、氧氮化矽、及氧化鋁的至少其中之一。閘極絕緣膜24包含氧化矽膜(SiOx，其中，x是任何正值)、氮化矽膜(SiNx)、氧氮化矽膜(SiON)、或是鋁膜(Al2O3)。閘極絕緣膜24包含這些膜的堆疊膜。
半導體層25係設在閘極絕緣膜24的一個主表面24a上。閘極絕緣膜24係設在閘極電極23與半導體層25之間，以使閘極電極23與半導體層25絕緣。換言之，閘極電極23與半導體層25相對立，而以閘極絕緣膜24介於其間。舉例而言，半導體層25包含氧化物半導體，氧化物半導體包含選自銦(In)、鎵(Ga)、及鋅(Zn)的至少其中之一。換言之，半導體層25包含例如選自In-Ga-Zn-O氧化物半導體、In-Ga-O氧化物半導體、及In-Zn-O氧化物半導體。氧化物半導體可為非晶狀態或是多晶狀態。在實施例中，使用非晶狀態的氧化物半導體。半導體層25是p型的、n型的、CMOS、等等。舉例而言，半導體層25的膜厚不小於5nm且不大於100nm；以及，較佳的是，半導體層25的膜厚不小於5nm且不大於20nm。考慮電特徵，半導體層25的膜厚為例如約10nm。
當以透射電子顯微鏡(TEM)或是X光繞射(XRD)來加以觀測時，對於包含非晶氧化物半導體的半導體層25並未觀察到表示結晶等等的繞射圖案。以掃描式電子顯微鏡 (SEM)、TEM、等等，觀察半導體層25的膜品質及配置。
半導體層25包含上述的氧化物半導體的微晶係散佈於上述非晶氧化物半導體中的材料。
通道保護膜26係設於半導體層25之上。通道保護膜26係設置成遮蓋半導體層25及閘極絕緣膜24。通道保護膜26包含第一通道保護膜261及第二通道保護膜262。第一通道保護膜261係設置成遮蓋半導體層25及閘極絕緣膜24。第二通道保護膜262係設於第一通道保護膜261上。第一通道保護膜261及第二通道保護膜262保護半導體層25。
第一通道保護膜261及第二通道保護膜262包含選自氧化矽、氮化矽、氧氮化矽、及氧化鋁的至少其中之一。舉例而言，第一通道保護膜261及第二通道保護膜262包含例如氧化矽膜(SiOx，其中，x是任何正值)、氮化矽膜(SiNx)、氧氮化矽膜(SiON)、鋁膜(Al2O3)、等等絕緣材料。舉例而言，第一通道保護膜261包含例如氧化矽等等含有氧的絕緣材料，具有比半導體層25還高的抗酸性。第二通道保護膜262也包含具有比半導體層25還高的抗酸性之氧化矽等等。第二通道保護膜262比第一通道保護膜261具有更高的氧化程度。換言之，第二通道保護膜262比第一通道保護膜261含有更多個氧原子。舉例而言，第二通道保護膜262的氧濃度比第一通道保護膜261的氧濃度更高。舉例而言，第二通道保護膜262之氧原子的數目對矽原好的數目之比例高於第一通道保護膜261之 氧原子的數目對矽原好的數目之比例。
通道保護膜26具有第一開口26a和第二開口26b。舉例而言，第一開口26a和第二開口26b係設置成沿著X方向而彼此相對立。如圖3所示，第一開口26a和第二開口26b使半導體層25的一部份。第一通道保護膜的部份261a以及第二通道保護膜的部份262a在X方向上係設置在第一開口26a與第二開口26b之間。在與第二開口26b相對立的第一開口26a的側上之第一通道保護膜的側表面261s係由第二通道保護膜的部份262a所遮蓋。在與第一開口26a相對立的第二開口26b的側上之第一通道保護膜的側表面261s係由第二通道保護膜的部份262a所遮蓋。
如圖4所示，在Y方向上半導體層25的側表面25t由第一通道保護膜261遮蓋。在Y方向上第一通道保護膜261的側表面261t從第二通道保護膜262曝露出。
第一導電層27係設置在第一開口26a的一部份中。第一導電層27也遮蓋第一開口26a側上的第二通道保護膜的部份262p。第二導電層28係設置在第二開口26b的一部份中。第二導電層28也遮蓋第二開口26b側上的第二通道保護膜的部份262p。第一導電層27與第二導電層28彼此相對立，而以通道保護膜26在X方上予以插入。
第一導電層27係電連接至半導體層25。第二導電層28係電連至半導體層25。舉例而言，第一導電層27及第二導電層28包含鈦(Ti)、Al、Mo、等等。舉例而言，第一導電層27及第二導電層28包括堆疊體，堆疊體包含 選自Ti、Al、及Mo的至少其中之一。第一導電層27及第二導電層28可為銦錫氧化物(ITO)。或者，藉由執行未被通道保護膜26遮蓋的半導體層25的一部份之氬(Ar)電漿處理，第一導電層27及第二導電層28可為具有低電阻的部份。第一導電層27是選自驅動TFT 122的源極電極和汲極電極的其中之一。第二導電層28是選自驅動TFT 122的源極電極和汲極電極中之另一電極。在實施例中，第一導電層27是汲極電極；第二導電層28是源極電極。
第一導電層27、第二導電層28、保護膜26、第一開口26a、及第二開口26b係由鈍化膜29所遮蓋。如圖3所示，在X方向上設置在第一導電層27與第二導電層28之間的第二保護膜的部份262a係由鈍化膜29所遮蓋。如圖4所示，在Y方向上從第二通道保護膜262曝露出的第一通道保護膜261的側表面261t係由鈍化膜29所遮蓋。半導體層25的一部份經過通道保護膜26的開口26a和26b而接觸鈍化膜29。舉例而言，鈍化膜29包含絕緣及透光的材料。舉例而言，鈍化膜29包含選自氧化矽、氮化矽、及氧氮化矽的其中之一。舉例而言，鈍化膜29包含選自氧化矽膜、氮化矽膜、及氧氮化矽膜的其中之一。鈍化膜29包含氫。舉例而言，鈍化膜29含有不小於1.0×1020原子/cm3的氫。
當電壓被施加至閘極電極23時，通道係形成在半導體層25中；並且，電流在第一導電層27與第二導電層 28之間流動。
如圖3所示，半導體層25包含第一部份25a、在X方向上與第一部份25a相對立的第二部份25b、設在第一部份25a與第二部份25b之間的第三部份25c、設在第一部份25a與第三部份25c之間的第四部份25d、設在第二部份25b與第三部份25c之間的第五部份25e、設在第一部份25a與第四部份25d之間的第六部份25f、以及設在第二部份25b與第五部份25e之間的第七部份25g。
第一通道保護膜261遮蓋半導體層25的第三部份25c。第二通道保護膜262遮蓋第一通道保護膜261的上表面261aT、半導體層25的第四部份25d、及半導體層25的第五部份25e。第一導電層27遮蓋第六部份25f，並與半導體層25的第四部份25d相對立而以第二通道保護膜262插入其間。第二導電層28遮蓋第七部份25g，並與半導體層25的第五部份25e相對立而以第二通道保護膜262插入其間。鈍化膜29遮蓋第二通道保護膜262、第二導電層28、第一導電層27、半導體層25的第二部份25b、及半導體層25的第一部份25a。
由氧化物半導體所製成的半導體層25的電阻因遮蓋半導體層25的上表面之膜的氧化程度而改變。當被具有低氧化程度的膜所遮蓋時，半導體層25的電阻降低。另一方面，當被具有高氧化程度的膜所遮蓋時，半導體層25的電阻增加。被第一通道保護膜261所遮蓋的半導體層25的第三部份25c的電阻比被第二通道保護膜262所 遮蓋的第四部份25d和第五部份25e的電阻還低。藉由降低第三部份25c的電阻，增加驅動TFT 122的場效遷移率。
接近第二通道保護膜262的半導體層25的第四部份25d和第五部份25e的部份25da和25ea具有相當高的電阻。一般而言，會有半導體層的一部份的電阻非所需地降低太多且在汲極電極與半導體層的部份相對立而具有低度氧化的通道保護膜插入之情況中不再用作為主動層。但是，在實施例中，作為汲極電極的第一導電層27與半導體層25的第四部份25d相對立，而以具有高度氧化的第二通道保護膜262插入其間。因此，由於接近第二通道保護膜262的第四部份25d的部份25da具有高電阻，所以，此問題不容易發生。
由於半導體層25及鈍化膜29經由開口26a而彼此相接觸，所以，包含在鈍化膜29中的氫容易被擴散至半導體層25中。特別是，在鈍化膜29之內的氫被供應給半導體層25的第四部份25d的情況中，第四部份25d的電阻不容易被降低。
因此，對於半導體層25，與作為汲極電極的第一導電層27相對立而以通道保護膜26插入於其中的第四部份25d的電阻係高於第三部份25c的電阻。特別是，第四部份25d之在第二通道保護膜262側上的部份25da的電阻係高於第四部份25d之在閘極絕緣膜24側上的部份25db的電阻。因此，由於半導體層25之用作為主動層的部份 不短，所以，取得具有所需特徵的驅動TFT 122。
舉例而言，被第二通道保護膜262所遮蓋的半導體層25的第二部份25b在X方向上的長度不大於3μm，且較佳不大於1μm。換言之，沿著連接第一部份與第二部份的方向上之第四部份的長度及第五部份的長度不大於3μm，且較佳不大於1μm。因在X方向上第二部份25b的長度是此長度，第四部份25d的電阻係足夠高的。
第四部份25d之在第二通道保護膜262側上的部份25da的電阻率是不小於1.0×105Ω．cm，且更較佳不小於1.0×107Ω．cm。舉例而言，第四部份25d之在第二通道保護膜262側上的部份25da是設在第二通道保護膜262與閘極絕緣膜24之間的半導體層25的部份的一半，在Z方向上，在第二通道保護膜262與閘極絕緣膜24之間更接近第二通道保護膜262。舉例而言，在Z方向上與第二通道保護膜262的距離不大於半導體層25的厚度的三分之一之位置處的電阻率不小於1.0×105Ω．cm，且更較佳不小於1.0×107Ω．cm。
另一方面，舉例而言，第四部份25d之在閘極絕緣膜24側上的部份25db的電阻率不大於1.0×105Ω．cm，且更較佳不小於1.0×103Ω．cm。舉例而言，第四部份25d之在閘極絕緣膜24側上的部份25db是設在第二通道保護膜262與閘極絕緣膜24之間的半導體層25的部份的一半，在Z方向上，在第二通道保護膜262與閘極絕緣膜24之間更接近閘極絕緣膜24。舉例而言，在Z方向上與 閘極絕緣膜24的距離不大於半導體層25的厚度的三分之一之位置處的電阻率不大於1.0×105Ω．cm，且更較佳不大於1.0×103Ω．cm。
在與連接第一導電層27與第二導電層28之平行於X方向的線段L相垂直的線與半導體層25的端部交會處，半導體層25的端部25X和25Y被第一通道保護膜所遮蓋。當形成鈍化膜29時，因為熱，所以在半導體層25的氧化物半導體內部的氧容易逃脫。在氧從半導體層25逃脫出的驅動TFT中，會有發生漏電流的風險。但是，藉由通道保護膜26所遮蓋的半導體層25的端部25X和25Y及上表面，當形成鈍化膜29時，能夠防止氧從半導體層25逃脫出。
為了防止漏電流，半導體層25的端部25X和25Y的一部份被通道保護膜26所遮蓋，即已足夠；並且，通道保護膜26也能夠具有遮蓋半導體層25的端部25X和25Y的一部份之配置。
雖然，在實施例中的半導體層25具有小於XY平面中閘極電極23之配置，但是，在XY平面中設在第一導電層27與第二導電層28之間的半導體層25的至少一部份與閘極電極23相對立，則已足夠。
現在，使用圖5來說明包含以圖2至圖4所說明的驅動TFT 122之顯示。圖5是部份的剖面視圖，其顯示根據第一實施例之顯示裝置。
顯示裝置200包含基板20、驅動TFT 122、像素電極 16、及有機EL元件11。有機EL元件係由有機層33、像素電極31、及對立電極34所形成。有機EL元件11係藉由驅動TFT 122來予以控制及驅動。
基板20具有主表面20a。基板20包含主體21、及設於主體21上的障壁層22。主表面20a是障壁層22側上的基板20的主表面。舉例而言，主體21包含透光的材料。舉例而言，主體21包含玻璃材料或是樹脂材料。而且，主體21包含可撓材料。舉例而言，主體21包含例如玻璃材料、聚醯亞胺、等等樹脂材料。障壁層22抑制雜質、濕氣、等等的滲透，以保護驅動TFT 122及有機EL元件11。舉例而言，障壁層22包含透光的及可撓的材料。障壁層22是可省略的；以及，基板20形成為雜質、濕氣、等等的滲透在設有閘極電極23的側的主表面20a處受抑制，則已足夠。
圖2至圖4中所述的驅動TFT 122設在基板20的主表面20a上。
在實例中，濾光器30係設在鈍化膜29上。濾光器30具有用於各像素的不同顏色。舉例而言，濾光器30包含紅色、綠色、或藍色的有色樹脂膜(例如，有色光阻)。於需要時，設置濾光器30。濾光器30是可省略的。
像素電極31係設在濾光器30上。像素電極31係電連接至選自第一導電層27及第二導電層28的其中之一。雖然在圖5中未予以顯示出，但是，在實施例中，像素電 極31係電連接至第二導電層28(例如，汲極電極)。在實施例中，像素電極31是陽極電極。舉例而言，像素電極31包含導電的及透光的材料。舉例而言，像素電極31包含ITO(銦錫氧化物)、ITO/Ag/ITO的堆疊結構、ZNO摻雜鋁的AZO、等等。
在鈍化膜29及濾光器30中設置有開口，以使第二導電層28的一部份曝露出。像素電極31的部份16c經由開口而接觸第二導電層28。因此，像素電極31係電連接至第二導電層28。
平坦化膜32係設在像素電極31及濾光器30上。舉例而言，平坦化膜32包含絕緣的材料。舉例而言，平坦化膜32包含有機樹脂材料。開口係設在平坦化膜32中以使像素電極31的一部份曝露出。
有機層33係設在平坦化膜32及開口32a上。有機層33在開口32a處接觸像素電極31。平坦化膜32防止像素電極31及有機層33免於在開口32a以外的區域中彼此相接觸。舉例而言，有機層32包含堆疊體，在堆疊體中，電洞傳輸層、發光層、及電子傳輸層相堆疊。或者，使用電洞注入層取代電洞傳輸層。而且，也可以使用電子注入層來取代電子傳輸層。或者，除了電洞傳輸層之外，有機層33還包含電洞注入層。除了電子傳輸層之外，有機層33還包含電子注入層。
相對立的電極34係設在有機層33上。相對立的電極34包含導電的材料。在實施例中，對立電極34是陰極電 極。舉例而言，對立電極34包含鋁(Al)及/或鎂-銀(MgAg)。舉例而言，對立電極34的膜厚是200nm。
舉例而言，有機EL元件11係由像素電極31、對立電極34、及在設有開口32a的部份處設在像素電極31與對立電極34之間的有機層33所形成。以施加至像素電極31及對立電極34之電壓，光從有機層33發射。從有機層33發射的光通過濾光器30、鈍化膜29、閘極絕緣膜24、及基板20，而發射至外部。換言之，在實施例中，顯示裝置200是底部發光型顯示裝置。
密封單元35係設於對立電極34上。舉例而言，密封單元35包含氧化矽膜、氧氮化矽膜、氮化矽膜、鋁及鉭氧化物膜、等等。
雖然，圖2至圖5中未顯示寫入TFT 121，但是，寫入TFT 121可以由與驅動TFT 122相同的材料及相同的配置所形成。
雖然在實施例中像素電極31是陽極及對立電極34是陰極，但是，像素電極31可以是陰極；並且，對立電極34可以是陽極。雖然各像素單元1具有二個TFT，亦即，寫入TFT 121及驅動TFT 122，但是，各像素單元1至少具有例如圖2至圖4所示的一個TFT，即已足夠。
現在，將使用圖6來說明藉由測量圖2至圖4中所示的驅動TFT 122而取得的特徵。圖6是圖形，顯示根據第一實施例之薄膜電晶體的特徵。水平軸代表施加至閘極電極的電壓Vg(單位為V)；以及，垂直軸代表流經與汲極電 極(第一導電單元27)相對立的半導體層25的區域(汲極區)之電流Id(單位為A)。圖6顯示當施加至汲極電極(第一導電單元27)的電壓Vd是0.1V及15V時電壓Vg與電流Id之間的關係。在電流Id開始流動的臨界電壓對於0.1V及15V的電壓是相同的；以及，當汲極電極的電壓Vd改變時，驅動TFT 122的特徵是穩定的。因此，不論汲極電極的電壓Vd為何，實施例的驅動TFT都具有穩定的臨界電壓。
現在，將使用圖7及圖8來說明實施例的比較實例。圖7是平面視圖，顯示根據比較實例的薄膜電晶體。圖8是圖形，顯示藉由測量根據比較實例的薄膜電晶體而取得的特徵。
在根據比較實例的TFT 312中，形成一種型式的膜作為通道保護膜326。通道保護膜326的整個開口326a由第一導電層327遮蓋；以及，整個開口326b被第二導電層328所遮蓋。因此，半導體層325未接觸鈍化膜329。閘極電極323和閘極絕緣膜324係類似於第一實施例。
在圖8中，水平軸代表施加至閘極電極的電壓Vg(單位為V)；以及，垂直軸代表流經與汲極電極(第一導電層27)相對立的半導體層25的區域(汲極區)之電流Id(單位為A)。圖8顯示當施加至汲極電極(第一導電層27)的電壓Vd是0.1V及15V時電壓Vg與電流Id之間的關係。當電壓Vd是0.1V時的臨界電壓比當電壓Vd是15V時的臨界電壓還高；以及，當汲極電極的電壓Vd改 變時，驅動TFT 312的特徵是不穩定的。因此，根據比較實例的TFT 312，臨界電壓根據汲極電極的電壓Vd而變成不穩定的。
可知，在半導體層包含氧化物半導體的情況中，在TFT的半導體層中容易發生很多缺陷；以及，控制缺陷可導致TFT的更高可靠度。
因辛勤開發使用氧化物半導體之TFT的結果，發明人取得下述知識。亦即，在例如圖7中所示的習知TFT中，在由半導體層325的通道保護膜326遮蓋的介面處，當氧化物半導體的原子之間的鍵是弱的時，導因於汲極電極的電場(第一導電層327)，與汲極電極相對立而以通道保護膜326插入其間的半導體層325的第二部份325b的電阻非所需地降低。在半導體層325的第二部份325b的電阻下降的情況中，通道長度是作為主動層的半導體層25的部份之長度，通道長度非所需地小於設計值。結果，如同比較實例中所示般，臨界電壓會因汲極電極的電壓Vd而非所需地改變；並且，未取得所需的TFT特徵。但是，在第一實施例的TFT 122中，與汲極電極327相對立的半導體層的第四部份25d具有高電阻。因此，第四部份25d不容易具有低電阻及作為主動層。換言之，無論汲極電極的電場強度為何，TFT的臨界電壓都能穩定。
第一實施例的第一變型
圖9是剖面視圖，顯示根據第一實施例之第一變型的 薄膜電晶體。
變型的驅動TFT 412與第一實施例的驅動TFT 122不同之處在於在YZ平面中通道保護膜426的配置不同。通道保護膜426係由第一通道保護膜426A及第二通道保護膜426B所製成。第一通道保護膜426A係設在半導體層425的上表面上。第二通道保護膜426B遮蓋第一通道保護膜426A的上表面、第一通道保護膜426A的側表面、及半導體層425的側表面。換言之，變型的驅動TFT 412與第一實施例的驅動TFT 122不同之處在於在YZ平面中第二通道保護膜426B遮蓋第一通道保護膜426A及半導體層425的側表面。再次說明，在與連接第一導電層與第二導電層之平行於Y方向的線段L相垂直的線與半導體層425的端部交會處，半導體層425的端部被第二通道保護膜426B所遮蓋。也根據變型，當形成鈍化膜429時，能夠防止氧從半導體層425逃脫出。
閘極電極423、閘極絕緣膜424、鈍化膜429、及驅動TFT 412的XZ平面的剖面視圖與第一實施例相同。換言之，類似於第一實施例，第二通道保護膜426B的氧化程度係高於第一通道保護膜426A的氧化程度；並且，鈍化膜429及半導體層425經由通道保護膜426的開口而彼此相接觸。
在變型中，類似於第一實施例，半導體層425的一部份與汲極電極相對立，而以具有高氧化度的第二通道保護膜426B插入其間。因此，接近第二通道保護膜426B的 此部份具有高電阻。由於半導體層425與鈍化膜429經由開口而彼此相接觸，所以，包含在鈍化膜429中的氫容易被擴散至半導體層425中。因此，與汲極電極相對立而以通道保護膜426插入其間的半導體層425的部份具有高電阻。特別是，此部份的通道保護膜426側具有高電阻。因此，由於用作為主動層的半導體層425的部份不短，所以，取得具有所需特徵的驅動TFT 412。
第一實施例的第二變型
圖10是剖面視圖，顯示根據第一實施例之第二變型的薄膜電晶體。
變型的驅動TFT 512與第一實施例的驅動TFT 122不同之處在於在YZ平面中通道保護膜526的配置不同。通道保護膜526係由第一通道保護膜526A及第二通道保護膜526B所製成。第一通道保護膜526A遮蓋半導體層525的上表面及側表面。與第一實施例的驅動TFT 122不同，第二通道保護膜526B遮蓋第一通道保護膜526A的上表面及側表面。再次說明，在與連接第一導電層與第二導電層之平行於Y方向的線段L相垂直的線與半導體層525的端部交會處，半導體層525的端部由第一通道保護膜526A及第二通道保護膜526B遮蓋。也根據變型，當形成鈍化膜529時，能夠防止氧從半導體層525逃脫出。
閘極電極523、閘極絕緣膜524、鈍化膜529、及驅動TFT 512的XZ平面的剖面視圖與第一實施例相同。換 言之，類似於第一實施例，第二通道保護膜526B的氧化程度係高於第一通道保護膜526A的氧化程度；以及，鈍化膜529及半導體層525經由通道保護膜526的開口而彼此相接觸。
在變型中，類似於第一實施例，半導體層525的一部份與汲極電極相對立，而以具有高氧化度的第二通道保護膜526B插入其間。因此，接近第二通道保護膜526B的此部份具有高電阻。由於半導體層525與鈍化膜529經由開口而彼此相接觸，所以，包含在鈍化膜529中的氫容易被擴散至半導體層525中。因此，與汲極電極相對立而以通道保護膜526插入其間的半導體層525的部份具有高電阻。特別是，此部份的通道保護膜526側具有高電阻。因此，由於用作為主動層的半導體層525的部份不短，所以，取得具有所需特徵的驅動TFT 512。
第二實施例
圖11是平面視圖，顯示根據第二實施例之薄膜電晶體。圖12是剖面視圖，顯示根據第二實施例之薄膜電晶體。圖12是沿著圖11的線C-C之剖面視圖。圖11的線D-D剖面視圖與第一實施例的圖4相同。
在實施例的驅動TFT 122中，通道保護膜626的配置與第一實施例的配置不同。換言之，通道保護膜626係僅設於半導體層625的上表面的一部份上。第一通道保護膜626A係設於半導體層625的上表面上的一部份上；以 及，第二通道保護膜626B遮蓋第一通道保護膜626A的上表面及沿著X方向之第一通道保護膜626A的側表面。第二通道保護膜626B比第一通道保護膜626A具有更高的氧化程度。
第一導電層627與第二導電層628在X方向上係彼此對立的。第一導電層627的一部份係電連接至半導體層625。第一導電層627的一個其它部份遮蓋第二通道保護膜626B的一部份。第二導電層628的一部份係電連接至半導體層625。第二導電層628的一個其它部份遮蓋第二通道保護膜626B的一部份。
第一導電層627、第二導電層628、通道保護膜626、及半導體層625被鈍化膜629所遮蓋。半導體層625接觸在X方向上第一導電層627及第二導電層628外面的鈍化膜629。鈍化膜629包含氫。舉例而言，鈍化膜629含有不小於1.0×1020原子/cm3的氫。
閘極電極623、閘極絕緣膜624、及半導體層625係類似於第一實施例。
半導體層625包含第一部份625a、在X方向上與第一部份625a相對立的第二部份625b、設在第一部份625a與第二部份625b之間的第三部份625c、設在第一部份625a與第三部份625c之間的第四部份625d、設在第二部份625b與第三部份625c之間的第五部份625e、設在第一部份625a與第四部份625d之間的第六部份625f、以及設在第二部份625b與第五部份625e之間的第七部份 625g。
第一通道保護膜626A遮蓋半導體層625的第三部份625c。第二通道保護膜626B遮蓋第一通道保護膜626A的上表面261、半導體層625的第四部份625d、及半導體層625的第五部份625e。第一導電層627遮蓋第六部份625f，並與半導體層625的第四部份625d相對立而以第二通道保護膜626B插入其間。第二導電層628遮蓋第七部份625g，並與半導體層625的第五部份625e相對立而以第二通道保護膜626B插入其間。鈍化膜629遮蓋第二通道保護膜626B、第二導電層628、第一導電層627、半導體層625的第二部份625b、及半導體層625的第一部份625a。鈍化膜629含有不小於1.0×1020原子/cm3的氫。
舉例而言，半導體層25之被第二通道保護膜262所遮蓋的第二部份25b在X方向上的長度不大於3μm，且較佳不大於1μm。因第二部份25b之在X方向上的長度是此長度，第四部份25d的電阻係足夠高的。
第四部份625d之在第二通道保護膜626B側上的部份625da的電阻率是不小於1.0×105Ω．cm，且更較佳不小於1.0×107Ω．cm。另一方面，舉例而言，第四部份625d之在閘極絕緣膜24側上的部份625db的電阻率係不大於1.0×105Ω．cm，且更較佳不大於1.0×103Ω．cm。
舉例而言，半導體層625之被第二通道保護膜626B 所遮蓋的第二部份625b在X方向上的長度不大於3μm，且更較佳不大於1μm。因第二部份625b之在X方向上的長度是此長度，第四部份625d的電阻足夠高。
也在實施例中，與用作為汲極電極的第一導電層627相對立而以通道保護膜626插入其間的半導體層625的第四部份625d的電阻比半導體層625的第三部份625c的電阻還高。特別是，第四部份625d之在第二通道保護膜626B側上的部份625da的電阻比第四部份625d之在閘極絕緣膜24側上的部份625db的電阻還高。因此，由於用作為主動層的半導體層625的部份不短，所以，取得具有所需特徵的驅動TFT 612。
第三實施例
在實施例中，將說明根據第一實施例之薄膜電晶體及顯示裝置的製造方法的實例。圖13A至圖13F是剖面視圖，顯示根據第三實施例之薄膜電晶體的製造方法。圖14A至圖14D是剖面視圖，顯示從根據第三實施例之薄膜電晶體的圖13F繼續的製造方法。
首先，製備包含主體21及設於主體21上的障壁層22之基板20(圖13A)。然後，在設有障壁層22的基板20的主表面20a的一部份上形成閘極電極23(圖13B)。錐度較佳的是約為10°至40°，更較佳地約30°，錐度是閘極電極23的側表面與基板20的主表面20a之間的角度。藉由形成在此範圍內的錐度，能夠抑制漏電流的 發生。錐度是平行於一個主表面24a的平面與未平行於閘極絕緣膜24的一個主表面24a之閘極電極23的側表面之間的角度。
然後，形成閘極絕緣膜24以遮蓋閘極電極23及基板20(圖13C)。繼續，半導體層25係形成為與閘極電極23相對立而以閘極絕緣膜24插入其間(圖13D)。較佳的是，當投射至XY平面上時半導體層25在閘極電極23之內。而且，較佳的是，半導體層25的側表面具有錐度。換言之，較佳的是，相對於基板20的主表面20a為傾斜的。因此，能夠抑制因電場集中而發生在半導體層25的側表面之電特徵的凸起。
在半導體層25的上表面上及在閘極絕緣膜24上，形成通道保護膜26。具體而言，第一通道保護膜261係形成為遮蓋半導體層25和閘極絕緣膜24(圖13E)。然後，在第一通道保護膜261中製造二開口261A及261B(圖13F)。繼續，在比第一通道保護膜261更過氧化氫之條件下，形成第二通道保護膜262以遮蓋第一通道保護膜261(圖14A)。
如上所述，在使用InGaZnO膜作為半導體層之TFT 122中，根據形成於InGaZnO膜上的第一通道保護膜261的膜形成條件，特徵大幅波動。舉例而言，在第一通道保護膜261及第二通道保護膜262A是由使用SiH4．N2O氣體之PECVD所形成的SiO2的情況中，藉由降低包含Si的材料源氣體的流量比，降低膜形成速率、或是降低膜形 成溫度，第二通道保護膜262是比第一通道保護膜261具有更高的氧化度。高氧化度意指氧及矽之元素比例O/Si是高的。
接著，在對應於第一通道保護膜261的二個開口261A及261B的位置處，製造第一開口26a及第二開口26b(圖14B)。較佳的是，在形成通道保護膜26之後，執行退火。藉由退火，降低半導體層25與通道保護膜26的介面的缺陷。在設置第一開口26a及第二開口26b之前或之後，執行退火。較佳的是，退火溫度是200℃至400℃，並且，更較佳的是250℃至350℃。較佳的是，退火氛圍是惰性氣體氛圍。
然後，形成第一導電層27以遮蓋第一開口26a的一部份及第二通道保護膜262的一部份。形成第二導電層28以遮蓋第二開口26b的一部份及第二通道保護膜262的一部份(圖14C)。
繼續，形成鈍化膜29以遮蓋從第一導電層27、第二導電層28、第二通道保護膜262、第一開口26a、及第二開口26b曝露出的半導體層25(圖14D)。
因此，形成驅動TFT 122。
圖15是流程圖，顯示根據第三實施例之顯示裝置的製造方法。在製造顯示裝置時，製備基板20(S711)。然後，如上所述，在基板20上形成TFT(S712)。繼續，形成濾光器(S713)。此製程是可省略的。然後，形成有機EL元件11(S74)。繼續，形成密封單元35(S75)。因此， 形成顯示裝置。
在實施例中取得的驅動TFT 122中，與作為汲極電極的第一導電層27相對立而以通道保護膜26插入其間的半導體層25的第四部份25d的電阻比第三部份25c的電阻還高。特別是，第四部份25d之在第二通道保護膜26B側上的部份25da的電阻比第四部份25d之在閘極絕緣膜24側上的部份25db的電阻還高。因此，由於用作為主動層的半導體層25的部份不短，所以，取得具有所需特徵的驅動TFT 122及顯示裝置。
在上述中，參考特定實例，說明本發明的舉例說明的實施例。但是，本發明的實施例不限於這些特定實例。組件的特定配置可由習於此技藝者從公眾熟知的技藝中適當地選取，且這些配置只要也實施本發明及取得類似功效，則它們是包含在本發明的範圍之內。
此外，在技術可行性的程度之內任何二或更多個特定組件可以相結合且在包含本發明的支持之程度上是包含在本發明的範圍中。
此外，在包含本發明的精神之程度上，根據上述本發明的實施例之薄膜電晶體及顯示裝置，可由習於此技藝者以適當的設計修改而實施的所有薄膜電晶體及顯示裝置也是在本發明的範圍之內。
在本發明的精神之內，習於此技藝者可思及各式各樣的其它變型及修改，並且，須瞭解，這些變型及修改也包含在本發明的範圍之內。
雖然已說明某些實施例，但是，這些實施例僅以舉例方式說明，而非要限定本發明的範圍。事實上，此處所述的新穎實施例可以用各式各樣的其它形式具體實施例；此外，在不悖離本發明的精神之下，可以對此處所述的實施例的形成作不同的省略、替代及改變。後附的申請專利範圍及其均等範圍是要涵蓋落在本發明的範圍及精神之內的這些形式或修改。
1‧‧‧像素單元
2‧‧‧訊號線驅動單元
3‧‧‧控制線驅動單元
4‧‧‧控制器
11‧‧‧有機EL元件
100‧‧‧顯示區
110‧‧‧週邊區
121‧‧‧寫入薄膜電晶體
122‧‧‧驅動薄膜電晶體
123‧‧‧電容器
124‧‧‧電源線
200‧‧‧有機EL顯示裝置
CL‧‧‧控制線
DL‧‧‧訊號線

Claims (18)

  1. 一種顯示裝置，包括薄膜電晶體，該薄膜電晶體包含：閘極絕緣膜，具有主表面；半導體層，係在該主表面的一部份上，該半導體層包含：第一部份，第二部份，在與該主表面平行的平面中與該第一部份分離，第三部份，係在該第一部份與該第二部份之間，第四部份，係在該第一部份與該第三部份之間，第五部份，係在該第二部份與該第三部份之間，第六部份，係在該第一部份與該第四部份之間，以及第七部份，係在該第二部份與該第五部份之間；閘極電極，該閘極絕緣膜係配置在該半導體層與該閘極電極之間；第一通道保護膜，遮蓋該半導體層的該第三部份；第二通道保護膜，遮蓋該第五部份、該第四部份、及該第一通道保護膜的上表面；第一導電層，遮蓋該第六部份，該第二通道保護膜的一部份係配置在該第一導電層與該第四部份之間；第二導電層，遮蓋該第七部份，該第二通道保護膜的一部份係配置在該第二導電層與該第五部份之間；以及 鈍化膜，遮蓋該第一部份、該第二部份、該第一導電層、該第二導電層、及該第二通道保護膜，該鈍化膜物理性地接觸該第一部份及該第二部份，並且該鈍化膜包含不小於1.0×1020原子/cm3的氫，其中，該第四部份包含在該第二通道保護膜的側上的一部份，以及該第四部份之在該通道保護膜的該側上的該部份的電阻率係不小於1.0×105Ω．cm。
  2. 如申請專利範圍第1項之裝置，其中，沿著連接該第一部份與該第二部份的方向之該第四部份的長度係不大於3μm，並且，沿著該連接方向的該第五部份的長度係不大於3μm。
  3. 如申請專利範圍第1項之裝置，其中，該第四部份包含在該閘極絕緣膜的側上的一部份，以及該第四部份之在該閘極絕緣膜的該側上的該部份的電阻率係不大於1.0×105Ω．cm。
  4. 如申請專利範圍第1項之裝置，其中，該半導體層包含端部，垂直於連接該第一導電層與該第二導電層的線段之直線與該端部交會，以及該端部的至少一部份被該第一通道保護膜所遮蓋。
  5. 如申請專利範圍第1項之裝置，其中，該半導體層包含端部，垂直於連接該第一導電層與該第二導電層的線段之直線與該端部交會，以及該端部的至少一部份被該第二通道保護膜所遮蓋。
  6. 如申請專利範圍第1項之裝置，其中，該第二通道保護膜的氧濃度係高於該第一通道保護膜的氧濃度。
  7. 如申請專利範圍第1項之裝置，其中，該第二通道保護膜的氧原子的數目相對於矽原子的數目之比例係高於該第一通道保護膜的氧原子的數目相對於矽原子的數目之比例。
  8. 如申請專利範圍第1項之裝置，其中，該閘極絕緣膜包含選自含有氧化矽、氮化矽、氧氮化矽、及氧化鋁的群組的至少其中之一。
  9. 如申請專利範圍第1項之裝置，其中，該半導體層包含氧化物，該氧化物包括選自含有銦、鎵、及鋅的群組的至少其中之一。
  10. 如申請專利範圍第1項之裝置，其中，該半導體層包含非晶狀態的一部份。
  11. 如申請專利範圍第1項之裝置，其中，選自該第一通道保護膜及該第二通道保護膜的至少其中之一包含選自含有氧化矽、氮化矽、氧氮化矽、及氧化鋁的群組的至少其中之一。
  12. 如申請專利範圍第1項之裝置，其中，該鈍化膜 包含選自含有氧化矽、氮化矽、及氧氮化矽的群組的其中之一。
  13. 如申請專利範圍第1項之裝置，其中，在該平面與未與該平面平行的該閘極電極的側表面之間的角度係不小於10度且不大於40度。
  14. 一種薄膜電晶體，包括：閘極絕緣膜，具有一個主表面；半導體層，係在該主表面的一部份上，該半導體層包含：第一部份，第二部份，在與該主表面平行的平面中與該第一部份分離，第三部份，係在該第一部份與該第二部份之間，第四部份，係在該第一部份與該第三部份之間，第五部份，係在該第二部份與該第三部份之間，第六部份，係在該第一部份與該第四部份之間，以及第七部份，係在該第二部份與該第五部份之間；閘極電極，該閘極絕緣膜係配置在該半導體層與該閘極電極之間；第一通道保護膜，遮蓋該半導體層的該第三部份；第二通道保護膜，遮蓋該第五部份、該第四部份、及該第一通道保護膜的上表面；第一導電層，遮蓋該第六部份，該第二通道保護膜的 一部份係配置在該第一導電層與該第四部份之間；第二導電層，遮蓋該第七部份，該第二通道保護膜的一部份係配置在該第二導電層與該第五部份之間；以及鈍化膜，遮蓋該第一部份、該第二部份、該第一導電層、該第二導電層、及該第二通道保護膜，該鈍化膜物理性地接觸該第一部份及該第二部份，並且該鈍化膜包含不小於1.0×1020原子/cm3的氫，其中，該第四部份包含在該第二通道保護膜的側上的一部份，以及該第四部份之在該第二通道保護膜的該側上的該部份的電阻率係不小於1.0×105Ω．cm。
  15. 如申請專利範圍第14項之電晶體，其中，沿著連接該半導體層的該第一部份與該第二部份的方向之該第四部份的長度係不小於1μm，並且，沿著該連接方向的該第五部份的長度係不小於1μm。
  16. 如申請專利範圍第14項之電晶體，其中，該第四部份包含在該閘極絕緣膜的側上的一部份，以及該第四部份之在該閘極絕緣膜的該側上的該部份的電阻率係不大於1.0×105Ω．cm。
  17. 如申請專利範圍第14項之電晶體，其中，該第二通道保護膜的氧濃度係高於該第一通道保護膜的氧濃 度。
  18. 如申請專利範圍第14項之電晶體，其中，該半導體層包含氧化物，該氧化物包括選自含有銦、鎵、及鋅的群組的至少其中之一。
TW102109038A 2012-09-26 2013-03-14 薄膜電晶體及顯示裝置 TWI521716B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012213081A JP5779161B2 (ja) 2012-09-26 2012-09-26 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
TW201413974A TW201413974A (zh) 2014-04-01
TWI521716B true TWI521716B (zh) 2016-02-11

Family

ID=50318805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109038A TWI521716B (zh) 2012-09-26 2013-03-14 薄膜電晶體及顯示裝置

Country Status (5)

Country Link
US (1) US8994020B2 (zh)
JP (1) JP5779161B2 (zh)
KR (1) KR101385913B1 (zh)
CN (1) CN103681872A (zh)
TW (1) TWI521716B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552319B (zh) * 2014-05-23 2016-10-01 友達光電股份有限公司 顯示裝置
KR102237834B1 (ko) * 2014-10-31 2021-04-12 엘지디스플레이 주식회사 캡핑층을 구비한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR102435156B1 (ko) 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
WO2018163946A1 (ja) * 2017-03-06 2018-09-13 シャープ株式会社 半導体装置および表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
CN101336485B (zh) 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5384088B2 (ja) 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011077607A1 (ja) * 2009-12-21 2011-06-30 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2014067920A (ja) 2014-04-17
JP5779161B2 (ja) 2015-09-16
US8994020B2 (en) 2015-03-31
TW201413974A (zh) 2014-04-01
US20140084284A1 (en) 2014-03-27
KR20140040606A (ko) 2014-04-03
KR101385913B1 (ko) 2014-04-15
CN103681872A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI406418B (zh) 薄膜電晶體及其製造方法
US9276120B2 (en) Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
US8378351B2 (en) Thin film transistor, display device, and electronic unit
US8841666B2 (en) Display device
JP6108898B2 (ja) 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWI535034B (zh) 畫素結構及其製作方法
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
US8933444B2 (en) Display device
US20120001167A1 (en) Thin film transistor and display device
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
TWI521716B (zh) 薄膜電晶體及顯示裝置
WO2017018271A1 (ja) 半導体装置およびその製造方法
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
US10347770B2 (en) Semiconductor device and method of producing the same
JP6311900B2 (ja) 薄膜トランジスタ基板の製造方法
US20160155848A1 (en) Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus
JP2021068866A (ja) 酸化物半導体装置およびその製造方法
JP7492410B2 (ja) 画素回路及びその製造方法
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees