CN103187415B - 薄膜晶体管阵列基板及其制造方法与退火炉 - Google Patents

薄膜晶体管阵列基板及其制造方法与退火炉 Download PDF

Info

Publication number
CN103187415B
CN103187415B CN201210359964.6A CN201210359964A CN103187415B CN 103187415 B CN103187415 B CN 103187415B CN 201210359964 A CN201210359964 A CN 201210359964A CN 103187415 B CN103187415 B CN 103187415B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
source
film transistor
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210359964.6A
Other languages
English (en)
Other versions
CN103187415A (zh
Inventor
蓝纬洲
辛哲宏
吴幸怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW101117421A external-priority patent/TWI470809B/zh
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Publication of CN103187415A publication Critical patent/CN103187415A/zh
Application granted granted Critical
Publication of CN103187415B publication Critical patent/CN103187415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

本发明揭露一种薄膜晶体管阵列基板及其制造方法与使用在其制造方法的退火炉。薄膜晶体管阵列基板包含基底、栅极层、绝缘层、氧化物半导体层、源极/漏极层、有机压克力系光阻、保护层以及导电层。栅极层是形成于基底上。绝缘层是形成于栅极层及基底上。氧化物半导体层形成于绝缘层上。源极/漏极层是形成于绝缘层及氧化物半导体层上，源极/漏极层形成有间隙，氧化物半导体层自间隙露出。有机压克力系光阻是覆盖于源极/漏极层上。保护层是形成于基底、氧化物半导体层及有机压克力系光阻上。导电层设置于保护层或有机压克力系光阻上且连接至源极/漏极层或栅极层。

Description

薄膜晶体管阵列基板及其制造方法与退火炉
技术领域
本发明是有关于一种薄膜晶体管阵列基板，特别是一种显示器的薄膜晶体管阵列基板。
背景技术
近年来，已积极发展使用含铟、镓、锌、及氧的透明非晶氧化物半导体膜当作通道层的薄膜晶体管(Film Transistor，TFT)。
在半导体制程中，因半导体掺入杂质如硼、磷或砷等时会产生大量空位，使原子排列混乱，导致半导体材料性质剧变，因此需要退火来恢复晶体的结构和消除缺陷，也有利把间隙式位置的杂质原子通过退火而让它们进入置换式位置。在含氧环境中进行退火制程已经是使用含铟、镓、锌、及氧的透明非晶氧化物作为半导体的薄膜晶体管结构必须的制程，主要目的为修复因制程中含铟、镓、锌、及氧的透明非晶氧化物失去氧所产生临界电压飘移（V-TH shift）问题。
但若使用有机保护层作为钝化层时，在含氧环境中进行退火制程会因有机保护层无法耐高温，因此会同时造成漏极/源极金属的氧化，因而造成导线阻抗升高，甚至线阻抗不均的问题。
另外使用高浓度的氧气做为退火制程所需的反应气体，由于在高温下使用高氧浓度有可能会造成剧烈的氧化现象，例如燃烧甚至爆炸。因此在退火炉设备的设计上必须有更进一步的安全设计避免问题的发生。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管阵列基板及其制造方法与使用在其制造方法的退火炉用以解决先前技术所造成的问题。
本发明的一技术方案为一种薄膜晶体管阵列基板。
根据本发明一实施方式，一种薄膜晶体管阵列基板包含基底、栅极层、绝缘层、氧化物半导体层、源极/漏极层、有机压克力系光阻、保护层以及导电层。栅极层是形成于基底上。绝缘层是形成于栅极层及基底上。氧化物半导体层形成于绝缘层上。源极/漏极层是设置于绝缘层及氧化物半导体层上，源极/漏极层形成有间隙，氧化物半导体层自间隙露出。有机压克力系光阻是覆盖于源极/漏极层上。保护层是形成于基底、氧化物半导体层及有机压克力系光阻上。导电层设置于保护层或有机压克力系光阻上且连接至源极/漏极层或栅极层。
在本发明一实施方式中，其中氧化物半导体层包含非晶氧化物，非晶氧化物包括铟、锌、及镓。
在本发明一实施方式中，其中导电层的材料包含铟锡氧化物。
在本发明一实施方式中，其中保护层为有机保护层。
本发明的另一技术方案为一种薄膜晶体管阵列基板的制造方法。
根据本发明另一实施方式，一种薄膜晶体管阵列基板的制造方法包含下列步骤：
（a）提供一基底；
（b）依序形成栅极层覆盖于基底上、形成绝缘层同时覆盖于基底与栅极层上、形成氧化物半导体层覆盖于绝缘层上；
（c）在氧化物半导体层与绝缘层上同时形成源极/漏极层，其中源极/漏极层形成有间隙，使氧化物半导体层自间隙露出；
（d）形成有机压克力系光阻覆盖于源极/漏极层上，通过在含有固定浓度的氧的环境中，对氧化物半导体层进行退火处理；
（e）对氧化物半导体层进行退火处理后，形成保护层于基底、氧化物半导体层及有机压克力系光阻上；以及
（f）对保护层及有机压克力系光阻进行蚀刻制程，在蚀刻制程完成后的保护层或有机压克力系光阻上形成导电层且使导电层连接至源极/漏极层或栅极层。
在本发明另一实施方式中，其中蚀刻制程是干式蚀刻制程。
在本发明另一实施方式中，其中干式蚀刻制程是等离子蚀刻制程。
在本发明另一实施方式中，其中氧化物半导体层包含非晶氧化物，非晶氧化物包括铟、锌及镓。
在本发明另一实施方式中，其中导电层的材料包含铟锡氧化物。
在本发明另一实施方式中，其中保护层为有机保护层。
本发明的再一技术方案为一种用于前述的薄膜晶体管阵列基板的制造方法中步骤(d)的退火炉。
根据本发明再一实施方式，一种用于前述的薄膜晶体管阵列基板的制造方法中步骤(d)的退火炉包含第一腔体、第二腔体、第一气室、第二气室、第一气道、第二气道、警示控制装置以及气压控制装置。第二腔体是包覆第一腔体。第一气室内填充氧气且第二气室内填充惰性气体。第一气道分别连接第一气室与第一腔体用以将氧气自第一气室传送至第一腔体。第二气道一端与第二气室连接，第二气道的相对另一端延伸第一分支部与第二分支部，第一分支部连接第一腔体且第二分支部连接第二腔体用以将惰性气体自第二气室分别传送至第二腔体与第一腔体。警示控制装置包含气体侦测装置、警示装置以及气流控制阀。气体侦测装置是设置于第一腔体内，用以侦测第一腔体内的氧气与惰性气体的浓度比例。警示装置是与气体侦测装置连接用以发出警示信号。数个气流控制阀是设置在第二气道的第一分支部与第一气道上并连接气体侦测装置及警示装置，用以控制氧气与惰性气体进入第一腔体的流量。气压控制装置是分别连接第一腔体与第二腔体，用以控制第一腔体与第二腔体内部的气体压力。
在本发明另一实施方式中，进一步包含主气道，是将第二气道的第一支部与第一气道汇整成一而进入该第一腔体。
在本发明上述实施方式中，由于采用有机压克力系光阻作为退火制程时源极/漏极层的氧化屏障，由于有机压克力系光阻可承受退火制程时的温度故可保护源极/漏极层而可避免源极/漏极层的氧化，因而造成导线阻抗升高，甚至线阻抗不均的问题。另外，退火炉可在退火处理中，利用警示控制装置调整最佳氧浓度与防止氧化反应外扩的发生。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是本发明一实施方式的薄膜晶体管阵列基板的剖面示意图；
图2A至图2C绘示根据本发明另一实施方式薄膜晶体管阵列基板的制造方法的剖面示意图；
图3是绘示依照本发明再一实施方式的一种使用在膜晶体管阵列基板制造方法中退火处理的退火炉的结构示意图。
【主要元件符号说明】
100：阵列基板            230：第一气室
110：基底                240：第二气室
120：栅极层              250：第一气道
130：绝缘层              260：第二气道
140：氧化物半导体层      262：第一分支部
150：源极/漏极层         264：第二分支部
152：间隙                270：警示控制装置
160：有机压克力系光阻    272：气体侦测装置
170：保护层              274：警示装置
180：导电层              276：气流控制阀
200：退火炉              280：气压控制装置
210：第一腔体            290：主气道
220：第二腔体
具体实施方式
以下将以附图及详细说明清楚说明本发明的精神，如熟悉此技术的人员在了解本发明的实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。
请参阅图1，其绘示本发明一实施方式的薄膜晶体管阵列基板100的剖面示意图。如图1所示，薄膜晶体管阵列基板100包含基底110、栅极层120、绝缘层130、氧化物半导体层140、源极/漏极层150、有机压克力系光阻160、保护层170以及导电层180。
栅极层120是形成于基底110上。在本实施例中，基底110可使用树脂基底、有机聚合物基底或是玻璃基底。绝缘层130是形成于栅极层120及基底110上。氧化物半导体层140形成于绝缘层130上，其中氧化物半导体层140包括一非晶氧化物。在其他实施例的非晶氧化物也可为铟、锌及锡共同组成的非晶氧化物。
源极/漏极层150是设置于绝缘层130及氧化物半导体层140上，源极/漏极层150形成有间隙152，氧化物半导体层140自间隙152露出。有机压克力系光阻160是覆盖于源极/漏极层150上。
保护层170形成于基底110、氧化物半导体层140及有机压克力系光阻160上。在本实施例中，保护层170为有机保护层。利用干式蚀刻图型化保护层170之后，形成导电层180，其中导电层180可为铟锡氧化物。导电层180设置于保护层170或有机压克力系光阻160上且连接至源极/漏极层150或连接至栅极层120。
图2A至图2C绘示根据本发明另一实施方式薄膜晶体管阵列基板100的制造方法的剖面示意图。
图2A绘示栅极层120覆盖于基底110上并形成绝缘层130同时覆盖于基底110与栅极层120上，再而形成氧化物半导体层140覆盖于绝缘层130上。在本实施例中，基底110可为树脂基底、有机聚合物基底或是玻璃基底，氧化物半导体层140包括一非晶氧化物。在其他实施例中，此非晶氧化物也可为铟、锌及镓的共同组合物。
在氧化物半导体层140与绝缘层130上同时形成源极/漏极层150，其中源极/漏极层150形成有间隙152，使氧化物半导体层140自间隙152露出。
之后，形成有机压克力系光阻160覆盖于源极/漏极层150上，并通过在含有固定浓度的氧的环境中，对氧化物半导体层140进行退火处理。通常是在300℃到500℃下，于一填充惰性气体与氧气的退火炉中执行退火处理，通过此退火处理，可使本实施例所述的氧化物半导体层140中发生原子级的重排，以解决氧化物半导体层140失去氧而造成临界电压飘移的问题。此外，因有机压克力系光阻160具有可承受高温的特性，故在退火处理中，源极/漏极层150因被有机压克力系光阻160所覆盖，可避免因源极/漏极层150的氧化，而造成导线阻抗升高，甚至线阻抗不均的问题。
图2B绘示在氧化物半导体层进行退火处理后，溅镀一层保护层170于基底110、氧化物半导体层140及有机压克力系光阻160上，此保护层170可以为有机保护层，用以当作进行蚀刻制程时的停止层。在本实施例中未移除有机压克力系光阻160，在其他实施例时，也可视需要在进行退火处理后移除有机压克力系光阻160。
图2C绘示在保护层170及有机压克力系光阻160上进行蚀刻制程，并在蚀刻制程完成后，于保护层170或有机压克力系光阻160上形成导电层180。其中，导电层180以真空溅镀方式直接附着于保护层170上并连接至源极/漏极层150或栅极层120，本实施例中，导电层180可为铟锡氧化物，可用来传送电性信号。此外，蚀刻制程可为干式蚀刻制程，进一步叙述此干式蚀刻制程为等离子蚀刻制程，然而在其他实施例中，也可以为其他方式的蚀刻制程。
因此，借以图2A至图2C的步骤方法，可制成如图1所述的薄膜晶体管阵列基板100。
图3是绘示依照本发明再一实施方式的一种使用在前述的薄膜晶体管阵列基板的制造方法中退火处理的退火炉200包含第一腔体210、第二腔体220、第一气室230、第二气室240、第一气道250、第二气道260、警示控制装置270以及气压控制装置280。
第二腔体220是包覆第一腔体210。第一气室230内填充氧气且第二气室240内填充惰性气体，在其他实施例中，所填充的惰性气体可为氮气。第一气道250分别连接第一气室230与第一腔体210用以将氧气自第一气室230传送至第一腔体210。第二气道260一端与第二气室240连接，第二气道260的相对另一端延伸第一分支部262与第二分支部264，第一分支部262连接第一腔体210且第二分支部264连接第二腔体220用以将惰性气体自第二气室240分别传送至第二腔体220与第一腔体210。第二腔体220填充惰性气体可防止第一腔体210内的氧气外扩产生爆炸的危险。
警示控制装置270包含气体侦测装置272、警示装置274以及气流控制阀276。气体侦测装置272是设置于第一腔体210内，用以侦测第一腔体210内的氧气与惰性气体的浓度比例。警示装置274是与气体侦测装置272连接用以发出警示信号。数个气流控制阀276是设置在第二气道260的第一分支部262与第一气道250上并连接气体侦测装置272及警示装置274，用以控制氧气与惰性气体进入第一腔体210的流量，可因此保持在退火处理时的最佳的氧浓度。在本实施例中，第二气道260的第一支部可与第一气道250汇整成一主气道290而进入第一腔体210。
气压控制装置280是分别连接第一腔体210与第二腔体220，用以控制第一腔体210与第二腔体220内部的气体压力，当第一腔体210或第二腔体220内的气压过大时，气压控制装置280可侦测其气压后，并进行排气动作借以降低而保持第一腔体210与第二腔体220内部的稳定的气体压力。
由上述本发明实施方式可知，本发明实施方式具有下列优点。
（1）本发明实施方式采用有机压克力系光阻作为退火制程时的源极/漏极层的氧化屏障，由于有机压克力系光阻可承受高温，故在退火制程的环境下，可保护源极/漏极层，避免因源极/漏极层的氧化，而造成导线阻抗升高，甚至线阻抗不均的问题。
（2）本发明实施方式的退火炉可在退火制程处理中利用警示控制装置来调整退火炉内的最佳氧浓度与防止因氧化反应外扩而产生气爆的发生。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，包含：
一基底；
一栅极层，形成于该基底上；
一绝缘层，形成于该栅极层及该基底上；
一氧化物半导体层，形成于该绝缘层上；
一源极/漏极层，设置于该绝缘层及该氧化物半导体层上，该源极/漏极层形成有一间隙，该氧化物半导体层自该间隙露出；
一有机压克力系光阻层，只覆盖于该源极/漏极层上，使该有机压克力系光阻层与该源极/漏极层的位置对应；
一保护层，形成于该基底、该氧化物半导体层及该光阻层上；以及
一导电层，设置于该保护层或该光阻层上且连接至该源极/漏极层或该栅极层。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，该氧化物半导体层包含一非晶氧化物，该非晶氧化物包括铟、锌、及镓。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，该导电层的材料包含铟锡氧化物。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，该保护层为一有机保护层。
5.一种薄膜晶体管阵列基板的制造方法，其特征在于，包含：
(a)提供一基底；
(b)依序形成一栅极层覆盖于该基底上、形成一绝缘层同时覆盖于该基底与该栅极层上、形成一氧化物半导体层覆盖于该绝缘层上；
(c)在该氧化物半导体层与该绝缘层上同时形成一源极/漏极层，其特征在于，该源极/漏极层形成有一间隙，使该氧化物半导体层自该间隙露出；
(d)形成一有机压克力系光阻只覆盖于该源极/漏极层上，使该有机压克力系光阻与该源极/漏极层的位置对应，并在含有固定浓度的氧的环境中，对该氧化物半导体层进行退火处理；
(e)对该氧化物半导体层进行退火处理后，形成一保护层于该基底、该氧化物半导体层及该有机压克力系光阻上；以及
(f)对该保护层及该有机压克力系光阻进行蚀刻制程，在蚀刻制程完成后的该保护层或该有机压克力系光阻上形成一导电层且使该导电层连接至该源极/漏极层或该栅极层。
6.根据权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于，该蚀刻制程是一干式蚀刻制程。
7.根据权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，该干式蚀刻制程是一等离子蚀刻制程。
8.根据权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于，该氧化物半导体层包含一非晶氧化物，该非晶氧化物包括铟、锌及镓。
9.根据权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于，该导电层的材料包含铟锡氧化物。
10.根据权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于，该保护层为一有机保护层。
CN201210359964.6A 2011-12-29 2012-09-24 薄膜晶体管阵列基板及其制造方法与退火炉 Active CN103187415B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161581095P 2011-12-29 2011-12-29
US61/581,095 2011-12-29
TW101117421A TWI470809B (zh) 2011-12-29 2012-05-16 薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐
TW101117421 2012-05-16

Publications (2)

Publication Number Publication Date
CN103187415A CN103187415A (zh) 2013-07-03
CN103187415B true CN103187415B (zh) 2015-07-15

Family

ID=48678505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210359964.6A Active CN103187415B (zh) 2011-12-29 2012-09-24 薄膜晶体管阵列基板及其制造方法与退火炉

Country Status (2)

Country Link
US (1) US20130168668A1 (zh)
CN (1) CN103187415B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151389B (zh) * 2013-03-11 2016-02-24 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
CN107564820B (zh) * 2017-08-02 2020-02-14 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084486A (zh) * 2008-07-03 2011-06-01 索尼公司 薄膜晶体管及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036723B1 (ko) * 2003-12-30 2011-05-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP5286691B2 (ja) * 2007-05-14 2013-09-11 三菱電機株式会社 フォトセンサー
TWI392057B (zh) * 2009-01-23 2013-04-01 Au Optronics Corp 薄膜電晶體陣列基板及其製造方法
KR20120075048A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084486A (zh) * 2008-07-03 2011-06-01 索尼公司 薄膜晶体管及显示装置

Also Published As

Publication number Publication date
CN103187415A (zh) 2013-07-03
US20130168668A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US8598577B2 (en) Display substrate and method of manufacturing the same
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103064551B (zh) 触控感测装置及其制造方法
CN102122620A (zh) 一种自对准薄膜晶体管的制作方法
WO2020019908A1 (zh) 静电保护电路、阵列基板及显示装置
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
WO2012097563A1 (zh) 一种薄膜晶体管的制作方法
CN104701383A (zh) 薄膜晶体管和阵列基板及其制作方法、显示装置
CN103187415B (zh) 薄膜晶体管阵列基板及其制造方法与退火炉
CN104617152A (zh) 氧化物薄膜晶体管及其制作方法
CN105870057A (zh) 一种阵列基板、其制作方法和显示装置
WO2020024734A1 (zh) 静电保护电路、阵列基板及显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN102902111A (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
CN107516647A (zh) 阵列基板及其制作方法、显示装置
CN104345511A (zh) 像素结构及其制造方法、显示面板
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
KR101600887B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN103094276B (zh) 薄膜晶体管基板及其制造方法
CN101964309B (zh) 薄膜晶体管的制造方法
CN105448938A (zh) 薄膜晶体管基板及其制造方法
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN101976650B (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant