JP5732123B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5732123B2 JP5732123B2 JP2013246499A JP2013246499A JP5732123B2 JP 5732123 B2 JP5732123 B2 JP 5732123B2 JP 2013246499 A JP2013246499 A JP 2013246499A JP 2013246499 A JP2013246499 A JP 2013246499A JP 5732123 B2 JP5732123 B2 JP 5732123B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oxide semiconductor
- semiconductor layer
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 309
- 230000009467 reduction Effects 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 451
- 239000010408 film Substances 0.000 description 159
- 239000000758 substrate Substances 0.000 description 95
- 238000000034 method Methods 0.000 description 81
- 239000004973 liquid crystal related substance Substances 0.000 description 52
- 239000001301 oxygen Substances 0.000 description 50
- 229910052760 oxygen Inorganic materials 0.000 description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 49
- 239000000463 material Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 41
- 238000004544 sputter deposition Methods 0.000 description 39
- 230000006870 function Effects 0.000 description 32
- 239000013078 crystal Substances 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- 238000009832 plasma treatment Methods 0.000 description 22
- 239000010409 thin film Substances 0.000 description 22
- 229910007541 Zn O Inorganic materials 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- 238000005401 electroluminescence Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 239000000123 paper Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000004891 communication Methods 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000003094 microcapsule Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000012798 spherical particle Substances 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 5
- 229910003437 indium oxide Inorganic materials 0.000 description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000011859 microparticle Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 101100268330 Solanum lycopersicum TFT7 gene Proteins 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000002990 reinforced plastic Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
- H03K19/09407—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors of the same canal type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09421—Diode field-effect transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Shift Register Type Memory (AREA)
Description
関する。
(TFT:Thin Film Transistorともいう)は、主にアモルファス
シリコン、または多結晶シリコンなどの半導体材料を用いて作製される。アモルファスシ
リコンを用いたTFTは、電界効果移動度が低いもののガラス基板の大面積化に対応する
ことができ、一方、多結晶シリコンを用いたTFTは、電界効果移動度が高いもののレー
ザアニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しな
いといった特性を有している。
バイスや光デバイスに応用する技術が注目されている。例えば、半導体材料として酸化亜
鉛、In−Ga−Zn−O系酸化物半導体を用いてTFTを作製し、画像表示装置のスイ
ッチング素子などに用いる技術が特許文献1及び特許文献2で開示されている。
ァスシリコンを用いたTFTよりも高い電界効果移動度が得られている。酸化物半導体膜
はスパッタリング法などによって300℃以下の温度で膜形成が可能であり、多結晶シリ
コンを用いたTFTよりも製造工程が簡単である。
液晶ディスプレイ、エレクトロルミネセンスディスプレイ(ELディスプレイともいう)
または電子ペーパなどの表示装置への応用が期待されている。
ョン型になりやすいといった傾向があり、また、経時的に閾値電圧がシフトしてしまうと
いった問題があった。このため、所望の閾値電圧を有するトランジスタ、例えばノーマリ
ーオフであるエンハンスメント型のトランジスタを用いて構成される論理回路に従来の酸
化物半導体を用いたTFTを適用することは困難であった。
ことを課題の一つとし、具体的には該薄膜トランジスタを所望の閾値電圧を有するトラン
ジスタを用いて構成される論理回路に適用することを課題の一つとする。
、閾値電圧が制御されたエンハンスメント型トランジスタを具備する論理回路である。
ス及びドレインの他方が電気的に接続されたデプレッション型トランジスタと、ゲートに
第1の信号が入力され、ソース及びドレインの一方がデプレッション型トランジスタのソ
ース及びドレインの他方に電気的に接続され、ソース及びドレインの他方に低電源電圧が
与えられ、デプレッション型トランジスタとの接続箇所の電圧が第2の信号として出力さ
れるエンハンスメント型トランジスタと、を有し、デプレッション型トランジスタ及びエ
ンハンスメント型トランジスタは、ゲート電極と、ゲート電極上に設けられたゲート絶縁
層と、ゲート絶縁層上に設けられた第1の酸化物半導体層と、第1の酸化物半導体層の一
部に接し、ソース領域及びドレイン領域となる一対の第2の酸化物半導体層と、ソース領
域である第2の酸化物半導体層に接するソース電極と、ドレイン領域である第2の酸化物
半導体層に接するドレイン電極と、を有し、エンハンスメント型トランジスタは、第1の
酸化物半導体層におけるソース電極及びドレイン電極の間の領域上に還元防止層を有する
構成である。
ンの一方に入力信号が入力される第1のトランジスタと、入力端子が第1のトランジスタ
のソース及びドレインの他方に電気的に接続された第1のインバータ回路と、入力端子が
第1のインバータ回路の出力端子に電気的に接続された第2のインバータ回路と、入力端
子が第1のインバータ回路の出力端子に電気的に接続され、出力端子から出力信号を出力
する第3のインバータ回路と、ゲートに第2のクロック信号が入力され、ソース及びドレ
インの一方が第1のトランジスタのソース及びドレインの他方に電気的に接続され、ソー
ス及びドレインの他方が第2のインバータ回路の出力端子に電気的に接続される第2のト
ランジスタと、を有し、第1のインバータ回路及び第2のインバータ回路は、ソース及び
ドレインの一方に高電源電圧が与えられ、ゲートとソース及びドレインの他方が電気的に
接続されたデプレッション型トランジスタと、ゲートに第1の信号が入力され、ソース及
びドレインの一方がデプレッション型トランジスタのソース及びドレインの他方に電気的
に接続され、ソース及びドレインの他方に低電源電圧が与えられ、デプレッション型トラ
ンジスタとの接続箇所の電圧が第2の信号として出力されるエンハンスメント型トランジ
スタと、を有し、デプレッション型トランジスタ及びエンハンスメント型トランジスタは
、ゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられ
た第1の酸化物半導体層と、第1の酸化物半導体層の一部に接し、ソース領域及びドレイ
ン領域となる一対の第2の酸化物半導体層と、ソース領域である第2の酸化物半導体層に
接するソース電極と、ドレイン領域である第2の酸化物半導体層に接するドレイン電極と
、を有し、エンハンスメント型トランジスタは、第1の酸化物半導体層におけるソース電
極及びドレイン電極の間の領域上に還元防止層を有する構成である。
触面と反対側の面であってソース電極及びドレイン電極の間に設けられた酸素空孔制御領
域を有する構成とすることもできる。
亜鉛を有する構成とすることもできる。
とソース及びドレインの他方が電気的に接続されたデプレッション型トランジスタと、ゲ
ートに第1の信号が入力され、ソース及びドレインの一方がデプレッション型トランジス
タのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方に低電源
電圧が与えられ、デプレッション型トランジスタとの接続箇所の電圧が第2の信号として
出力されるエンハンスメント型トランジスタと、を有し、デプレッション型トランジスタ
及びエンハンスメント型トランジスタは、ゲート電極と、ゲート電極上に設けられたゲー
ト絶縁層と、ゲート絶縁層上に設けられた酸化物半導体層と、酸化物半導体層の一部に接
するソース電極及びドレイン電極と、エンハンスメント型トランジスタは、酸化物半導体
層におけるソース電極及びドレイン電極の間の領域上に還元防止層を有する構成である。
ンの一方に入力信号が入力される第1のトランジスタと、入力端子が第1のトランジスタ
のソース及びドレインの他方に電気的に接続された第1のインバータ回路と、入力端子が
第1のインバータ回路の出力端子に電気的に接続された第2のインバータ回路と、入力端
子が第1のインバータ回路の出力端子に電気的に接続され、出力端子から出力信号を出力
する第3のインバータ回路と、ゲートに第2のクロック信号が入力され、ソース及びドレ
インの一方が第1のトランジスタのソース及びドレインの他方に電気的に接続され、ソー
ス及びドレインの他方が第2のインバータ回路の出力端子に電気的に接続される第2のト
ランジスタと、を有し、第1のインバータ回路及び第2のインバータ回路は、ソース及び
ドレインの一方に高電源電圧が与えられ、ゲートとソース及びドレインの他方が電気的に
接続されたデプレッション型トランジスタと、ゲートに第1の信号が入力され、ソース及
びドレインの一方がデプレッション型トランジスタのソース及びドレインの他方に電気的
に接続され、ソース及びドレインの他方に低電源電圧が与えられ、デプレッション型トラ
ンジスタとの接続箇所の電圧が第2の信号として出力されるエンハンスメント型トランジ
スタと、を有し、デプレッション型トランジスタ及びエンハンスメント型トランジスタは
、ゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられ
た酸化物半導体層と、酸化物半導体層の一部に接するソース電極及びドレイン電極と、エ
ンハンスメント型トランジスタは、酸化物半導体層におけるソース電極及びドレイン電極
の間の領域上に還元防止層を有する構成である。
触面と反対側の面であってソース電極及びドレイン電極の間に設けられた酸素空孔制御領
域を有する構成とすることもできる。
きる。
じ導電型とすることもできる。
層に設けられた開口部を介してデプレッション型トランジスタのゲート電極に接する構成
とすることもできる。
のである。なお、Mは、ガリウム(Ga)、鉄(Fe)、ニッケル(Ni)、マンガン(
Mn)及びコバルト(Co)から選ばれた一の金属元素または複数の金属元素を示す。例
えばMとして、Gaの場合があることの他、GaとNiまたはGaとFeなど、Ga以外
の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Mとして含ま
れる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、または該遷移
金属の酸化物が含まれているものがある。なお、本明細書において、インジウム、ガリウ
ム、及び亜鉛を有する酸化物半導体膜をIn−Ga−Zn−O系非単結晶膜ともいう。
00℃〜500℃、代表的には300〜400℃で10分〜100分行っているため、ア
モルファス構造がXRD(X線回析)の分析では観察される。また、TFTの電気特性も
ゲート電圧±20Vにおいて、オンオフ比が109以上、移動度が10以上のものを作製
することができる。
れた信号をもとに論理演算を行い、演算結果に従った信号を出力する回路であり、例えば
組み合わせ論理回路(例えばNOT回路やNAND回路)や順序論理回路(例えばフリッ
プフロップ回路やシフトレジスタ)なども論理回路に含まれる。
ランジスタを提供することができるため、エンハンスメント型トランジスタを有する論理
回路においても酸化物半導体を用いたトランジスタを適用することができる。
以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本明細書に開示する発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
本実施の形態では、論理回路の一形態について説明する。
実施の形態における論理回路の回路構成を示す回路図である。
わせ論理回路である。
ート、ソース、及びドレインの少なくとも3つの端子を有する。
、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続
させるための配線のことをいい、例えば表示装置における走査線もゲート配線に含まれる
。
ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極
とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも
一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための
配線のことをいい、例えば表示装置における信号線がソース電極に電気的に接続される場
合にはソース配線に信号線も含まれる。
をいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。
ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線
とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的
に接続させるための配線のことをいい、例えば表示装置における信号線がドレイン電極に
電気的に接続される場合にはドレイン配線に信号線も含まれる。
スとドレインは、トランジスタの構造や動作条件などによって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、本書類(明細書、特許
請求の範囲または図面など)においては、ソース及びドレインから任意に選択した一方の
端子をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの他方と表
記する。
タともいう)であり、ソース及びドレインの一方が電源線103に電気的に接続され、電
源線103を介してソース及びドレインの一方に高電源電圧(Vddともいう)が与えら
れる。また、ゲートと、ソース及びドレインの他方とが電気的に接続(ダイオード接続と
もいう)されている。なお、デプレッション型トランジスタとは、例えばNチャネル型ト
ランジスタの場合において閾値電圧が負の値であるトランジスタのことをいう。
位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー(電気的な位
置エネルギー)のことをいう。しかし、電子回路では、一点のみであっても、例えば該一
点の電位と基準となる電位(基準電位ともいう)との電位差を値として用いることがあり
、また、電圧と電位の値は、いずれもボルト(V)で表されるため、本願の書類(明細書
及び特許請求の範囲)では、特に指定する場合を除き、一点のみであっても電圧を値とし
て用いる場合がある。
ジスタともいう)であり、ソース及びドレインの一方がトランジスタ101のソース及び
ドレインの他方に電気的に接続され、ソース及びドレインの他方が電源線104に電気的
に接続され、電源線104を介してソース及びドレインの他方に低電源電圧(Vssとも
いう)が与えられる。低電源電圧は、例えば接地電位(VGNDともいう)または所定の
電圧である。なお、エンハンスメント型トランジスタは、例えばNチャネル型トランジス
タの場合において閾値電圧が正の値であるトランジスタのことをいう。
より相対的に値の低い電圧である。それぞれの値は回路の仕様などにより適宜設定される
ため特に限定されない。例えばVdd>Vssであっても必ずしも|Vdd|>|Vss
|であるとは限らない。またVdd>Vssであっても必ずしもVGND≧Vssである
とも限らない。
適用することができる。本実施の形態では、一例としてトランジスタ101及びトランジ
スタ102がNチャネル型トランジスタであるとして説明する。
第1の信号がトランジスタ102のゲートに入力され、トランジスタ101とトランジス
タ102との接続箇所(ノードともいう)105の電圧が第2の信号として出力される。
具体的な動作について以下に説明する。
かによって2種類に分けることができる。ロウ状態はハイ状態より相対的に電圧が低い状
態であり、ハイ状態はロウ状態より相対的に電圧が高い状態を表す。それぞれの場合につ
いて図2を用いて説明する。図2は本実施の形態における論理回路の動作を示す図である
。なお、本実施の形態では、一例としてロウ状態のときが0のデータであり、ハイ状態の
ときが1のデータであるとして説明するが、これに限定されず、ロウ状態のときが1のデ
ータとし、ハイ状態のときが0のデータとすることもできる。なお、ロウ状態のときの電
圧をロウ電圧(VLともいう)、ハイ状態のときの電圧をハイ電圧(VHともいう)とい
う。ロウ電圧及びハイ電圧の値は一定の値に限定されるものではなく、ロウ電圧は一定値
以下であればよく、またハイ電圧は一定値以上であればよい。
の場合における動作を示している。図2(A)に示すように、V1=VHの場合、トラン
ジスタ102がオン状態になる。トランジスタ102がオン状態のときトランジスタ10
2の抵抗値(R102ともいう)がトランジスタ101の抵抗値(R101ともいう)よ
り低くなる、すなわちR102<R101となるため、ノード105の電圧(V105と
もいう)がVLとなり、第2の信号の電圧(V2ともいう)はVLとなる。
に、V1=VLの場合トランジスタ102がオフ状態になる。トランジスタ102がオフ
状態のとき、R102>R101となるため、V105=VHとなり、V2=VHとなる
。このとき第2の信号の電圧であるVHの値は、Vdd−Vth101となる(Vth1
01はトランジスタ101の閾値電圧を示す)。以上が図1に示す論理回路の動作である
。
み合わせ回路を用いた論理回路の回路構成について図3を用いて説明する。図3は本実施
の形態における論理回路の回路構成を示す回路図である。
22と、インバータ1123と、トランジスタ113と、有する。
ース及びドレインの一方に信号が入力される。ソース及びドレインの一方に入力される信
号を入力信号という。
気的に接続される。
。
出力端子から第2の信号が出力される。
ることができる。
ース及びドレインの一方がトランジスタ111のソース及びドレインの他方に電気的に接
続され、ソース及びドレインの他方がインバータ1122の出力端子に電気的に接続され
る。
ハイ状態のときの電圧はハイ電圧となり、ロウ状態のときの電圧は、ロウ電圧となる。
所定の期間において、第1のクロック信号がハイ状態のときには、第2のクロック信号は
ロウ状態であり、第1のクロック信号がロウ状態のときには、第2クロックの信号はハイ
状態である。
、トランジスタ113のゲートに第2のクロック信号が入力される場合について説明する
が、これに限定されず、トランジスタ111のゲートに第2のクロック信号が入力され、
トランジスタ113のゲートに第1のクロック信号が入力される構成とすることもできる
。
び図5は図3に示す論理回路の動作を示す図であり、図6は図3に示す論理回路の動作を
示すタイミングチャート図である。
下に説明する。
=VHとなり、第2のクロック信号がロウ状態、すなわちCL2=VLになることにより
、図4(A)に示すようにトランジスタ111がオン状態になり、トランジスタ113が
オフ状態になる。さらに入力信号の電圧(Vinともいう)はハイ電圧になる、すなわち
Vin=VHになる。
いう)はVHになる。さらにノード114の電圧がインバータ1121の入力端子に与え
られるため、インバータ1121からVLの信号が出力され、ノード115の電圧(V1
15ともいう)はVLになる。さらにノード115の電圧がインバータ1122の入力端
子に与えられるため、インバータ1122からVHの信号が出力されるが、トランジスタ
113がオフ状態のため、ノード114にはインバータ1122の出力信号の電圧は与え
られない。また、ノード115の電圧はインバータ1123の入力端子にも与えられるた
め、図4(A)に示すようにインバータ1123からVHの信号が出力される。以上が第
1の期間における動作である。
より、図4(B)に示すようにトランジスタ111がオフ状態になり、トランジスタ11
3がオン状態になる。さらにVin=VLになる。
VHのまま維持される。さらにノード114の電圧がインバータ1121の入力端子に与
えられるため、インバータ1121からVLの信号が出力され、V115=VLに維持さ
れる。さらにノード115の電圧がインバータ1122の入力端子に与えられ、インバー
タ1122からVHの信号が出力され、さらにトランジスタ113がオン状態のため、ノ
ード114にインバータ1122の信号の電圧が与えられる。また、ノード115の電圧
はインバータ1123の入力端子にも与えられるため、図4(B)に示すようにインバー
タ1123からVHの信号が出力される。以上が第2の期間における動作である。
り、図5(C)に示すようにトランジスタ111がオン状態になり、トランジスタ113
がオフ状態になる。さらにVin=VLのままである。
ド114の電圧がインバータ1121の入力端子に与えられるため、インバータ1121
からVHの信号が出力され、V115=VHになる。さらにノード115の電圧がインバ
ータ1122の入力端子に与えられるため、インバータ1122からVLの信号が出力さ
れるが、トランジスタ113がオフ状態のため、ノード114にはインバータ1122の
出力信号の電圧は与えられない。また、ノード115の電圧はインバータ1123の入力
端子にも与えられるため、図5(C)に示すようにインバータ1123からVLの信号が
出力される。以上が第3の期間における動作である。
より、図5(D)に示すようにトランジスタ111がオフ状態になり、トランジスタ11
3がオン状態になる。さらにVin=VLのままである。
さらにV114=VLであるため、インバータ1121からVHの信号が出力され、V1
15=VHに維持される。さらにV115=VHであるため、インバータ1122からV
Lの信号が出力され、さらにトランジスタ113がオン状態のため、ノード114にイン
バータ1122の信号の電圧が与えられる。また、ノード115の電圧はインバータ11
23の入力端子にも与えられるため、図5(D)に示すようにインバータ1123からV
Lの信号が出力される。以上が第4の期間における動作である。
することができる。
組み合わせ論理回路を適用することもできる。ブートストラップ法を用いた論理回路につ
いて図7を用いて説明する。図7は本実施の形態におけるブートストラップ法を用いた論
理回路の回路構成を示す回路図である。
容量素子108と、容量素子109と、を有し、さらにトランジスタ101の代わりにト
ランジスタ107を有する。図7に示す論理回路において、図1に示す論理回路と同じ部
分は、図1に示す論理回路の説明を適宜援用する。
的に接続され、ゲート、並びにソース及びドレインの一方に高電源電圧が与えられ、ソー
ス及びドレインの他方がトランジスタ107のゲートに電気的に接続される。
的に接続され、ソース及びドレインの一方が電源線103に電気的に接続され、ソース及
びドレインの一方に高電源電圧が与えられる。
ス及びドレインの他方に電気的に接続され、第2端子がトランジスタ107のソース及び
ドレインの他方に電気的に接続される。
ス及びドレインの他方に電気的に接続され、第2端子が電源線104に電気的に接続され
、第2端子に低電源電圧が与えられる。
のゲートに入力され、トランジスタ107とトランジスタ102とのノード1111の電
圧が第2の信号として出力される。
るかによって2種類に分けることができる。それぞれの場合について図8を用いて説明す
る。図8は本実施の形態における論理回路の動作を示す図である。なお、本実施の形態で
は、一例としてロウ状態のときが0のデータであり、ハイ状態のときが1のデータである
として説明するが、これに限定されずロウ状態のときが1のデータとし、ハイ状態のとき
が0のデータとすることもできる。
1=VHの場合、トランジスタ102がオン状態になる。トランジスタ102がオン状態
のとき、トランジスタ102の抵抗値がトランジスタ107の抵抗値(R107ともいう
)より低くなる、すなわちR102<R107となり、ノード1111の電圧(V111
1ともいう)がVLであるため、V2=VLとなる。さらにこのときトランジスタ106
のソース及びドレインの他方とトランジスタ107のゲートとのノード110の電圧が、
高電源電圧からトランジスタ106の閾値電圧(Vth106ともいう)を引いた値、す
なわちVdd−Vth106となったところでトランジスタ106がオフ状態になり、ノ
ード110は浮遊状態(フローティング状態ともいう)になる。
V1=VLの場合トランジスタ102がオフ状態になる。トランジスタ102がオフ状態
のとき、R102>R107となり、容量素子109によりノード1111の電圧が上昇
し、さらに容量素子108による容量結合によりノード110の電圧も上昇するため、V
2=V110=V1111=VHとなる。このときVHの値は、図1に示す論理回路の第
2の信号の電圧であるVHより大きな値となり、VH=Vdd+Vth106になる。以
上が図7に示す論理回路の動作である。
の電圧を増幅させることができる。
路の構造を示す図であり、図9(A)は上面図であり、図9(B)及び図9(C)は図9
(A)に示す論理回路のZ1−Z2における断面図である。
タ201及びトランジスタ202を有し、具体的には、基板210と、基板210上にゲ
ート電極2111及びゲート電極2112と、ゲート電極2111及びゲート電極211
2を覆うように設けられたゲート絶縁層212と、ゲート電極2111上のゲート絶縁層
212上に設けられた酸化物半導体層2131と、ゲート電極2112上のゲート絶縁層
212上に設けられた酸化物半導体層2132と、酸化物半導体層2141a及び酸化物
半導体層2141b、並びに酸化物半導体層2142a及び酸化物半導体層2142bと
、還元防止層218と、を有する。
ト電極2111が設けられ、ゲート電極2111上にゲート絶縁層212が設けられ、ゲ
ート絶縁層212上に酸化物半導体層2131が設けられ、酸化物半導体層2131上に
一対の酸化物半導体層である酸化物半導体層2141a及び酸化物半導体層2141bが
設けられ、酸化物半導体層2141a及び酸化物半導体層2141bに接するように一対
の電極である電極215及び電極216が設けられる。
に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。
ここで、A、Bは、対象物(例えば装置、素子、回路、配線、電極、端子、膜、または層
など)であるとする。
場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の
層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されてい
る場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし
、複層でもよい。
にゲート電極2112が設けられ、ゲート電極2112上にゲート絶縁層212が設けら
れ、ゲート絶縁層212上に酸化物半導体層2132が設けられ、酸化物半導体層213
2上に一対の酸化物半導体層である酸化物半導体層2142a及び酸化物半導体層214
2bが設けられ、酸化物半導体層2142a及び酸化物半導体層2142bに接するよう
に一対の電極である電極216及び電極217が設けられ、酸化物半導体層2132上に
還元防止層218が設けられる。
アルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガ
ラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラス
チック基板などを用いることができる。プラスチック基板としては、例えば、FRP(F
iberglass−Reinforced Plastics)板、PVF(ポリビニ
ルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いる
ことができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟
んだ構造のシートを基板として用いることもできる。
ム、タンタル、タングステン、アルミニウム、銅、ネオジム、またはスカンジウムなどの
金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する
ことができる。また形成されたゲート電極2111及びゲート電極2112の端部はテー
パ形状であることが好ましい。
アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデ
ン層を積層した二層構造、または銅層上に窒化チタン層もしくは窒化タンタルを積層した
二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。積
層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコン
の合金またはアルミニウムとチタンの合金の層と、窒化チタン層またはチタン層とを積層
した積層とすることが好ましい。
ニウムの酸化物、窒化物、酸化窒化物、または窒化酸化物の一種またはそれらの化合物を
少なくとも2種以上含む化合物を用いることもできる。また、ゲート絶縁層212に、塩
素、フッ素などのハロゲン元素を含ませてもよい。
酸化物半導体層2131及び酸化物半導体層2132としては、例えばIn−Ga−Zn
−O系非単結晶膜などを用いることができる。
2a及び酸化物半導体層2142bは、第2の酸化物半導体層であり、ソース領域及びド
レイン領域として機能する。酸化物半導体層2141a及び酸化物半導体層2141b、
並びに酸化物半導体層2142a及び酸化物半導体層2142bは、例えば酸化物半導体
層2131及び酸化物半導体層2132の成膜条件とは異なる成膜条件で形成されたIn
−Ga−Zn−O系非単結晶膜により形成される。例えばスパッタ法でのアルゴンガス流
量を40sccmとした条件で得られる酸化物半導体膜で形成した酸化物半導体層214
1a及び酸化物半導体層2141b、並びに酸化物半導体層2142a及び酸化物半導体
層2142bは、N型の導電型を有し、活性化エネルギー(ΔE)が0.01eV以上0
.1eV以下である。なお、本実施の形態では、酸化物半導体層2141a及び酸化物半
導体層2141b、並びに酸化物半導体層2142a及び酸化物半導体層2142bは、
In−Ga−Zn−O系非単結晶膜であり、少なくともアモルファス成分を含んでいるも
のとする。また、酸化物半導体層2141a及び酸化物半導体層2141b、並びに酸化
物半導体層2142a及び酸化物半導体層2142bの中に結晶粒(ナノクリスタル)を
含む場合がある。この酸化物半導体層2141a及び酸化物半導体層2141b、並びに
酸化物半導体層2142a及び酸化物半導体層2142b中の結晶粒(ナノクリスタル)
は直径1nm〜10nm、代表的には2nm〜4nm程度である。
2142a及び酸化物半導体層2142bは、必ずしも設ける必要はなく、図9(C)に
示すように、酸化物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半
導体層2142a及び酸化物半導体層2142bが無い構成とすることもできるが、酸化
物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半導体層2142a
及び酸化物半導体層2142bを設けることにより、例えば上部の電極と第1の酸化物半
導体層との間を良好な接合とすることができ、ショットキー接合に比べて熱的にも安定な
動作を行うことができる。また高いドレイン電圧でも良好な移動度を保持することもでき
る。
5乃至電極217としては、アルミニウム、銅、クロム、シリコン、チタン、ネオジム、
スカンジウム、モリブデンなどの元素若しくはヒロック防止元素が添加されたアルミニウ
ム合金の単層または積層で形成することが好ましい。また、200℃〜600℃の熱処理
を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。例えば
電極215乃至電極217として、チタン膜、アルミニウム膜、チタン膜の積層を用いる
と低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。電極215乃至電極2
17は、スパッタ法や真空蒸着法で形成することができる。また、電極215乃至電極2
17は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェッ
ト法などを用いて吐出し焼成して形成しても良い。
17の間の領域(バックチャネル領域ともいう)上に設けられ、酸化物半導体層2132
への水分などの不純物の侵入の防止やバックチャネル領域の還元を防止する機能を有する
。還元防止層218としては、例えば非還元性の膜を用いることができ、例えば酸化シリ
コンまたは酸化アルミニウムなどの酸化膜を用いることができる。なお還元防止層218
は、機能の一つに還元防止機能を含んでいればよく、さらに他の機能を付加させることも
できる。
所定の処理を行いエンハンスメント型になるように閾値電圧をシフトさせた薄膜トランジ
スタを適用することもできる。所定の処理としては例えば酸素空孔(酸素空孔欠陥ともい
う)の密度を制御する処理(酸素空孔制御処理ともいう)があり、酸素空孔制御処理とし
ては、例えば酸素プラズマ処理、酸素気流中でのアニール処理、及び酸素イオン照射処理
などがある。例えば酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラ
ジカルで酸化物半導体層の表面を処理することであるが、プラズマを生成するガスとして
は酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。該薄膜トランジスタを
適用することにより酸化物半導体を用いたトランジスタを用いた場合においても、より容
易に異なる閾値電圧の複数のトランジスタを用いた論理回路を構成することができる。酸
素空孔制御処理によりトランジスタ201とトランジスタ202とで酸素空孔密度を異な
らせてデプレッション型トランジスタ及びエンハンスメント型トランジスタの両方を有す
る論理回路を構成することができる。
一方と、他のトランジスタのゲート電極とが直接接する構造とすることもできる。該構造
の論理回路について図10を用いて説明する。図10は、本実施の形態における論理回路
の構造を示す図であり、図10(A)は論理回路の上面図であり、図10(B)は図10
(A)の論理回路のZ1−Z2における断面図である。なお図10に示す論理回路のうち
、図9に示す論理回路と同一の部分については図9の論理回路の説明を適宜援用する。
スタ202を有し、さらに図10に示す論理回路は、トランジスタ201において、ゲー
ト電極2111がゲート絶縁層212に設けられた開口部を介して電極216に直接接す
る。
電極216を接続させたトランジスタを用いた論理回路は、良好なコンタクトを得ること
ができ、接触抵抗を低減することができる。よって開口の数の低減、開口の数の低減によ
る占有面積の縮小を図ることができる。
トランジスタを用いた論理回路を提供することができる。また酸化物半導体を用いた薄膜
トランジスタを用いることにより論理回路を高速動作させることができる。また、同一導
電型のトランジスタを用いて論理回路を構成することができるため、異なる導電型のトラ
ンジスタを用いた論理回路に比べ、工程を簡略にすることができる。
本実施の形態では、上記実施の形態1の図3に示す論理回路を単位順序論理回路として用
いたシフトレジスタについて説明する。なお本実施の形態では、一例として図3に示す論
理回路を単位順序論理回路として説明する。
順序論理回路として複数有し、複数の単位順序論理回路が互いに直列接続で電気的に接続
された構成である。具体的な構成について図11を用いて説明する。図11は本実施の形
態におけるシフトレジスタの構成を示す回路図である。
013と、NAND回路3140と、NAND回路3141と、NAND回路3142と
、NAND回路3143と、を有する。なお図11において3つ(3段ともいう)の単位
順序論理回路を示すが、これに限定されず、2段以上であればよい。
122Aと、インバータ3123Aと、トランジスタ3131と、を有する。論理回路3
011は、図3に示す論理回路と回路構成が同じであり、具体的には、トランジスタ31
11はトランジスタ111に相当し、インバータ3121Aはインバータ1121に相当
し、インバータ3122Aはインバータ1122に相当し、インバータ3123Aは、イ
ンバータ1123に相当し、トランジスタ3131はトランジスタ113に相当する。よ
って各回路の説明については図3に示す論理回路の説明を適宜援用する。また、論理回路
3011では、トランジスタ3111のゲートに第1のクロック信号が入力され、トラン
ジスタ3131のゲートに第2のクロック信号が入力される。
122Bと、インバータ3123Bと、トランジスタ3132と、を有する。論理回路3
012は、図3に示す論理回路と構成が同じであり、具体的には、トランジスタ3112
はトランジスタ111に相当し、インバータ3121Bはインバータ1121に相当し、
インバータ3122Bはインバータ1122に相当し、インバータ3123Bは、インバ
ータ1123に相当し、トランジスタ3132はトランジスタ113に相当する。よって
各回路の説明については、図3に示す論理回路の説明を適宜援用する。また、論理回路3
012では、トランジスタ3112のゲートに第2のクロック信号が入力され、トランジ
スタ3132のゲートに第1のクロック信号が入力される。
122Cと、インバータ3123Cと、トランジスタ3133と、を有する。論理回路3
013は、図3に示す論理回路と構成が同じであり、具体的には、トランジスタ3113
はトランジスタ111に相当し、インバータ3121Cはインバータ1121に相当し、
インバータ3122Cはインバータ1122に相当し、インバータ3123Cは、インバ
ータ1123に相当し、トランジスタ3133はトランジスタ113に相当する。よって
各回路の説明については、図3に示す論理回路の説明を適宜援用する。また、論理回路3
013では、トランジスタ3113のゲートに第1のクロック信号が入力され、トランジ
スタ3133のゲートに第2のクロック信号が入力される。
るトランジスタ3112のソース及びドレインの一方に電気的に接続され、論理回路30
12は、インバータ3123Bの出力端子が論理回路3013におけるトランジスタ31
13のソース及びドレインの一方に電気的に接続される。
D回路3140の第1の入力端子に電気的に接続され、インバータ3123Aの出力端子
がNAND回路3140の第2の入力端子、及びNAND回路3141の第1の入力端子
に電気的に接続される。また、論理回路3012は、トランジスタ3112のソース及び
ドレインの一方がNAND回路3140の第2の入力端子及びNAND回路3141の第
1の入力端子に電気的に接続され、インバータ3123Bの出力端子がNAND回路31
41の第2の入力端子、及びNAND回路3142の第1の入力端子に電気的に接続され
る。また、論理回路3013は、トランジスタ3113のソース及びドレインの一方がN
AND回路3141の第2の入力端子及びNAND回路3142の第1の入力端子に電気
的に接続され、インバータ3123Cの出力端子がNAND回路3142の第2の入力端
子、及びNAND回路3143の第1の入力端子に電気的に接続される。
スタと同一導電型のトランジスタを用いて構成することができる。同一導電型のトランジ
スタを用いて構成することにより、論理回路と同一工程に形成することができ、作製が容
易になる。同一導電型のトランジスタを用いたNAND回路の回路構成について図12を
用いて説明する。図12は本実施の形態におけるNAND回路の回路構成を示す回路図で
ある。
スタ323と、を有する。
方が電源線325に電気的に接続され、ソース及びドレインの一方に高電源電圧が与えら
れ、ゲートとソース及びドレインの他方とが電気的に接続される。
一方がトランジスタ321のソース及びドレインの他方に電気的に接続される。
の一方がトランジスタ322のソース及びドレインの他方に電気的に接続され、ソース及
びドレインの他方が電源線324に電気的に接続され、ソース及びドレインの他方に低電
源電圧が与えられる。
力され、第2の入力信号がトランジスタ322のゲートに入力され、トランジスタ322
とトランジスタ321とのノード326の電圧(V326ともいう)が出力信号として出
力される。
2の入力信号の電圧(Vin2)の少なくとも一つまたは全部がロウ電圧であるか、第1
の入力信号の電圧及び第2の入力信号の電圧がハイ電圧であるかによって2種類に分ける
ことができる。それぞれの場合について図13を用いて説明する。図13は本実施の形態
におけるNAND回路の動作を示す図である。なお、本実施の形態では、一例としてロウ
状態のときが0のデータであり、ハイ状態のときが1のデータであるとして説明するが、
これに限定されずロウ状態のときが1のデータとし、ハイ状態のときが0のデータとする
こともできる。
H、及びVin1=VL且つVin2=VLの場合における動作を示している。このとき
トランジスタ322及びトランジスタ323の一方または両方がオフ状態になり、トラン
ジスタ322及びトランジスタ323の抵抗値(R322+R323ともいう)がトラン
ジスタ321の抵抗値(R321ともいう)より高くなる、すなわちR322+R323
>R321となるため、V326=VHとなり、出力信号の電圧(Voutともいう)は
VHとなる。
いる。このときトランジスタ321及びトランジスタ322がオン状態になり、R322
+R323<R321となるため、V326=VLとなり、Vout=VLとなる。以上
が図12に示すNAND回路の動作である。
論理回路と同一工程で作製することができる。また、図12の構成に限定されず、同じ機
能を有するのであれば他の回路構成であっても適用することができる。
1に示すシフトレジスタの動作を示すタイミングチャート図である。
ぞれ図4乃至図6に示す論理回路の動作が順次行われる。各論理回路の動作については上
記図4乃至図6に示す論理回路の動作の説明を適宜援用する。
に分けられる。第1の期間において論理回路3011の入力信号の電圧VinがVHにな
り、第2の期間から第3の期間にかけて論理回路3011と論理回路3012とのノード
3171の電圧(V3171ともいう)がVHからVLに変化する。さらに第3の期間及
び第4の期間においてNAND回路3140の出力信号の電圧はVHになる。
出力信号)がVLからVHに変化し、第5の期間から第6の期間にかけて論理回路301
2と論理回路3013とのノード3172の電圧(V3172ともいう)がVHからVL
に変化する。第6の期間及び第7の期間においてNAND回路3141の出力信号の電圧
がVHになる。
出力信号)がVLからVHに変化し、第8の期間から第9の期間にかけて論理回路301
3と次段の論理回路とのノード3173の電圧(V3173ともいう)がVHからVLに
変化する。第9の期間及び第10の期間においてNAND回路3142の出力信号の電圧
がVHになる。
期間において入力信号がVLからVHに変化し、別のある期間において出力信号がVHに
変化する。さらに論理回路の出力信号がVLである期間においてNAND回路3143の
出力信号の電圧がVHになる。
構成することができる。また、酸化物半導体を用いたTFTは従来のアモルファスシリコ
ンを用いたTFTより移動度が高いため、シフトレジスタに酸化物半導体を用いたTFT
を適用することによりシフトレジスタを高速駆動させることができる。
本実施の形態では、上記実施の形態とは異なる構成のトランジスタを用いた論理回路につ
いて説明する。
定されず、他の構造のトランジスタを用いて構成することもできる。他の構造のトランジ
スタを適用した論理回路について図15を用いて説明する。図15は本実施の形態のおけ
る論理回路の構造を示す図であり、図15(A)は上面図であり、図15(B)は図15
(A)に示す論理回路のZ1−Z2間の断面図である。なお、図15に示す論理回路にお
いて、図9に示す論理回路と同じ部分については図9に示す論理回路の説明を適宜援用す
る。
スタ202を有する。
極2111が設けられ、ゲート電極2111上にゲート絶縁層212が設けられ、ゲート
絶縁層212上に一対の電極である電極215及び電極216が設けられ、電極215及
び電極216上に酸化物半導体層2141a及び酸化物半導体層2141bが設けられ、
ゲート絶縁層212、電極215、及び電極216上に酸化物半導体層2131が設けら
れる。
極2112上にゲート絶縁層212が設けられ、ゲート絶縁層212上に一対の電極であ
る電極216及び電極217が設けられ、電極216及び電極217上に酸化物半導体層
2142a及び酸化物半導体層2142bが設けられ、ゲート絶縁層212、酸化物半導
体層2142a及び酸化物半導体層2142b、並びに電極216及び電極217上に酸
化物半導体層2132が設けられ、酸化物半導体層2132における電極216及び電極
217の間の領域上に還元防止層218が設けられる。なお酸化物半導体層2141a及
び2141bは、図9(A)及び図9(B)に示す論理回路における酸化物半導体層21
41a及び酸化物半導体層2141bに相当し、酸化物半導体層2142a及び2142
bは、図9(A)及び図9(B)に示す論理回路における酸化物半導体層2142a及び
2142bに相当する。
化物半導体層2141b、酸化物半導体層2142a、及び酸化物半導体層2142b上
に酸化物半導体層2131及び酸化物半導体層2132が設けられた構造(ボトムコンタ
クト型ともいう)のトランジスタを用いて構成される。ボトムコンタクト型トランジスタ
を用いて本明細書に開示する発明の一形態である論理回路を構成することとすることによ
り、酸化物半導体層と電極との接触面積を増やすことができ、ピーリングなどを防止する
ことができる。
バックチャネル領域に所定の処理を行いエンハンスメント型になるように閾値電圧をシフ
トさせた薄膜トランジスタを適用することもできる。所定の処理としては上記実施の形態
1に示した処理を適用することができる。
酸化物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半導体層214
2a及び酸化物半導体層2142bを設けた構成としているが、これに限定されず、酸化
物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半導体層2142a
及び酸化物半導体層2142bを設けない構成とすることもできる。
のゲート電極2112と電極216とがゲート絶縁層212に設けられた開口部を介して
接する構造にすることもできる。
本実施の形態では、上記実施の形態とは異なる構造のトランジスタを用いた論理回路につ
いて説明する。
て論理回路を構成することができる。図9及び図15に示す論理回路とは異なる他の構造
のトランジスタを適用した論理回路について図16を用いて説明する。図16は本実施の
形態における論理回路の構造を示す図であり、図16(A)は上面図であり、図16(B
)は図16(A)に示すZ1−Z2間の断面図である。なお、図16に示す論理回路にお
いて、図9に示す論理回路と同じ部分については図9に示す論理回路の説明を適宜援用す
る。
スタ202を有する。
極2111が設けられ、ゲート電極2111上にゲート絶縁層212が設けられ、ゲート
絶縁層212上に酸化物半導体層2131が設けられ、酸化物半導体層2131の一部の
上にバッファ層2191が設けられ、酸化物半導体層2131上及びバッファ層2191
上に酸化物半導体層2141a及び酸化物半導体層2141bが設けられ、酸化物半導体
層2141a及び酸化物半導体層2141b上に一対の電極である電極215及び電極2
16が設けられる。
極2112上にゲート絶縁層212が設けられ、ゲート絶縁層212上に酸化物半導体層
2132が設けられ、酸化物半導体層2132における電極216及び電極217の間の
領域上にバッファ層2192が設けられ、酸化物半導体層2132上及びバッファ層21
92上に酸化物半導体層2142a及び酸化物半導体層2142bが設けられ、酸化物半
導体層2142a及び酸化物半導体層2142b上に一対の電極である電極216及び電
極217が設けられる。
酸化窒化珪素、窒化酸化珪素など)を用いることができる。感光性または非感光性の有機
材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジス
ト、ベンゾシクロブテンなど)、もしくは複数種からなる膜、またはこれらの膜の積層な
どを用いることができる。また、シロキサンを用いてもよい。作製法としては、プラズマ
CVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また
、湿式法である、スピンコート法などの塗布法、液滴吐出法や、印刷法(スクリーン印刷
やオフセット印刷などパターンが形成される方法)を用いることもできる。バッファ層2
191及びバッファ層2192としては成膜後にエッチングにより形状を加工して形成し
てもよいし、液滴吐出法などによって選択的に形成してもよい。
ンジスタを用いて構成される。例えばバッファ層を非還元性の膜(例えば酸化シリコンま
たは酸化アルミニウムなど)により形成することにより、バッファ層を還元防止層として
機能させることができるため、従来のチャネルストップ型トランジスタと同じ構造のトラ
ンジスタを用いて本明細書に開示する発明の一形態である論理回路を構成することができ
る。
処理を行いエンハンスメント型になるように閾値電圧をシフトさせた薄膜トランジスタを
適用することもできる。所定の処理としては上記実施の形態1に示した処理を適用するこ
とができる。
酸化物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半導体層214
2a及び酸化物半導体層2142bを設けた構成としているが、これに限定されず、酸化
物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半導体層2142a
及び酸化物半導体層2142bを設けない構成とすることもできる。
のゲート電極2112と電極216とがゲート絶縁層212に設けられた開口部を介して
接する構造にすることもできる。
本実施の形態では、論理回路の作製方法について説明する。なお、本実施の形態では、一
例として、図9(A)及び図9(B)に示す論理回路の作製方法について説明する。
及び図18は本実施の形態における論理回路の作製方法を示す断面図である。
スクを用いて選択的に第1の導電膜のエッチングを行い、ゲート電極2111及びゲート
電極2112を形成し、ゲート電極2111及びゲート電極2112上にゲート絶縁層2
12を形成する。第1の導電膜は、例えばスパッタ法により形成することができ、ゲート
絶縁層212は、プラズマCVD法またはスパッタ法を用いて形成することができる。ま
た、このときゲート電極2111及びゲート電極2112はテーパ状に形成されることが
好ましい。
物半導体膜を成膜する。第1の酸化物半導体膜は、例えばスパッタ法により成膜すること
ができる。なお、第1の酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層212の表面及び開口部の底面に付着し
ているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せず
に、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板上にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを
用いてもよい。また、アルゴン雰囲気に酸素、水素、N2Oなどを加えた雰囲気で行って
もよい。また、アルゴン雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。
チングを行い、さらに第2の導電膜を形成する。第2の導電膜は、例えばスパッタ法によ
り形成することができる。さらに第3のフォトマスクを用いて選択的に第2の導電膜のエ
ッチングを行い、図17(B)に示すように、電極215、電極216、及び電極217
を形成する。なお、第2の導電膜を成膜する前に、アルゴンガスを導入してプラズマを発
生させる逆スパッタを行い、ゲート絶縁層212の表面、エッチングされた酸化物半導体
層に付着しているゴミを除去することが好ましい。
層の一部をエッチングし、図15(B)に示すように、ゲート絶縁層212上に酸化物半
導体層2131及び酸化物半導体層2132を形成し、酸化物半導体層2131上に酸化
物半導体層2141a及び酸化物半導体層2141bを形成し、酸化物半導体層2132
上に酸化物半導体層2142a及び酸化物半導体層2142bを形成する。このエッチン
グでゲート電極2111及びゲート電極2112と重なる部分の酸化物半導体層2131
、酸化物半導体層2132の厚さは薄くなる。
えば第2の導電膜としてアルミニウム膜、またはアルミニウム合金膜を用いる場合は、燐
酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。このエッ
チング工程において、酸化物半導体層2131及び酸化物半導体層2132も一部エッチ
ングされる。また酸化物半導体層2141a及び酸化物半導体層2141b、酸化物半導
体層2142a及び酸化物半導体層2142b、及び電極215乃至電極217のエッチ
ングを一度に行うため、また酸化物半導体層2141a及び酸化物半導体層2141b、
酸化物半導体層2142a及び酸化物半導体層2142b、及び電極215乃至電極21
7の端部は一致し、連続的な構造となっている。またウェットエッチングを用いた場合、
エッチングが等方的に行われ、電極215乃至電極217の端部はレジストマスクより後
退する。
ランジスタとして機能させるトランジスタの酸化物半導体層(本実施の形態では酸化物半
導体層2132)に酸素空孔制御処理を行う。図18(C)に示すように、酸素空孔制御
処理を行い、酸化物半導体層2132におけるゲート絶縁層212との接触面とは反対側
の面であって、電極216及び電極217の間に酸素空孔密度の低い酸素空孔制御領域2
50を形成する。本実施の形態では酸素空孔制御処理の一例として酸素プラズマ処理を行
う。処理条件については形成されるトランジスタの閾値電圧が正の値になるよう適宜設定
される。
行えばよく、酸化物半導体層2131に対しては行わなくてもよい。例えば酸化物半導体
層2132のみに酸素プラズマ処理を行いたい場合には、酸化物半導体層2131上にマ
スクを形成し、酸素プラズマ処理を行えばよい。また酸化物半導体層2131に酸素プラ
ズマ処理をした場合、閾値電圧は正の値にシフトしてしまうが、上部に還元防止層を設け
なければ経時的な閾値電圧のシフトにより閾値電圧はシフトするため、結果的にデプレッ
ション型トランジスタ及びエンハンスメント型トランジスタの両方を作製することができ
る。また、酸化物半導体層2131にも酸素プラズマ処理する場合には別途マスクを設け
る必要が無くなるため、工程を簡略化することができる。
℃、代表的には300℃〜500℃で行うことが好ましい。この熱処理により酸化物半導
体膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が
解放されるため、ここでの熱処理(光アニールも含む)は重要である。なお、熱処理を行
うタイミングは、酸化物半導体膜の成膜後であれば特に限定されず、半導体膜の成膜後で
あればいつ行ってもよい。
トランジスタの酸化物半導体層(図18(D)では酸化物半導体層2132)における酸
素空孔制御領域250を含む電極216及び電極217の間の領域上に還元防止層218
を形成する。エンハンスメント型トランジスタとして機能させるトランジスタの酸化物半
導体層のみに還元防止層218を形成することにより、還元防止層218を設けない半導
体層に対応するトランジスタはデプレッション型トランジスタになるため、閾値電圧の異
なるトランジスタを同一基板上に形成することができる。還元防止層218は例えばスパ
ッタ法により形成することができる。
枚増えるが、第2の導電膜をエッチングするフォトマスクと、酸化物半導体層及び酸化物
半導体膜の一部をエッチングするフォトマスクを別々に用いてエッチングを行ってもよい
。
により還元防止層218を形成することにより酸素プラズマ処理の代わりとすることもで
きる。スパッタ法により還元防止層218を形成する場合、ガスとして酸素を用いるため
酸素プラズマ処理と同様の効果が得ることができるためである。
た、本実施の形態における作製方法を用いることにより、同一基板上に閾値電圧の異なる
トランジスタを用いた論理回路を作製することができる。
本実施の形態では、上記実施の形態に示した論理回路を適用可能なデバイスの一例として
表示装置について説明する。
示装置など、様々な表示装置に適用可能である。本実施の形態における表示装置の構成に
ついて図19を用いて説明する。図19は本実施の形態における表示装置の構成を示すブ
ロック図である。
路702と、信号線駆動回路703と、を有する。
複数の画素704は、行列方向に複数配置されている。それぞれの画素704は走査線を
介して走査線駆動回路702に電気的に接続され、信号線を介して信号線駆動回路703
に電気的に接続される。なお、図19において、走査線及び信号線については便宜のため
省略する。
線を介して選択信号を画素704に出力する。
、信号線を介して走査線駆動回路702により選択された画素704に画素データを信号
として出力する。
しては、例えば液晶素子やEL素子などの発光素子を適用することができ、スイッチング
素子としては例えばトランジスタなどを適用することができる。
明する。図20は駆動回路の構成を示すブロック図であり、図20(A)は走査線駆動回
路の構成を示すブロック図であり、図20(B)は信号線駆動回路の構成を示すブロック
図である。
ルシフタ901、バッファ902と、を有する。
K)などの信号が入力され、各順序論理回路において順次選択信号が出力される。また、
シフトレジスタ900に上記実施の形態2に示したシフトレジスタを適用することができ
る。
1のラッチ回路904、第2のラッチ回路905、レベルシフタ906、バッファ907
と、を有する。
理回路において順次選択信号が出力される。
実施の形態に示した論理回路のいずれか一つまたは複数用いて構成することができる。
07は、例えば上記実施の形態に示した論理回路のいずれか一つまたは複数用いて構成す
ることができる。
たラッチ信号を一斉に図19における画素部701に出力させる。これを線順次駆動と呼
ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第2のラッチ回路
905は不要とすることができる。また、第2のラッチ回路905は、例えば上記実施の
形態に示した論理回路のいずれか一つまたは複数用いて構成することができる。
4は、走査線駆動回路702から入力される信号により、信号線を介して信号線駆動回路
703からデータ信号が出力される。これにより画素704は、データの書き込みが行わ
れ表示状態になる。走査線駆動回路702により走査線が選択され、すべての画素704
においてデータ書き込みが行われる。以上が本実施の形態における表示装置の動作である
。
電型のトランジスタにより構成することができる。同一基板上に設けることにより小型化
することができ、同一の導電型のトランジスタで構成することにより工程を簡略化するこ
とができる。
本実施の形態では、上記実施の形態6に示した表示装置の一例として液晶表示装置につい
て説明する。
21は本実施の形態における表示装置の画素の回路構成を示す回路図である。
23と、を有する。
続され、ソース及びドレインの一方が信号線805に電気的に接続される。
ス及びドレインの他方に電気的に接続され、第2端子に接地電位または一定の値の電圧が
与えられる。液晶素子822は、第1端子の一部または全部となる第1の電極と、第2端
子の一部または全部となる第2の電極と、第1の電極と第2の電極の間に電圧が印加され
ることにより透過率が変化する液晶分子を有する層(液晶層という)により構成される。
ソース及びドレインの他方に電気的に接続され、第2端子に接地電位または一定の値の電
圧が与えられる。保持容量素子823は、第1端子の一部または全部となる第1の電極と
、第2端子の一部または全部となる第2の電極と、誘電体層により構成される。なお、保
持容量素子823は必ずしも設ける必要はないが、保持容量素子823を設けることによ
り、トランジスタ821のリーク電流による影響を抑制することができる。
ード、IPS(In−Plane−Switching)モード、FFS(Fringe
Field Switching)モード、MVA(Multi−domain Ve
rtical Alignment)モード、PVA(Patterned Verti
cal Alignment)モード、ASM(Axially Symmetric
aligned Micro−cell)モード、OCB(Optical Compe
nsated Birefringence)モード、FLC(Ferroelectr
ic Liquid Crystal)モード、AFLC(AntiFerroelec
tric Liquid Crystal)モードなどを用いることができる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μs〜100μ
sと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
れる信号によりトランジスタ821がオン状態になる。
子822の第1端子の電圧はデータ信号の電圧となり、液晶素子822は第1端子と第2
端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線80
4から入力される信号によりトランジスタ821がオフ状態になり、液晶素子822は表
示期間の間設定された透過率を維持し、表示状態となる。上記動作を走査線804毎に順
次行い、すべての画素において上記動作が行われる。以上が画素の動作である。
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
もに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、所謂、倍速
駆動と呼ばれる駆動技術もある。
ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して
複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLE
Dの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
を従来よりも改善することができる。
る。図22は本実施の形態における表示装置の画素の構造を示す図であり、図22(A)
は上面図であり、図22(B)は断面図である。なお、図22(A)におけるA1−A2
、B1−B2の点線は、図22(B)における断面A1−A2、断面B1−B2に相当す
る。
A2の断面において、基板2000上にゲート電極2001と、ゲート電極2001上に
設けられたゲート絶縁層2002と、ゲート絶縁層2002上に設けられた酸化物半導体
層2003と、酸化物半導体層2003上に設けられた一対の酸化物半導体層2004a
及び酸化物半導体層2004bと、酸化物半導体層2004a及び酸化物半導体層200
4bに接するように設けられた電極2005a及び電極2005bと、電極2005a、
電極2005b、及び酸化物半導体層2003上に設けられた保護絶縁層2007と、保
護絶縁層2007に設けられた開口部を介して電極2005bに接する電極2020と、
を有する。
ゲート絶縁層2002と、ゲート絶縁層2002上に設けられた保護絶縁層2007と、
保護絶縁層2007上に設けられた電極2020と、を有する。
FPCに接続するための電極または配線となる。
成することができる。
施の形態1におけるゲート電極2111及びゲート電極2112に適用可能な材料及び作
製方法を用いて形成することができる。
能な材料及び作製方法を適用して形成することができる。本実施の形態ではゲート絶縁層
2002として50nmの酸化シリコン膜を形成する。
1及び酸化物半導体層2132に適用可能な材料及び作製方法を適用して形成することが
できる。ここでは、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット
(In2O3:Ga2O3:ZnO=1:1:1)を用いて、基板とターゲットの間との
距離を170mm、圧力0.4Pa、直流(DC)電源0.5kW、アルゴンまたは酸素
雰囲気下でIn−Ga−Zn−O系非単結晶膜を成膜することにより酸化物半導体層20
03を形成する。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布
も均一となるために好ましい。In−Ga−Zn−O系非単結晶膜の膜厚は、5nm〜2
00nmであることが好ましい。本実施の形態では、In−Ga−Zn−O系非単結晶膜
の膜厚を100nmとする。また酸化物半導体膜の成膜前に、逆スパッタを行うこともで
きる。
ける酸化物半導体層2141a及び酸化物半導体層2141b、並びに酸化物半導体層2
142a及び酸化物半導体層2142bに適用可能な材料及び作製方法を適用して形成す
ることができる。ここでは、In2O3:Ga2O3:ZnO=1:1:1としたターゲ
ットを用い、成膜条件は、圧力を0.4Paとし、電力を500Wとし、成膜温度を室温
とし、アルゴンガス流量40sccmを導入してIn−Ga−Zn−O系非単結晶膜をス
パッタで成膜することにより酸化物半導体層2004a及び酸化物半導体層2004bを
形成する。なお、In2O3:Ga2O3:ZnO=1:1:1としたターゲットを意図
的に用いているにも関わらず、成膜直後で大きさ1nm〜10nmの結晶粒を含むIn−
Ga−Zn−O系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜
圧力(0.1Pa〜2.0Pa)、電力(250W〜3000W:8インチφ)、温度(
室温〜100℃)、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や
、結晶粒の密度や、直径サイズは、1nm〜10nmの範囲で調節されうると言える。I
n−Ga−Zn−O系非単結晶膜の膜厚は、5nm〜20nmであることが好ましい。勿
論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとなら
ない。本実施の形態では酸化物半導体層2004a及び酸化物半導体層2004bの膜厚
を5nmとする。
体層2004a及び酸化物半導体層2004bとなるIn−Ga−Zn−O系非単結晶膜
の成膜条件と異ならせる。例えば、酸化物半導体層2004a及び酸化物半導体層200
4bとなるIn−Ga−Zn−O系非単結晶膜の成膜条件における酸素ガス流量とアルゴ
ンガス流量の比よりも酸化物半導体層2003となるIn−Ga−Zn−O系非単結晶膜
の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、酸化物半
導体層2004a及び酸化物半導体層2004bとなるIn−Ga−Zn−O系非単結晶
膜の成膜条件は、希ガス(アルゴン、またはヘリウムなど)雰囲気下(または酸素ガス1
0%以下、アルゴンガス90%以上)とし、酸化物半導体層2003となるIn−Ga−
Zn−O系非単結晶膜の成膜条件は、酸素雰囲気下(または酸素ガス流量とアルゴンガス
流量の比1:1以上)とする。
非単結晶膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよ
いし、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合
に用いられる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
電極215、電極216、及び電極217に適用可能な材料及び作製方法を適用して形成
することができる。電極2005a、電極2005b、及び電極2024としてチタン膜
の単層構造とする。
素プラズマ処理を行うことによりTFTをノーマリーオフとすることができる。また、プ
ラズマ処理を行うことにより、酸化物半導体層2003のエッチングによるダメージを回
復することができる。酸素プラズマ処理はO2、N2O、好ましくは酸素を含むN2、H
e、Ar雰囲気下で行うことが好ましい。また、上記雰囲気にCl2、CF4を加えた雰
囲気下で行ってもよい。
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる
。なお、保護絶縁層2007として非還元性の膜(酸化シリコン膜など)を用いることに
より上記酸素プラズマ処理を行ったTFTのチャネル領域が保護され、経時的な閾値電圧
のシフトを抑制することができる。
化インジウム酸化スズ合金(In2O3―SnO2、ITOと略記する)などを用いてス
パッタ法や真空蒸着法などにより形成される。このような材料のエッチング処理は塩酸系
の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチ
ング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O3―ZnO)を用い
ても良い。
断面図をそれぞれ図示している。図23(A1)は図23(A2)中のC1−C2線に沿
った断面図に相当する。図23(A1)において、保護絶縁膜2054上に形成される透
明導電膜2055は、入力端子として機能する接続用の端子電極である。また、図23(
A1)において、端子部では、ゲート配線と同じ材料で形成される第1の端子2051と
、ソース配線と同じ材料で形成される接続電極2053とがゲート絶縁層2052を介し
て重なり直接接して導通させている。また、接続電極2053と透明導電膜2055が保
護絶縁膜2054に設けられたコンタクトホールを介して直接接して導通させている。
それぞれ図示している。また、図23(B1)は図23(B2)中のD1−D2線に沿っ
た断面図に相当する。図23(B1)において、保護絶縁膜2054上に形成される透明
導電膜2055は、入力端子として機能する接続用の端子電極である。また、図23(B
1)において、端子部では、ゲート配線と同じ材料で形成される電極2056が、ソース
配線と電気的に接続される第2の端子2050の下方にゲート絶縁層2052を介して重
なる。電極2056は第2の端子2050とは電気的に接続しておらず、電極2056を
第2の端子2050と異なる電位、例えばフローティング、GND、0Vなどに設定すれ
ば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。ま
た、第2の端子2050は、保護絶縁膜2054を介して透明導電膜2055と電気的に
接続している。
。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第
2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
容量素子を完成させることができる。そして、これらを個々の画素に対応してマトリクス
状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製する
ための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブ
マトリクス基板と呼ぶ。
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子を端子
部に設ける。この第4の端子は、共通電極を固定電位、例えばGND、0Vなどに設定す
るための端子である。
晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を
組み合わせることができる。
、低電源電圧、例えばGND、0Vなどに設定するため、端子部に、カソードを低電源電
圧、例えばGND、0Vなどに設定するための第4の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第5の端子を設ける。
により、製造コストを低減する。そして駆動回路に用いるTFTのゲート電極とソース配
線、或いはドレイン配線を直接接続させることでコンタクトホールの数を少なくし、駆動
回路の占有面積を縮小化できる表示装置を提供することができる。
ることができる。
本実施の形態では、上記実施の形態6に示した表示装置の一例として発光表示装置につい
て説明する。また、本実施の形態では、一例としてエレクトロルミネッセンスを発光素子
として利用した発光表示装置について説明する。
化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子
と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
4は本実施の形態における表示装置の画素の回路構成を示す回路図である。
持容量素子852と、トランジスタ853と、発光素子854と、を有する。
の一方が信号線856に電気的に接続され、ソース及びドレインの他方に保持容量素子8
52を介して高電源電圧が与えられる。
的に接続され、ソース及びドレインの一方に高電源電圧が与えられる。
ス及びドレインの他方に電気的に接続され、第2端子に低電源電圧が与えられる。
される走査信号によりトランジスタ851がオン状態になり、所定の値の電圧であるビデ
オ信号(データ信号ともいう)が信号線856からトランジスタ853のゲートに入力さ
れる。
オフ状態になる。トランジスタ853がオン状態のとき、発光素子854の第1端子及び
第2端子の間に印加される電圧は、トランジスタ853のゲート電圧及び高電源電圧に応
じた値となる。このとき発光素子854に第1端子及び第2端子との間に印加された電圧
に応じて電流が流れ、発光素子854は流れる電流の量に応じた輝度で発光する。また、
保持容量素子852によりトランジスタ853のゲート電圧は一定時間保持されるため、
発光素子854は一定時間発光状態を維持する。
ジスタ851のオンとオフの切り替えによって、発光もしくは非発光の状態となる。よっ
て、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は
、1画素を複数の副画素に分割し、各副画素を図24に示す回路構成にして独立にデータ
信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法
は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
できる駆動回路の一部を画素部のTFTと同一基板上に形成することができる。また、信
号線駆動回路及び走査線駆動回路をNチャネル型TFTのみで作製することも可能である
。
チャネル型の場合を例に挙げて、画素の断面構造について説明する。図25(A)(B)
(C)の表示装置に用いられる駆動用TFTであるTFT7001、7011、7021
は、上記実施の形態に示すTFTと同様に作製でき、酸化物半導体層を半導体層として含
む信頼性の高いTFTである。
そして、基板上にTFT及び発光素子を形成し、基板とは逆側の面から発光を取り出す上
面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面か
ら発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発
光素子にも適用することができる。
2から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図25(A
)では、発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的
に接続されており、陰極7003上に発光層7004、陽極7005が順に積層されてい
る。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料
を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLiなどが望まし
い。そして発光層7004は、単数の層で構成されていても、複数の層が積層されるよう
に構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003上に
電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこ
れらの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材
料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステン
を含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイ
ンジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化
物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用い
ても良い。
相当する。図25(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
011がNチャネル型で、発光素子7012から発せられる光が陰極7017側に射出す
る場合の、画素の断面図を示す。図25(B)では、駆動用TFT7011と電気的に接
続された透光性を有する導電膜7013上に、発光素子7012の陰極7017が成膜さ
れており、陰極7017上に発光層7014、陽極7015が順に積層されている。なお
、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するた
めの遮蔽膜7016が成膜されていてもよい。陰極7017は、図25(A)の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば20
nmの膜厚を有するアルミニウム膜を、陰極7017として用いることができる。そして
発光層7014は、図25(A)と同様に、単数の層で構成されていても、複数の層が積
層されるように構成されていてもどちらでも良い。陽極7015は光を透過する必要はな
いが、図25(A)と同様に、透光性を有する導電性材料を用いて形成することができる
。そして遮蔽膜7016は、例えば光を反射する金属などを用いることができるが、金属
膜に限定されない。例えば黒の顔料を添加した樹脂などを用いることもできる。
に相当する。図25(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7017側に射出する。
では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7023上に、
発光素子7022の陰極7027が成膜されており、陰極7027上に発光層7024、
陽極7025が順に積層されている。陰極7027は、図25(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7027として
用いることができる。そして発光層7024は、図25(A)と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極70
25は、図25(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
22に相当する。図25(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7027側の両方に射出する。
L素子を設けることも可能である。
光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制
御用TFTが接続されている構成であってもよい。
26を用いて説明する。図26(A)は、第1の基板上に形成されたTFT及び発光素子
を、第2の基板との間にシール材によって封止した、本実施の形態の表示装置の上面図で
あり、図26(B)は、図26(A)のH−Iにおける断面図に相当する。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ムなど)やカバー材でパッケージング(封入)することが好ましい。
503b、及び走査線駆動回路4504a、4504bは、TFTを複数有しており、図
26(B)では、画素部4502に含まれるTFT4510と、信号線駆動回路4503
aに含まれるTFT4509とを例示している。
形態4に示すTFTを適用することができる。また実施の形態5に示すTFTを適用して
もよい。本実施の形態において、TFT4509、4510はNチャネル型TFTである
。
4517は、TFT4510のソース電極またはドレイン電極と電気的に接続されている
。なお発光素子4511の構成は、第1の電極4517、電界発光層4512、第2の電
極4513の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子4
511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変えること
ができる。
特に感光性の材料を用い、第1の電極4517上に開口部を形成し、その開口部の側壁が
連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
されていてもどちらでも良い。
4513及び隔壁4520上に保護層を形成してもよい。保護層としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜などを形成することができる。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
17と同じ導電膜から形成され、端子電極4516は、TFT4509、4510が有す
るソース電極及びドレイン電極と同じ導電膜から形成されている。
して電気的に接続されている。
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA
(エチレンビニルアセテート)を用いることができる。本実施の形態は充填材として窒素
を用いた。
、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、別途用意された基板上に単結晶半導体膜または多結晶半導体膜によって形成された駆動
回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、または走査線駆
動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図26の構
成に限定されない。
本実施の形態では、上記実施の形態6に示す表示装置の一例として電子ペーパについて説
明する。
泳動表示装置(電気泳動ディスプレイともいう)とも呼ばれており、紙と同じ読みやすさ
、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有して
いる。
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態4または実施の形
態5のTFTによって得られるアクティブマトリクス基板を用いることができる。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
は本実施の形態における電子ペーパの構造を示す断面図である。
設けられた絶縁層583、絶縁層584、及び絶縁層585と、絶縁層583乃至絶縁層
585に設けられた開口部を介してTFT581のソース電極またはドレイン電極に接す
る電極587と、電極587と、基板596に設けられた電極588との間に黒色領域5
90a及び白色領域590bと、周りに液体で満たされているキャビティ594を含む球
形粒子589と、球形粒子589の周りに設けられた充填剤595と、を有する。
半導体層として含む信頼性の高いTFTである。また、実施の形態5で示すTFTも本実
施のTFT581として適用することもできる。
とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極である第1の電極及び第
2の電極の間に配置し、第1の電極及び第2の電極に電位差を生じさせて球形粒子の向き
を制御することにより、表示を行う方法である。
帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜200μm程
度のマイクロカプセルを用いる。第1の電極と第2の電極との間に設けられるマイクロカ
プセルは、第1の電極と第2の電極によって、電場が与えられると、白い微粒子と、黒い
微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表
示素子が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて反射率が
高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認
識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示
した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置(単に
表示装置、または表示装置を具備する半導体装置ともいう)を遠ざけた場合であっても、
表示された像を保存しておくことが可能となる。
ペーパの駆動回路として用いることができる。また表示部のトランジスタも酸化物半導体
層を用いた薄膜トランジスタを適用することができるため、例えば同一基板に駆動回路及
び表示部を設けることもできる。
ことが可能である。例えば、電子ペーパを用いて、電子書籍(電子ブック)、ポスター、
電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適
用することができる。電子機器の一例を図28に示す。図28は、電子書籍2700の一
例を示している。
体で構成されている。筐体2701および筐体2703は、軸部2711により一体とさ
れており、該軸部2711を軸として開閉動作を行うことができる。このような構成によ
り、紙の書籍のような動作を行うことが可能となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図28では表示部2705)に文章を表示し、左側の表示部
(図28では表示部2707)に画像を表示することができる。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態では、上記実施の形態6における表示装置の一形態としてシステムオンパネ
ル型の表示装置について説明する。
システムオンパネル型の表示装置に適用することもできる。以下に具体的な構成について
説明する。
素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は
、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無
機EL(Electro Luminescence)、有機ELなどが含まれる。また
、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することが
できる。
パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。さらに
該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板
に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、
画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状
態であっても良いし、あらゆる形態があてはまる。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
ついて、図29を用いて説明する。
n−Ga−Zn−O系非単結晶膜を半導体層として含むTFT4010、4011、及び
液晶素子4013を、第2の基板4006との間にシール材4005によって封止した、
本実施の形態における表示装置の上面図であり、図29(B)は、図29(A1)(A2
)のM−Nにおける断面図に相当する。
、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。ま
た画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられてい
る。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシー
ル材4005と第2の基板4006とによって、液晶層4008と共に封止されている。
また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域
に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆
動回路4003が実装されている。
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図29(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図29(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
TFTを複数有しており、図29(B)では、画素部4002に含まれるTFT4010
と、走査線駆動回路4004に含まれるTFT4011とを例示している。TFT401
0、4011上には絶縁層4020、4021が設けられている。
形態4に示すTFTを適用することができる。また実施の形態5に示すTFTを適用して
もよい。本実施の形態において、TFT4010、4011はNチャネル型TFTである
。
れている。そして液晶素子4013の対向電極4031は第2の基板4006上に形成さ
れている。画素電極4030と対向電極4031と液晶層4008とが重なっている部分
が、液晶素子4013に相当する。なお、画素電極4030、対向電極4031はそれぞ
れ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、403
3を介して液晶層4008を挟持している。
210に適用可能な材料及び作製方法を適用することができる。
あり、画素電極4030と対向電極4031との間の距離(セルギャップ)を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極4031
は、TFT4010と同一基板上に設けられる共通電位線と電気的に接続される。共通接
続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極4031と共通電
位線とを電気的に接続することができる。なお、導電性粒子はシール材4005に含有さ
せる。
半透過型液晶表示装置でも適用できる。
着色層、表示素子に用いる電極という順に設ける例を示すが、偏光板は基板の内側に設け
てもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着
色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとし
て機能する遮光膜を設けてもよい。
させるため、TFTを保護層や平坦化絶縁膜として機能する絶縁層(絶縁層4020、絶
縁層4021)で覆う構成となっている。なお、保護層は、大気中に浮遊する有機物や金
属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保
護層は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素
膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸
化アルミニウム膜の単層、または積層で形成すればよい。本実施の形態では保護層をスパ
ッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。また非還元
膜を用いることにより保護層を還元防止層として機能させることもできる。
0の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護層として酸化珪素膜
を用いると、ソース電極及びドレイン電極として用いるアルミニウム膜のヒロック防止に
効果がある。
て、スパッタ法を用いて窒化珪素膜を形成する。保護層として窒化珪素膜を用いると、ナ
トリウムなどの可動イオンが半導体領域中に侵入して、TFTの電気特性を変化させるこ
とを抑制することができる。
い。
ミド、アクリル、ポリイミドアミド、ベンゾシクロブテン、ポリアミド、エポキシなどの
、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロ
ンガラス)などを用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、絶縁層4021を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷など)、ドクターナイフ、ロールコーター、カーテンコーター、ナ
イフコーターなどを用いることができる。絶縁層4021を材料液を用いて形成する場合
、ベークする工程で同時に、半導体層のアニール(300℃〜400℃)を行ってもよい
。絶縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作
製することが可能となる。
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
性材料を用いることができる。
いう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70%
以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.
1Ω・cm以下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、もしくはこれらの2種以上の共重合体などがあげられる。
002に与えられる各種信号及び電位は、FPC4018から供給されている。
0と同じ導電膜から形成され、端子電極4016は、TFT4010、4011のソース
電極及びドレイン電極と同じ導電膜で形成されている。
て電気的に接続されている。
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
形態における表示装置には上記実施の形態における論理回路を例えば駆動回路に用いるこ
とができ、表示部のTFTと同一工程により論理回路を作製することもできる。
。
上記実施の形態6乃至実施の形態10に示す表示装置は、さまざまな電子機器(遊技機も
含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ
、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ
、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装
置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲ
ーム機などが挙げられる。
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
を支持した構成を示している。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
31(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、においまたは赤外線を測定する機能を含むもの)、マイクロフォン9889)などを
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示
装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができ
る。図31(A)に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデ
ータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を
共有する機能を有する。なお、図31(A)に示す携帯型遊技機が有する機能はこれに限
定されず、様々な機能を有することができる。
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
9001に組み込まれた表示部9002の他、操作ボタン9003、外部接続ポート90
04、スピーカ9005、マイク9006などを備えている。
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部9002を指などで触れることにより行うことができる。
示モードであり、第2は、文字などの情報の入力を主とする入力モードである。第3は表
示モードと入力モードの2つのモードが混合した表示+入力モードである。
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部9002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
を有する検出装置を設けることで、携帯電話機9000の向き(縦か横か)を判断して、
表示部9002の画面表示を自動的に切り替えるようにすることができる。
作ボタン9003の操作により行われる。また、表示部9002に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
部9002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
02に掌や指を触れることで、掌紋、指紋などを撮像することで、本人認証を行うことが
できる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセン
シング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に
操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び
着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有
する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能で
ある。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表
示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置
9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通
信または有線通信により画像または入力情報を授受することができ、それぞれ充電可能な
バッテリーを有する。
である。
トさせることにより作製されるエンハンスメント型である酸化物半導体を用いた薄膜トラ
ンジスタについて説明する。
2と、ゲート電極5002上にゲート絶縁層5003と、ゲート絶縁層5003上に設け
られた酸化物半導体層5004と、ソース電極またはドレイン電極となる電極5005a
及び電極5005bと、を有する。
縁層5003としてSiON膜を100nm形成し、酸化物半導体層5004としてIn
−Ga−Zn−O系非単結晶膜を50nm形成し、電極5005a及び電極5005bと
してチタン膜を100nm形成した。
より、閾値電圧をシフトさせている。このとき酸素プラズマ処理は、処理室内を0.4P
aとし、アルゴンガスの流量/酸素の流量=10sccm/15sccmとし、RFパワ
ーを500Wとすることにより酸素をプラズマ状態にして行った。また、本実施例ではこ
のプラズマ処理を5分間行った。
33(B)に示す。
うに閾値電圧が負の値のノーマリーオンであるが、酸素プラズマ処理後のトランジスタは
、曲線5007に示すように閾値電圧が正の値のノーマリーオフである。このことからも
酸化物半導体を用いた薄膜トランジスタにおいて、酸素プラズマ処理を行うことにより、
トランジスタの閾値電圧が正の値にシフトし、エンハンスメント型になることがわかる。
102 トランジスタ
103 電源線
104 電源線
105 ノード
106 トランジスタ
107 トランジスタ
108 容量素子
109 容量素子
110 ノード
111 トランジスタ
113 トランジスタ
114 ノード
115 ノード
201 トランジスタ
202 トランジスタ
210 基板
212 ゲート絶縁層
215 電極
216 電極
217 電極
218 還元防止層
250 酸素空孔制御領域
321 トランジスタ
322 トランジスタ
323 トランジスタ
324 電源線
325 電源線
326 ノード
580 基板
581 TFT
583 絶縁層
584 絶縁層
585 絶縁層
587 電極
588 電極
589 球形粒子
594 キャビティ
595 充填剤
596 基板
701 画素部
702 走査線駆動回路
703 信号線駆動回路
704 画素
804 走査線
805 信号線
821 トランジスタ
822 液晶素子
823 保持容量素子
851 トランジスタ
852 保持容量素子
853 トランジスタ
854 発光素子
855 走査線
856 信号線
900 シフトレジスタ
901 レベルシフタ
902 バッファ
903 シフトレジスタ
904 ラッチ回路
905 ラッチ回路
906 レベルシフタ
907 バッファ
1111 ノード
1121 インバータ
1122 インバータ
1123 インバータ
2000 基板
2001 ゲート電極
2002 ゲート絶縁層
2003 酸化物半導体層
2004a 酸化物半導体層
2004b 酸化物半導体層
2005a 電極
2005b 電極
2007 保護絶縁層
2008 電極
2020 電極
2022 電極
2023 電極
2024 電極
2028 電極
2029 電極
2050 端子
2051 端子
2052 ゲート絶縁層
2053 接続電極
2054 保護絶縁膜
2055 透明導電膜
2056 電極
2111 ゲート電極
2112 ゲート電極
2131 酸化物半導体層
2132 酸化物半導体層
2141a 酸化物半導体層
2141b 酸化物半導体層
2142a 酸化物半導体層
2142b 酸化物半導体層
2191 バッファ層
2192 バッファ層
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
3011 論理回路
3012 論理回路
3013 論理回路
3111 トランジスタ
3112 トランジスタ
3113 トランジスタ
3121A インバータ
3121B インバータ
3121C インバータ
3122A インバータ
3122B インバータ
3122C インバータ
3123A インバータ
3123B インバータ
3123C インバータ
3131 トランジスタ
3132 トランジスタ
3133 トランジスタ
3140 NAND回路
3141 NAND回路
3142 NAND回路
3143 NAND回路
3171 ノード
3172 ノード
3173 ノード
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 TFT
4011 TFT
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極
4031 対向電極
4032 絶縁層
4035 スペーサ
4501 基板
4502 画素部
4503a 信号線駆動回路
4504a 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 TFT
4510 TFT
4511 発光素子
4512 電界発光層
4513 電極
4515 接続端子電極
4516 端子電極
4517 電極
4518a FPC
4519 異方性導電膜
4520 隔壁
5001 基板
5002 ゲート電極
5003 ゲート絶縁層
5004 酸化物半導体層
5005a 電極
5005b 電極
5006 曲線
5007 曲線
590a 黒色領域
590b 白色領域
7001 TFT
7002 発光素子
7003 陰極
7004 発光層
7005 陽極
7011 駆動用TFT
7012 発光素子
7013 導電膜
7014 発光層
7015 陽極
7016 遮蔽膜
7017 陰極
7021 駆動用TFT
7022 発光素子
7023 導電膜
7024 発光層
7025 陽極
7027 陰極
9000 携帯電話機
9001 筐体
9002 表示部
9003 操作ボタン
9004 外部接続ポート
9005 スピーカ
9006 マイク
9400 通信装置
9401 筐体
9402 操作ボタン
9403 外部入力端子
9404 マイク
9405 スピーカ
9406 発光部
9410 表示装置
9411 筐体
9412 表示部
9413 操作ボタン
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 入力手段(操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
Claims (3)
- 第1のトランジスタと、
第2のトランジスタと、を有し、
前記第1のトランジスタは、第1のゲート電極と、第1の酸化物半導体層を有し、
前記第2のトランジスタは、第2のゲート電極と、第2の酸化物半導体層を有し、
前記第1の酸化物半導体層は、前記第1のゲート電極と対向する面とは逆の面で還元防止層に接し、
前記第2の酸化物半導体層は、前記第2のゲート電極と対向する面とは逆の面で還元防止層とは接しなく、
前記第1のトランジスタは、エンハンスメント型のトランジスタであり、
前記第2のトランジスタは、デプレッション型のトランジスタであり、
前記第1のトランジスタは、前記第1の酸化物半導体層と電気的に接続された電極を有し、
前記電極は、前記第1の酸化物半導体層と前記還元防止層との間に設けられた領域を有することを特徴とする半導体装置。 - 第1のトランジスタと、
第2のトランジスタと、を有し、
前記第1のトランジスタは、第1のゲート電極と、第1の酸化物半導体層を有し、
前記第2のトランジスタは、第2のゲート電極と、第2の酸化物半導体層を有し、
前記第1の酸化物半導体層は、前記第1のゲート電極と対向する面とは逆の面で還元防止層に接し、
前記第2の酸化物半導体層は、前記第2のゲート電極と対向する面とは逆の面で還元防止層とは接しなく、
前記第1のトランジスタは、エンハンスメント型のトランジスタであり、
前記第2のトランジスタは、デプレッション型のトランジスタであり、
前記第1のトランジスタは、前記第1の酸化物半導体層と電気的に接続された電極を有し、
前記第1の酸化物半導体層は、前記電極と前記還元防止層との間に設けられた領域を有することを特徴とする半導体装置。 - 第1のトランジスタと、
第2のトランジスタと、を有し、
前記第1のトランジスタは、第1のゲート電極と、第1の酸化物半導体層を有し、
前記第2のトランジスタは、第2のゲート電極と、第2の酸化物半導体層を有し、
前記第1の酸化物半導体層は、前記第1のゲート電極と対向する面とは逆の面で還元防止層に接し、
前記第2の酸化物半導体層は、前記第2のゲート電極と対向する面とは逆の面で還元防止層とは接しなく、
前記第1のトランジスタは、エンハンスメント型のトランジスタであり、
前記第2のトランジスタは、デプレッション型のトランジスタであり、
前記還元防止層は、酸化シリコンまたは酸化アルミニウムであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246499A JP5732123B2 (ja) | 2008-10-31 | 2013-11-28 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281647 | 2008-10-31 | ||
JP2008281647 | 2008-10-31 | ||
JP2013246499A JP5732123B2 (ja) | 2008-10-31 | 2013-11-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244086A Division JP5426318B2 (ja) | 2008-10-31 | 2009-10-23 | 論理回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015079968A Division JP6246156B2 (ja) | 2008-10-31 | 2015-04-09 | 半導体装置及び半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014082504A JP2014082504A (ja) | 2014-05-08 |
JP5732123B2 true JP5732123B2 (ja) | 2015-06-10 |
Family
ID=42130624
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244086A Expired - Fee Related JP5426318B2 (ja) | 2008-10-31 | 2009-10-23 | 論理回路 |
JP2013246499A Active JP5732123B2 (ja) | 2008-10-31 | 2013-11-28 | 半導体装置 |
JP2015079968A Active JP6246156B2 (ja) | 2008-10-31 | 2015-04-09 | 半導体装置及び半導体装置の作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244086A Expired - Fee Related JP5426318B2 (ja) | 2008-10-31 | 2009-10-23 | 論理回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015079968A Active JP6246156B2 (ja) | 2008-10-31 | 2015-04-09 | 半導体装置及び半導体装置の作製方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7952392B2 (ja) |
JP (3) | JP5426318B2 (ja) |
KR (2) | KR101631454B1 (ja) |
CN (1) | CN101728383B (ja) |
TW (2) | TWI550827B (ja) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102197490B (zh) | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
US8106400B2 (en) | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5590868B2 (ja) * | 2008-12-11 | 2014-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2011027661A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2011034012A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, light emitting device, semiconductor device, and electronic device |
KR20170024130A (ko) * | 2009-10-21 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR101750982B1 (ko) | 2009-11-06 | 2017-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP5581677B2 (ja) * | 2009-12-04 | 2014-09-03 | セイコーエプソン株式会社 | 電気泳動表示装置及び電子機器 |
WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
WO2011074407A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN102822884A (zh) * | 2010-03-26 | 2012-12-12 | 夏普株式会社 | 显示装置和显示装置用阵列基板的制造方法 |
JP5714973B2 (ja) | 2010-05-21 | 2015-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8610180B2 (en) * | 2010-06-11 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Gas sensor and method for manufacturing the gas sensor |
WO2012002236A1 (en) | 2010-06-29 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
US8785241B2 (en) * | 2010-07-16 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5585339B2 (ja) | 2010-07-30 | 2014-09-10 | ソニー株式会社 | 固体撮像装置及びその駆動方法並びに電子機器 |
CN103069717B (zh) | 2010-08-06 | 2018-01-30 | 株式会社半导体能源研究所 | 半导体集成电路 |
WO2012029612A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target and method for manufacturing semiconductor device |
US8766253B2 (en) * | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI624878B (zh) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
TWI568181B (zh) * | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
US8581625B2 (en) | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
KR101922397B1 (ko) * | 2011-05-20 | 2018-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
TWI616873B (zh) * | 2011-05-20 | 2018-03-01 | 半導體能源研究所股份有限公司 | 儲存裝置及信號處理電路 |
TWI559683B (zh) * | 2011-05-20 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體積體電路 |
JP2013084333A (ja) | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
TWI497689B (zh) * | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | 半導體元件及其製造方法 |
TWI470809B (zh) * | 2011-12-29 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐 |
CN102636678B (zh) * | 2012-04-10 | 2015-01-21 | 北京大学 | 阈值电压退化测量电路 |
CN103474467B (zh) | 2012-06-05 | 2016-04-13 | 元太科技工业股份有限公司 | 薄膜晶体管结构及其阵列基板 |
US8933461B2 (en) * | 2012-08-09 | 2015-01-13 | Texas Instruments Incorporated | III-nitride enhancement mode transistors with tunable and high gate-source voltage rating |
JPWO2014034346A1 (ja) * | 2012-08-28 | 2016-08-08 | シャープ株式会社 | 複合型半導体装置 |
US20150214374A1 (en) * | 2012-08-30 | 2015-07-30 | Sharp Kabushiki Kaisha | Circuit board and display device |
KR102042483B1 (ko) * | 2012-09-24 | 2019-11-12 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
WO2014054563A1 (ja) * | 2012-10-03 | 2014-04-10 | シャープ株式会社 | 半導体装置及び表示装置 |
EP2768141A1 (en) | 2013-02-15 | 2014-08-20 | Technische Universität Darmstadt | Active loads, especially for use in inverter circuits |
DE102014208859B4 (de) * | 2013-05-20 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
KR102050447B1 (ko) * | 2013-06-28 | 2019-12-02 | 엘지디스플레이 주식회사 | 인버터, 그를 가지는 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
CN103412449B (zh) * | 2013-07-23 | 2015-11-18 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
KR102169861B1 (ko) * | 2013-11-07 | 2020-10-26 | 엘지디스플레이 주식회사 | 어레이기판 및 이의 제조방법 |
KR101536174B1 (ko) * | 2014-02-11 | 2015-07-14 | 연세대학교 산학협력단 | 산소 확산을 억제할 수 있는 반도체 소자 제조 방법 |
KR102354008B1 (ko) * | 2014-05-29 | 2022-01-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기 |
JP2016029719A (ja) * | 2014-07-17 | 2016-03-03 | 出光興産株式会社 | 薄膜トランジスタ |
TWI691088B (zh) | 2014-11-21 | 2020-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9852248B2 (en) * | 2014-12-22 | 2017-12-26 | Wallace W Lin | Transistor plasma charging eliminator |
US9996654B2 (en) * | 2014-12-22 | 2018-06-12 | Wallace W Lin | Transistor plasma charging evaluator |
CN104575425B (zh) * | 2015-01-09 | 2017-04-12 | 深圳市华星光电技术有限公司 | 扫描驱动电路及其与非门逻辑运算电路 |
FI20150334A (fi) | 2015-01-14 | 2016-07-15 | Artto Mikael Aurola | Paranneltu puolijohdekokoonpano |
WO2016113468A1 (en) * | 2015-01-14 | 2016-07-21 | Aurola Artto Mikael | A semiconductor logic element and a logic circuitry |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
TWI691512B (zh) | 2015-02-20 | 2020-04-21 | 日商橘生藥品工業股份有限公司 | Fc融合高親和性IgE受體α鏈 |
RU2613853C2 (ru) * | 2015-03-04 | 2017-03-21 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Многовходовый логический элемент И |
KR101596377B1 (ko) * | 2015-04-08 | 2016-02-22 | 실리콘 디스플레이 (주) | 정전용량 지문센서 |
CN105140271B (zh) * | 2015-07-16 | 2019-03-26 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 |
US9935127B2 (en) * | 2015-07-29 | 2018-04-03 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Control circuit of thin film transistor |
SG10201607278TA (en) * | 2015-09-18 | 2017-04-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic device |
WO2017064590A1 (en) * | 2015-10-12 | 2017-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10043917B2 (en) | 2016-03-03 | 2018-08-07 | United Microelectronics Corp. | Oxide semiconductor device and method of manufacturing the same |
FI20160183L (fi) * | 2016-07-14 | 2016-07-15 | Artto Mikael Aurola | Parannettu puolijohdekokoonpano |
WO2019066872A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR |
EP3588780B1 (en) * | 2018-06-28 | 2021-03-03 | IMEC vzw | Low power logic circuit |
US10700683B1 (en) * | 2018-08-28 | 2020-06-30 | Qualcomm Incorporated | Dynamic power supply shifting |
KR102130322B1 (ko) * | 2019-01-03 | 2020-07-06 | 청주대학교 산학협력단 | 박막 트랜지스터 논리회로 및 그 제조방법 |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
US11127719B2 (en) | 2020-01-23 | 2021-09-21 | Nvidia Corporation | Face-to-face dies with enhanced power delivery using extended TSVS |
US11699662B2 (en) * | 2020-01-23 | 2023-07-11 | Nvidia Corporation | Face-to-face dies with probe pads for pre-assembly testing |
US11616023B2 (en) | 2020-01-23 | 2023-03-28 | Nvidia Corporation | Face-to-face dies with a void for enhanced inductor performance |
CN112290931A (zh) * | 2020-12-07 | 2021-01-29 | 南京元络芯科技有限公司 | 基于化合物半导体的逻辑控制电路 |
Family Cites Families (140)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US757966A (en) * | 1903-02-28 | 1904-04-19 | John Madden | Machine for sewing corsets. |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
US4615102A (en) * | 1984-05-01 | 1986-10-07 | Fujitsu Limited | Method of producing enhancement mode and depletion mode FETs |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
EP0445535B1 (en) | 1990-02-06 | 1995-02-01 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method of forming an oxide film |
JP2585118B2 (ja) | 1990-02-06 | 1997-02-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
JP3057787B2 (ja) * | 1991-03-13 | 2000-07-04 | 日本電気株式会社 | Lsiのテスト回路 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
GB9520888D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Electronic devices comprising thin-film circuitry |
US5847410A (en) | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
US7633471B2 (en) * | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP4115841B2 (ja) * | 2001-03-16 | 2008-07-09 | ノバルティス アクチエンゲゼルシャフト | 眼科用レンズを注型成形するための型及び方法 |
JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US6788567B2 (en) * | 2002-12-02 | 2004-09-07 | Rohm Co., Ltd. | Data holding device and data holding method |
JP2004235180A (ja) * | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP2005191821A (ja) * | 2003-12-25 | 2005-07-14 | Seiko Epson Corp | コンパレータ回路及び電源回路 |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP4286738B2 (ja) | 2004-07-14 | 2009-07-01 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
BRPI0517560B8 (pt) | 2004-11-10 | 2018-12-11 | Canon Kk | transistor de efeito de campo |
JP5053537B2 (ja) * | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
RU2358354C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Светоизлучающее устройство |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CA2585190A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
JP5126730B2 (ja) * | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US8003449B2 (en) * | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
EP1834360A2 (en) | 2004-12-30 | 2007-09-19 | Koninklijke Philips Electronics N.V. | Enhancement - depletion semiconductor structure and method for making it |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI390735B (zh) | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7492028B2 (en) * | 2005-02-18 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP5250929B2 (ja) * | 2005-11-30 | 2013-07-31 | 凸版印刷株式会社 | トランジスタおよびその製造方法 |
JP2007158105A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 集積回路およびその製造方法 |
US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5135709B2 (ja) * | 2006-04-28 | 2013-02-06 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法 |
KR100801961B1 (ko) | 2006-05-26 | 2008-02-12 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP5127183B2 (ja) * | 2006-08-23 | 2013-01-23 | キヤノン株式会社 | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
JP5128792B2 (ja) * | 2006-08-31 | 2013-01-23 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
KR100790761B1 (ko) * | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP5121254B2 (ja) | 2007-02-28 | 2013-01-16 | キヤノン株式会社 | 薄膜トランジスタおよび表示装置 |
KR100858088B1 (ko) | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US8530891B2 (en) * | 2007-04-05 | 2013-09-10 | Idemitsu Kosan Co., Ltd | Field-effect transistor, and process for producing field-effect transistor |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) * | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
JP5294651B2 (ja) | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
KR101490112B1 (ko) | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
TWI413260B (zh) | 2008-07-31 | 2013-10-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
CN102197490B (zh) | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2009
- 2009-10-20 KR KR1020090099623A patent/KR101631454B1/ko active IP Right Grant
- 2009-10-22 TW TW104129343A patent/TWI550827B/zh active
- 2009-10-22 TW TW098135779A patent/TWI509775B/zh active
- 2009-10-23 JP JP2009244086A patent/JP5426318B2/ja not_active Expired - Fee Related
- 2009-10-26 US US12/605,607 patent/US7952392B2/en active Active
- 2009-10-30 CN CN200910209087.2A patent/CN101728383B/zh not_active Expired - Fee Related
-
2011
- 2011-05-26 US US13/116,372 patent/US8373443B2/en active Active
-
2013
- 2013-02-07 US US13/761,302 patent/US9083334B2/en active Active
- 2013-11-28 JP JP2013246499A patent/JP5732123B2/ja active Active
-
2014
- 2014-12-12 KR KR1020140178946A patent/KR101633698B1/ko active IP Right Grant
-
2015
- 2015-04-09 JP JP2015079968A patent/JP6246156B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR101631454B1 (ko) | 2016-06-17 |
KR20100048886A (ko) | 2010-05-11 |
JP2014082504A (ja) | 2014-05-08 |
US9083334B2 (en) | 2015-07-14 |
US20130147519A1 (en) | 2013-06-13 |
JP5426318B2 (ja) | 2014-02-26 |
TW201547003A (zh) | 2015-12-16 |
JP2015165579A (ja) | 2015-09-17 |
US20100109708A1 (en) | 2010-05-06 |
KR20150005495A (ko) | 2015-01-14 |
TWI509775B (zh) | 2015-11-21 |
CN101728383A (zh) | 2010-06-09 |
US8373443B2 (en) | 2013-02-12 |
JP2010135760A (ja) | 2010-06-17 |
TWI550827B (zh) | 2016-09-21 |
JP6246156B2 (ja) | 2017-12-13 |
CN101728383B (zh) | 2014-12-24 |
US20110221475A1 (en) | 2011-09-15 |
KR101633698B1 (ko) | 2016-06-27 |
TW201110322A (en) | 2011-03-16 |
US7952392B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6246156B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP7038182B2 (ja) | 表示装置 | |
JP6301434B2 (ja) | 半導体装置の作製方法 | |
JP6408529B2 (ja) | 表示装置 | |
US10181481B2 (en) | Display device | |
JP2022023094A (ja) | 半導体装置 | |
JP2015200891A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5732123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |