CN105911339B - Mos管阈值电压分布的测量系统及测量方法 - Google Patents

Mos管阈值电压分布的测量系统及测量方法 Download PDF

Info

Publication number
CN105911339B
CN105911339B CN201610219022.6A CN201610219022A CN105911339B CN 105911339 B CN105911339 B CN 105911339B CN 201610219022 A CN201610219022 A CN 201610219022A CN 105911339 B CN105911339 B CN 105911339B
Authority
CN
China
Prior art keywords
voltage
nmos tube
tube
pmos tube
measuring unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610219022.6A
Other languages
English (en)
Other versions
CN105911339A (zh
Inventor
叶立
张宁
王志利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610219022.6A priority Critical patent/CN105911339B/zh
Publication of CN105911339A publication Critical patent/CN105911339A/zh
Application granted granted Critical
Publication of CN105911339B publication Critical patent/CN105911339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/28—Arrangements for measuring currents or voltages or for indicating presence or sign thereof adapted for measuring in circuits having distributed constants

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明公开了一种MOS管阈值电压分布的测量系统，包括由多个测量单元并联构成的测量单元阵列以及处理单元。每个测量单元包括尺寸相同的串联的第一MOS管和第二MOS管，以及第三MOS管，第一MOS管和第二MOS管的连接点共同连接第三MOS管。各第一MOS管的漏/源极连接第一电压、栅极相连，各第二MOS管的栅极相连、源/漏极接地，各第三MOS管的源/漏极相连、栅极相连。处理单元通过控制各MOS管的开闭和栅极电压，获得第一MOS管的亚阈值S因子；以及第三MOS管打开和关闭时的测量单元阵列输出的第一总电流和第二总电流比值峰值，从而计算出第一MOS管和第二MOS管阈值电压正态分布的标准差。

Description

MOS管阈值电压分布的测量系统及测量方法
技术领域
本发明涉及CMOS模拟电路设计领域，特别涉及一种MOS管阈值电压分布的测量系统及测量方法。
背景技术
阈值电压是MOS晶体管的一个重要的电学参数，也是集成电路制造工艺中的重要控制参数。由于阈值电压时决定MOS晶体管能否导通的临界栅源电压，其大小及分布对电路乃至整个芯片的形成具有决定性的影响，因此需要采用正确的方法进行阈值电压的测量，从而准确地掌握集成电路工艺质量及工艺稳定状况。
图1所示为现有技术中MOS晶体管阈值电压的测量电路，通过对单个MOS晶体管的栅端VG、源端VS、漏端VD和衬底端VB四端施加相应的电压来测量MOS晶体管的性能。然而，这种方法的主要缺点在于一次测量只能获取一个MOS晶体管的性能，如果要获得全部MOS管的阈值电压分布，需要大量的测试，效率低下。
发明内容
本发明的目的在于提供一种能够高效准确地获取MOS管阈值电压分布特性的方法。
为达成上述目的，本发明提供一种NMOS管阈值电压分布的测量系统，其特征在于，包括：
由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一NMOS管和第二NMOS管，以及第三NMOS管，所述第一NMOS管的源极和第二NMOS管的漏极共同连接于第三NMOS管的漏极；所述测量单元阵列中，各所述第一NMOS管的漏极连接第一电压、栅极相连，各所述第二NMOS管的栅极相连、源极接地，各所述第三NMOS管的源极相连、栅极相连；
处理单元，通过将所述第一电压和各所述第二NMOS管和第三NMOS管的栅极电压设置为电源电压，打开各所述第二NMOS管和第三NMOS管，并控制各所述第一NMOS管的栅极电压从0V至电源电压变化以获取所述第一NMOS管的亚阈值S因子；通过将所述第一电压设置为小于等于200mV的低电压，设置各所述第二NMOS管的栅极电压将各所述第二NMOS管置于亚阈值区，分别在各所述第三NMOS管打开和关闭时控制各所述第一NMOS管的栅极电压从0V至电源电压变化，以测量在所述第三NMOS管打开时所述测量单元阵列输出的第一总电流和关闭时的所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；根据所述第一总电流和第二总电流比值峰值时所述第一NMOS管的栅极电压的电压值获得所述第三NMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得所述第一NMOS管和第二NMOS管阈值电压正态分布的标准差。
优选的，所述处理单元在所述第一NMOS管的栅极电压等于所述第二NMOS管的栅极电压时，获得所述第一总电流和第二总电流比值的峰值。
优选的，所述第三NMOS管打开时每一所述测量单元输出的第一电流满足以下公式：所述第三NMOS管关闭时每一所述测量单元输出的第二电流满足以下公式：
所述亚阈值区S因子满足以下公式：
其中I0为系数；VG为第一NMOS管和第二NMOS管的栅极电压；Vth1为第一NMOS管的阈值电压，Vth2为第二NMOS管的阈值电压，其均满足正态分布。
优选的，所述第一平均电流函数满足以下公式：
所述第二平均电流函数满足以下公式：
其中x＝VG-Vth1；y＝VG-Vth2；μ为阈值电压正态分布的均值。
根据本发明的另一方面，还提供了一种PMOS管阈值电压分布的测量系统，包括：
由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一PMOS管和第二PMOS管，以及第三PMOS管，所述第一PMOS管的漏极和第二PMOS管的源极共同连接于第三PMOS管的源极；所述测量单元阵列中，各所述第一PMOS管的源极连接第一电压、栅极相连，各所述第二PMOS管的栅极相连、漏极连接第二电压，各所述第三PMOS管的漏极相连、栅极相连；其中所述第一电压减去第二电压的差值小于等于0.1V；
处理单元，通过将所述第一电压和各所述第二PMOS管和第三PMOS管的栅极电压设置为电源电压，打开各所述第二PMOS管和第三PMOS管，并控制各所述第一PMOS管的栅极电压从0V至电源电压变化以获取所述第一PMOS管的亚阈值S因子；通过将所述第一电压设置为小于等于200mV的低电压，设置各所述第二PMOS管的栅极电压将各所述第二PMOS管置于亚阈值区，分别在各所述第三PMOS管打开和关闭时控制各所述第一PMOS管的栅极电压从0V至电源电压变化，以测量在所述第三PMOS管打开时所述测量单元阵列输出的第一总电流和关闭时的所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；根据所述第一总电流和第二总电流比值峰值时所述第一PMOS管的栅极电压的电压值获得所述第三PMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得所述第一PMOS管和第二PMOS管阈值电压正态分布的标准差。
优选的，所述处理单元在所述第一PMOS管的栅极电压等于所述第二PMOS管的栅极电压时，获得所述第一总电流和第二总电流比值的峰值。
优选的，所述第三PMOS管打开时每一所述测量单元输出的第一电流满足以下公式：
所述第三PMOS管关闭时每一所述测量单元输出的第二电流满足以下公式：
所述亚阈值区S因子满足以下公式：
其中I0为系数；VG为第一PMOS管和第二PMOS管的栅极电压；Vth1为第一PMOS管的阈值电压，Vth2为第二PMOS管的阈值电压，且均满足正态分布。
优选的，所述第一平均电流函数满足以下公式：
所述第二平均电流函数满足以下公式：
其中x＝VG-Vth1；y＝VG-Vth2；μ为阈值电压正态分布的均值。
根据本发明的另一方面，还提供了一种NMOS管阈值电压分布的测量方法，包括：提供由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一NMOS管和第二NMOS管，以及第三NMOS管，所述第一NMOS管的源极和第二NMOS管的漏极共同连接于第三NMOS管的漏极；所述测量单元阵列中，各所述第一NMOS管的漏极连接第一电压、栅极相连，各所述第二NMOS管的栅极相连、源极接地，各所述第三NMOS管的源极相连、栅极相连；将所述第一电压和各所述第二NMOS管和第三NMOS管的栅极电压设置为电源电压，打开各所述第二NMOS管和第三NMOS管，并控制各所述第一NMOS管的栅极电压从0V至电源电压变化以获取所述第一NMOS管的亚阈值S因子；将所述第一电压设置为小于等于200mV的低电压，设置各所述第二NMOS管的栅极电压将各所述第二NMOS管置于亚阈值区，分别在各所述第三NMOS管打开和关闭时控制各所述第一NMOS管的栅极电压从0V至电源电压变化，以测量在所述第三NMOS管打开时所述测量单元阵列输出的第一总电流和关闭时的所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；根据所述第一总电流和第二总电流比值峰值时所述第一NMOS管的栅极电压的电压值获得所述第三NMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得所述第一NMOS管和第二NMOS管阈值电压正态分布的标准差。
根据本发明的另一方面，还提供了一种PMOS管阈值电压分布的测量方法，包括：提供由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一PMOS管和第二PMOS管，以及第三PMOS管，所述第一PMOS管的漏极和第二PMOS管的源极共同连接于第三PMOS管的源极；所述测量单元阵列中，各所述第一PMOS管的源极连接第一电压、栅极相连，各所述第二PMOS管的栅极相连、漏极连接第二电压，各所述第三PMOS管的漏极相连、栅极相连；其中所述第一电压减去第二电压的差值小于等于0.1V；将所述第一电压和各所述第二PMOS管和第三PMOS管的栅极电压设置为电源电压，打开各所述第二PMOS管和第三PMOS管，并控制各所述第一PMOS管的栅极电压从0V至电源电压变化以获取所述第一PMOS管的亚阈值S因子；将所述第一电压设置为小于等于200mV的低电压，设置各所述第二PMOS管的栅极电压将各所述第二PMOS管置于亚阈值区，分别在各所述第三PMOS管打开和关闭时控制各所述第一PMOS管的栅极电压从0V至电源电压变化，以测量在所述第三PMOS管打开时所述测量单元阵列输出的第一总电流和关闭时的所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；根据所述第一总电流和第二总电流比值峰值时所述第一PMOS管的栅极电压的电压值获得所述第三PMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得所述第一PMOS管和第二PMOS管阈值电压正态分布的标准差。
本发明的MOS管阈值电压分布测量方法和系统无需一个一个单独对每个MOS管进行测量，而是利用MOS管阈值电压呈正态分布的特性，通过测量电路的设计对整个测量单元阵列的全部MOS管同时测量从而计算出阈值电压正态分布的标准差，提高了阈值电压分布获取的效率和准确性。
附图说明
图1为现有技术中MOS晶体管阈值电压的测量电路；
图2为本发明一实施例的NMOS管阈值电压分布的测量系统的示意图；
图3为根据本发明一实施例在第三NMOS管打开和关闭时测量单元阵列输出的第一总电流和第二总电流的比值与第一NMOS管栅极电压的关系示意图；
图4为本发明一实施例的NMOS管阈值电压分布测量系统得到的标准差和仿真直接得到的标准差的关系示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
如图2所示，在本发明的一实施例中，NMOS管阈值电压分布的测量系统包括测量单元阵列1和处理单元2。其中，测量单元阵列1由多个测量单元11并联构成，每个测量单元11包括尺寸相同且串联的第一NMOS管M1和第二NMOS管M2，以及第三NMOS管M3。每个测量单元11中三个NMOS管的连接关系如下：
第一NMOS管M1的源极和第二NMOS管M2的漏极共同连接于第三NMOS管M3的漏极；各第一NMOS管M1的漏极均连接第一电压V1、栅极相连由栅极电压VG1控制；各第二NMOS管M2的栅极相连由栅极电压VG2控制、源极均连接第二电压V2，本实施例中第二电压V2为地GND，即各第二NMOS管M2的源极均接地；各第三NMOS管M3的源极相连、栅极相连由栅极电压Vc控制。
处理单元2与测量单元阵列相连，用于控制每个测量单元中NMOS管的栅极电压、对测量单元阵列的输出电流进行测量，并进行相应运算而获得全部的第一和第二NMOS管M1、M2阈值电压的正态分布特性。具体来说，首先，处理单元2将第一电压V1和各第二NMOS管M2的栅极电压VG2以及第三NMOS管M3的栅极电压Vc设置为电源电压VDD，打开各第二NMOS管M2和第三NMOS管M3，并控制各第一NMOS管的栅极电压VG1从0V至电源电压VDD变化，同时测量测量单元阵列输出的总电流。由于这些测量单元11是并联连接的，因此将测量的总电流除以测量单元的个数也就能够得到每个测量单元的电流，以及每个测量单元输出电流随电压VG1变化的曲线，从该曲线的最大斜率处即可提取出第一NMOS管M1的亚阈值S因子(亚阈值摆幅)，其满足
接着，处理单元将第一电压V1设置为低电压，较佳的是设置为200mV以下，同时设置栅极电压VG2使得各第二NMOS管M2置于亚阈值区，然后在第三NMOS管M3打开时对第一NMOS管的栅极电压VG1进行扫描(即控制VG1从0V至电源电压VDD变化)，并相应测量测量单元阵列1输出的第一总电流、在第三NMOS管M3关闭时再次控制第一NMOS管的栅极电压VG1从0V至电源电压VDD变化，并相应测量测量单元阵列1输出的第二总电流。同样的，将第一总电流和第二总电流除以测量单元的个数就能够得到每个测量单元在第三NMOS管M3打开时输出的第一电流Ion和在第三NMOS管M3关闭时输出的第二电流Ioff。之后，处理单元2根据第一总电流和第二总电流获得两者比值的峰值，以及峰值时对应的第一NMOS管的栅极电压VG1的电压值，根据该电压值获得第三NMOS管打开时每个测量单元的第一平均电流函数SIon和关闭时每个测量单元的第二平均电流函数SIoff，最后根据第一平均电流函数SIon、第二平均电流函数SIoff、亚阈值S因子和电流比值的峰值计算出第一NMOS管和第二NMOS管阈值电压正态分布的标准差。
具体过程如下：
图3所示为第一总电流和第二总电流电流比的曲线，可以发现理想状态下当VG1＝VG2时，电流比值的峰值取到最大，因此在本实施例中处理单元可将VG1＝VG2时的电流比值作为比值峰值，并根据VG1＝VG2获得每个测量单元在第三NMOS管M3打开和关闭时的平均电流的函数。而由于测量单元阵列的总电流比值与每个测量单元的平均电流比值是相同的，因此可以认为峰值AP满足公式：
当VG1＝VG2，第三NMOS管M3为关闭时，此时每个测量单元的电流由NMOS管M1、M2中阈值电压Vth较大的一方决定，即
而当第三NMOS管M3为打开，每个测量单元的电流可以认为只由NMOS管M1决定，即
其中I0为系数；Vth1为第一NMOS管的阈值电压，Vth2为第二NMOS管的阈值电压，由于测量单元阵列具有很多个测量单元，且每个测量单元中NMOS管M1和M2尺寸完全相同，因此可以认为Vth1和Vth2均满足同一正态分布。
因为Vth1服从正态分布，其标准差为σ，所以x＝VG-Vth1也满足正态分布(均值为μ,标准差为σ)，那么NMOS管M3打开时的第一平均电流函数为：
NMOS管M3关闭时的第二平均电流函数为：
其中，
由此，电流比的峰值
另一方面，亚阈值区S因子满足：
那么根据峰值AP和S因子的值就能够求得第一NMOS管M1的阈值电压分布的标准差，由于NMOS管M1和M2尺寸完全相同，也同样获得了NMOS管M2的阈值电压分布的标准差：
根据上述方法利用Monte-Carlo仿真得到NMOS管M3打开和关闭时，测量单元阵列的总电流比曲线，取得该曲线上的峰值AP，以及取得NMOS管M1的S因子，根据峰值AP和S因子计算出σ，请参见下表最右列。同时采用现有方式直接读取仿真各NMOS管的阈值电压，得到阈值电压的标准差，参见下表最左列。下表中列了25种不同尺寸的NMOS管的结果，可以发现通过AP和S计算得到的σ与直接得到的σ线性度很好，如图4所示。
sigma AP S Calculated sigma
2.923E-02 1.232 10.13 2.769E-02
1.849E-02 1.085 9.976 1.758E-02
1.311E-02 1.041 9.823 1.253E-02
1.075E-02 1.026 9.727 1.012E-02
1.021E-02 1.024 9.701 9.750E-03
2.394E-02 1.18 10.88 2.297E-02
1.514E-02 1.072 10.93 1.482E-02
1.071E-02 1.035 10.9 1.045E-02
8.749E-03 1.023 10.86 8.528E-03
8.301E-03 1.021 10.85 8.161E-03
2.075E-02 1.138 10.98 2.011E-02
1.315E-02 1.056 11.09 1.293E-02
9.329E-03 1.028 11.09 9.203E-03
7.641E-03 1.018 11.06 7.417E-03
7.258E-03 1.017 11.05 7.217E-03
1.856E-02 1.111 11.02 1.808E-02
1.179E-02 1.045 11.14 1.157E-02
8.387E-03 1.022 11.14 8.133E-03
6.888E-03 1.015 11.12 6.739E-03
6.548E-03 1.013 11.11 6.283E-03
6.010E-03 1.013 10.87 6.422E-03
3.969E-03 1.006 10.94 4.342E-03
2.993E-03 1.003 10.94 3.073E-03
2.586E-03 1.002 10.92 2.514E-03
2.498E-03 1.002 10.91 2.516E-03
需要注意的是，上述实施例针对的是NMOS管组成的阵列。对于PMOS管组成的阵列，每个测量单元中三个PMOS管的连接关系作相应调整：每个测量单元包括尺寸相同的串联的第一PMOS管和第二PMOS管，以及第三PMOS管，第一PMOS管的漏极和第二PMOS管的源极共同连接于第三PMOS管的源极；各第一PMOS管的源极连接第一电压V1、栅极相连由栅极电压VG1控制；各第二PMOS管的栅极相连由栅极电压VG2控制、漏极连接第二电压V2；各第三PMOS管的漏极相连、栅极相连由栅极电压Vc控制。其中，第二电压比第一电压最多小0.1V。处理单元的其他处理动作与上述实施例基本相同，不再另行赘述。
虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种NMOS管阈值电压分布的测量系统，其特征在于，包括：
由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一NMOS管和第二NMOS管，以及第三NMOS管，所述第一NMOS管的源极和第二NMOS管的漏极共同连接于第三NMOS管的漏极；所述测量单元阵列中，各所述第一NMOS管的漏极连接第一电压、栅极相连，各所述第二NMOS管的栅极相连、源极接地，各所述第三NMOS管的源极相连、栅极相连；
处理单元，通过将所述第一电压和各所述第二NMOS管和第三NMOS管的栅极电压设置为电源电压，打开各所述第二NMOS管和第三NMOS管，并控制各所述第一NMOS管的栅极电压从0V至电源电压变化以获取各所述第一NMOS管的亚阈值S因子；通过将所述第一电压设置为小于等于200mV的低电压，设置各所述第二NMOS管的栅极电压将各所述第二NMOS管置于亚阈值区，在各所述第三NMOS管打开时控制各所述第一NMOS管的栅极电压从0V至电源电压变化以及在各所述第三NMOS管关闭时控制各所述第一NMOS管的栅极电压从0V至电源电压变化，以测量在各所述第三NMOS管打开时所述测量单元阵列输出的第一总电流和关闭时所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；根据所述第一总电流和第二总电流比值峰值时各所述第一NMOS管的栅极电压的电压值获得各所述第三NMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及根据所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得各所述第一NMOS管和各所述第二NMOS管阈值电压正态分布的标准差。
2.根据权利要求1所述的测量系统，其特征在于，所述处理单元在所述第一NMOS管的栅极电压等于所述第二NMOS管的栅极电压时，获得所述第一总电流和第二总电流比值的峰值。
3.根据权利要求2所述的测量系统，其特征在于，
所述第三NMOS管打开时每一所述测量单元输出的第一电流满足以下公式：
所述第三NMOS管关闭时每一所述测量单元输出的第二电流满足以下公式：
所述亚阈值区S因子满足以下公式：
其中I0为系数；IDS为第一NMOS管的源漏电流，VG为第一NMOS管和第二NMOS管的栅极电压；Vth1为第一NMOS管的阈值电压，Vth2为第二NMOS管的阈值电压，其均满足正态分布。
4.根据权利要求3所述的测量系统，其特征在于，
所述第一平均电流函数满足以下公式：
所述第二平均电流函数满足以下公式：
其中x＝VG-Vth1；y＝VG-Vth2；σ为阈值电压的标准差，μ为阈值电压正态分布的均值。
5.一种PMOS管阈值电压分布的测量系统，其特征在于，包括：
由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一PMOS管和第二PMOS管，以及第三PMOS管，所述第一PMOS管的漏极和第二PMOS管的源极共同连接于第三PMOS管的源极；所述测量单元阵列中，各所述第一PMOS管的源极连接第一电压、栅极相连，各所述第二PMOS管的栅极相连、漏极连接第二电压，各所述第三PMOS管的漏极相连、栅极相连；其中所述第一电压减去第二电压的差值小于等于0.1V；
处理单元，通过将所述第一电压和各所述第二PMOS管和第三PMOS管的栅极电压设置为电源电压，打开各所述第二PMOS管和第三PMOS管，并控制各所述第一PMOS管的栅极电压从0V至电源电压变化以获取各所述第一PMOS管的亚阈值S因子；通过将所述第一电压设置为小于等于200mV的低电压，设置各所述第二PMOS管的栅极电压将各所述第二PMOS管置于亚阈值区，在各所述第三PMOS管打开时控制各所述第一PMOS管的栅极电压从0V至电源电压变化以及在各所述第三PMOS管关闭时控制各所述第一PMOS管的栅极电压从0V至电源电压变化，以测量在各所述第三PMOS管打开时所述测量单元阵列输出的第一总电流和关闭时所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；根据所述第一总电流和第二总电流比值峰值时各所述第一PMOS管的栅极电压的电压值获得各所述第三PMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得各所述第一PMOS管和各所述第二PMOS管阈值电压正态分布的标准差。
6.根据权利要求5所述的测量系统，其特征在于，所述处理单元在所述第一PMOS管的栅极电压等于所述第二PMOS管的栅极电压时，获得所述第一总电流和第二总电流比值的峰值。
7.根据权利要求6所述的测量系统，其特征在于，
所述第三PMOS管打开时每一所述测量单元输出的第一电流满足以下公式：
所述第三PMOS管关闭时每一所述测量单元输出的第二电流满足以下公式：
所述亚阈值区S因子满足以下公式：
其中I0为系数；IDS为第一PMOS管的源漏电流，VG为第一PMOS管和第二PMOS管的栅极电压；Vth1为第一PMOS管的阈值电压，Vth2为第二PMOS管的阈值电压，其均满足正态分布。
8.根据权利要求7所述的测量系统，其特征在于，
所述第一平均电流函数满足以下公式：
所述第二平均电流函数满足以下公式：
其中x＝VG-Vth1；y＝VG-Vth2；σ为阈值电压的标准差，μ为阈值电压正态分布的均值。
9.一种NMOS管阈值电压分布的测量方法，其特征在于，包括：
提供由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一NMOS管和第二NMOS管，以及第三NMOS管，所述第一NMOS管的源极和第二NMOS管的漏极共同连接于第三NMOS管的漏极；所述测量单元阵列中，各所述第一NMOS管的漏极连接第一电压、栅极相连，各所述第二NMOS管的栅极相连、源极接地，各所述第三NMOS管的源极相连、栅极相连；
将所述第一电压和各所述第二NMOS管和第三NMOS管的栅极电压设置为电源电压，打开各所述第二NMOS管和第三NMOS管，并控制各所述第一NMOS管的栅极电压从0V至电源电压变化以获取各所述第一NMOS管的亚阈值S因子；
将所述第一电压设置为小于等于200mV的低电压，设置各所述第二NMOS管的栅极电压将各所述第二NMOS管置于亚阈值区，在各所述第三NMOS管打开时控制各所述第一NMOS管的栅极电压从0V至电源电压变化以及在各所述第三NMOS管关闭时控制各所述第一NMOS管的栅极电压从0V至电源电压变化，以测量在各所述第三NMOS管打开时所述测量单元阵列输出的第一总电流和关闭时所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；
根据所述第一总电流和第二总电流比值峰值时各所述第一NMOS管的栅极电压的电压值获得各所述第三NMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及
根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得各所述第一NMOS管和各所述第二NMOS管阈值电压正态分布的标准差。
10.一种PMOS管阈值电压分布的测量方法，其特征在于，包括：
提供由多个测量单元并联构成的测量单元阵列，每个所述测量单元包括尺寸相同的串联的第一PMOS管和第二PMOS管，以及第三PMOS管，所述第一PMOS管的漏极和第二PMOS管的源极共同连接于第三PMOS管的源极；所述测量单元阵列中，各所述第一PMOS管的源极连接第一电压、栅极相连，各所述第二PMOS管的栅极相连、漏极连接第二电压，各所述第三PMOS管的漏极相连、栅极相连；其中所述第一电压减去第二电压的差值小于等于0.1V；
将所述第一电压和各所述第二PMOS管和第三PMOS管的栅极电压设置为电源电压，打开各所述第二PMOS管和第三PMOS管，并控制各所述第一PMOS管的栅极电压从0V至电源电压变化以获取各所述第一PMOS管的亚阈值S因子；
将所述第一电压设置为小于等于200mV的低电压，设置各所述第二PMOS管的栅极电压将各所述第二PMOS管置于亚阈值区，在各所述第三PMOS管打开时控制各所述第一PMOS管的栅极电压从0V至电源电压变化以及在各所述第三PMOS管关闭时控制各所述第一PMOS管的栅极电压从0V至电源电压变化，以测量在各所述第三PMOS管打开时所述测量单元阵列输出的第一总电流和关闭时所述测量单元阵列输出的第二总电流并获得所述第一总电流和第二总电流比值的峰值；
根据所述第一总电流和第二总电流比值峰值时各所述第一PMOS管的栅极电压的电压值获得各所述第三PMOS管打开时每个所述测量单元的第一平均电流函数和关闭时每个所述测量单元的第二平均电流函数；以及
根据所述第一平均电流函数、第二平均电流函数、所述第一总电流和第二总电流比值的峰值和所述亚阈值S因子获得各所述第一PMOS管和各所述第二PMOS管阈值电压正态分布的标准差。
CN201610219022.6A 2016-04-11 2016-04-11 Mos管阈值电压分布的测量系统及测量方法 Active CN105911339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610219022.6A CN105911339B (zh) 2016-04-11 2016-04-11 Mos管阈值电压分布的测量系统及测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610219022.6A CN105911339B (zh) 2016-04-11 2016-04-11 Mos管阈值电压分布的测量系统及测量方法

Publications (2)

Publication Number Publication Date
CN105911339A CN105911339A (zh) 2016-08-31
CN105911339B true CN105911339B (zh) 2019-01-18

Family

ID=56745847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610219022.6A Active CN105911339B (zh) 2016-04-11 2016-04-11 Mos管阈值电压分布的测量系统及测量方法

Country Status (1)

Country Link
CN (1) CN105911339B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109541427B (zh) * 2018-12-05 2021-04-13 上海华力微电子有限公司 晶体管电性测试结构及测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636678A (zh) * 2012-04-10 2012-08-15 北京大学 阈值电压退化测量电路
CN102998513A (zh) * 2012-11-01 2013-03-27 长沙景嘉微电子股份有限公司 一种mos管阈值电压测试电路
CN103064000A (zh) * 2013-01-05 2013-04-24 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103137051A (zh) * 2013-03-04 2013-06-05 陈鑫 快速检验像素驱动电路驱动管阈值补偿效果的测试电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636678A (zh) * 2012-04-10 2012-08-15 北京大学 阈值电压退化测量电路
CN102998513A (zh) * 2012-11-01 2013-03-27 长沙景嘉微电子股份有限公司 一种mos管阈值电压测试电路
CN103064000A (zh) * 2013-01-05 2013-04-24 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103137051A (zh) * 2013-03-04 2013-06-05 陈鑫 快速检验像素驱动电路驱动管阈值补偿效果的测试电路

Also Published As

Publication number Publication date
CN105911339A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN101976283B (zh) Bsimsoi4直流模型参数的确定方法
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN104571251B (zh) 基准电压产生装置
CN108388721B (zh) Soi nmos总剂量辐射多偏置点电流模型建模方法
CN104460799B (zh) Cmos基准电压源电路
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
Versari et al. Hot-carrier reliability in submicrometer LDMOS transistors
CN109274340A (zh) 一种宽带限幅放大器电路
CN105911339B (zh) Mos管阈值电压分布的测量系统及测量方法
CN106055007B (zh) 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路
CN110045779A (zh) 一种电压选择电路及方法
Oyedeji et al. Cylindrical surrounding double-gate MOSFET based amplifier: A circuit perspective
CN207039555U (zh) 一种施密特触发器电路
Manghisoni et al. Assessment of a low-power 65 nm CMOS technology for analog front-end design
Gang et al. Ternary logic circuit design based on single electron transistors
CN105469818B (zh) 读出放大器
CN102981550A (zh) 一种低压低功耗cmos电压源
Enz et al. Nanoscale MOSFET modeling for low-power RF design using the inversion coefficient
CN106681418B (zh) 具有宽输入电压范围和可调阈值电压的输入电路
CN102270263A (zh) 一种肖特基源漏双栅结构mosfet阈值电压解析模型
CN108563277A (zh) 一种基于cmos的指数波形电流产生电路
CN104333337B (zh) Ab类运算放大器的静态电流控制电路
CN103532542B (zh) 一种用于时钟树的反相器电路
CN108227814A (zh) 一种源跟随电路
Xiu-long et al. A circuit macromodel of high voltage LDMOS based on numerical simulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant