CN105067985B - 基于nbti效应pmos管参数退化的失效预警装置 - Google Patents
基于nbti效应pmos管参数退化的失效预警装置 Download PDFInfo
- Publication number
- CN105067985B CN105067985B CN201510439346.6A CN201510439346A CN105067985B CN 105067985 B CN105067985 B CN 105067985B CN 201510439346 A CN201510439346 A CN 201510439346A CN 105067985 B CN105067985 B CN 105067985B
- Authority
- CN
- China
- Prior art keywords
- circuit
- pmos
- early warning
- switch
- warning failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种基于NBTI效应PMOS管参数退化的失效预警装置,包括依次连接的负偏压电荷泵电路、参数监测电路、信号处理电路以及信号锁存输出电路,负荷电荷泵电路输出‑VDD到0V连续可调的负偏压至参数监测电路,参数监测电路将‑VDD到0V连续可调的负偏压施加至待失效预警PMOS管,施加VDD电压至标准PMOS管,待失效预警PMOS管加速退化,输出两者阈值电压至信号处理电路,信号处理电路对两个阈值电压进行处理生成模拟信号输出至信号锁存输出电路,信号锁存输出电路将模拟信号与第一参考电压比较,生成预警信号,实现对失效预警PMOS管的参数退化失效预警,确保高性能集成电路的稳定性。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及基于NBTI效应PMOS管参数退化的失效预警装置。
背景技术
现阶段,高性能CMOS集成电路已经广泛应用于各种电子系统中,而作为其构成基础的MOS管性能参数的稳定性对集成电路性能起着至关重要的作用,即使MOS管性能指标的轻微漂移就会导致集成电路性能的严重退化。随着工艺尺寸的减小,集成电路的电源电压不断降低会导致相应的电流密度和芯片局部温度不断升高;而栅氧化层进一步变薄会导致器件内部电场增大,这两方面因素会加剧PMOS管的负偏压温度不稳定性,造成器件寿命的严重下降。
NBTI效应(Negative Bias Temperature Instabilit,负偏置温度不稳定性)指的是在高温和负栅压偏置应力下的PMOS管的退化效应,它导致了阈值电压的漂移、漏极饱和电流和跨导的下降。NBTI效应是由于硅氧化层界面的Si-H键解离引起的,并且这种效应PMOS比NMOS表现的更为严重。在PMOS器件中,反型层中的空穴能够隧穿到氧化层,与Si-H键发生相互作用,并使Si-H键的键合强度减弱。当受到热激发或是其它扰动因素时,Si-H键很容易断裂,并释放出H原子,从而导致Si悬挂键界面陷阱。界面陷阱的数量与游离出去的H原子数量相等,且与MOS管的栅源电压和氧化层电场成强函数关系。因为阈值电压漂移△Vth与界面陷阱数量成正比,所以NBTI效应影响的程度取决于PMOS管承受应力的强度和时间。
一些高性能集成电路在使用过程中由于NBTI效应的影响性能会严重下降,而在超深亚微米工艺中,很多集成电路厂商为了降低NBTI效应的影响,只能通过牺牲电路性能来保证芯片的寿命。目前对NBTI效应的研究主要集中在集成电路性能退化方面,而对PMOS管在线监测、预警以及对集成电路敏感部分的补偿研究相对较少,难以保证高性能集成电路的稳定性。
发明内容
基于此,有必要针对目前尚无一种装置能够PMOS管参数退化进行失效预警的问题,提供一种基于NBTI效应PMOS管参数退化的失效预警装置,以实现对PMOS管参数退化失效预警,确保高性能集成电路的稳定性。
一种基于NBTI效应PMOS管参数退化的失效预警装置,包括依次连接的负偏压电荷泵电路、参数监测电路、信号处理电路以及信号锁存输出电路,其中,所述参数监测电路中内置有标准PMOS管以及连接待失效预警PMOS管的接口,所述接口包括源极接口、漏极接口以及栅极接口;
所述负偏压电荷泵电路产生-VDD到0V连续可调的负偏压,并输出-VDD到0V连续可调的负偏压至所述参数监测电路,所述参数监测电路施加-VDD到0V连续可调的负偏压至所述待失效预警PMOS管的接口,施加VDD电压至所述标准PMOS管,所述参数监测电路监测标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压,并输出标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压至所述信号处理电路,所述信号处理电路对标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压进行处理,生成模拟信号,并输出所述模拟信号至所述信号锁存输出电路,所述信号锁存输出电路将所述模拟信号与第一参考电压比较,生成预警信号。
本发明基于NBTI效应PMOS管参数退化的失效预警装置,包括依次连接的负偏压电荷泵电路、参数监测电路、信号处理电路以及信号锁存输出电路,其中,所述参数监测电路中内置有标准PMOS管以及连接待失效预警PMOS管的接口,所述接口包括源极接口、漏极接口以及栅极接口,负荷电荷泵电路输出-VDD到0V连续可调的负偏压至参数监测电路,参数监测电路将-VDD到0V连续可调的负偏压施加至待失效预警PMOS管,施加VDD电压至标准PMOS管,待失效预警PMOS管加速退化,输出两者阈值电压至信号处理电路,信号处理电路对两个阈值电压进行处理生成模拟信号输出至信号锁存输出电路,信号锁存输出电路将模拟信号与第一参考电压比较,生成预警信号,实现对失效预警PMOS管的参数退化失效预警,确保高性能集成电路的稳定性。
附图说明
图1为本发明基于NBTI效应PMOS管参数退化的失效预警装置第一个实施例的结构示意图;
图2为本发明基于NBTI效应PMOS管参数退化的失效预警装置第二个实施例的电路原理示意图。
具体实施方式
如图1所示,一种基于NBTI效应PMOS管参数退化的失效预警装置,包括依次连接的负偏压电荷泵电路100、参数监测电路200、信号处理电路300以及信号锁存输出电路400,其中,参数监测电路200中内置有标准PMOS管以及连接待失效预警PMOS管的接口,接口包括源极接口、漏极接口以及栅极接口;
负偏压电荷泵电路100产生-VDD到0V连续可调的负偏压,并输出-VDD到0V连续可调的负偏压至参数监测电路200,参数监测电路200施加-VDD到0V连续可调的负偏压至待失效预警PMOS管的接口,施加VDD电压至标准PMOS管,参数监测电路200监测标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压,并输出标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压至信号处理电路300,信号处理电路300对标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压进行处理,生成模拟信号,并输出模拟信号至信号锁存输出电路400,信号锁存输出电路400将模拟信号与第一参考电压比较,生成预警信号。
在参数监测电路200中内置有标准PMOS管以及连接待失效预警PMOS管的接口,这些接口包括待失效预警PMOS管的源极接口、漏极接口以及栅极接口,当本发明基于NBTI效应PMOS管参数退化的失效预警装置需要进行失效预警时,将预警对象(待失效预警PMOS管)的源极、漏极以及栅极对应的与这些接口连接。负偏压电荷泵电路100产生-VDD到0V连续可调的负偏压,参数监测电路200施加可调负偏压至待失效预警PMOS管的接口(待失效预警PMOS管),此时待失效预警PMOS管加速退化,参数监测电路200施加VDD电压至标准PMOS管,标准PMOS管处于保护状态,不会加速退化,即待失效预警PMOS管作为退化器件,而标准PMOS管作为参考器件,参数监测电路200输出标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压至信号处理电路300,信号处理电路300基于标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压可以计算出退化器件的阈值电压退化值,更进一步可以对退化器件阈值电压退化值进行放大与转换处理,生成模拟信号,输出模拟信号至信号锁存输出电路400,信号锁存输出电路400将模拟信号与第一参考电压比较生成预警信号。在这里,第一参考电压是预设的,其具体设定值可以根据历史经验数据进行设定,可以将第一参考电压看做一个阈值,根据退化器件的阈值电压退化值大于该阈值(第一参考电压)的多少来表征待失效预警PMOS管失效危险程度。
本发明基于NBTI效应PMOS管参数退化的失效预警装置,包括依次连接的负偏压电荷泵电路100、参数监测电路200、信号处理电路300以及信号锁存输出电路400,其中,参数监测电路200中内置有标准PMOS管以及连接待失效预警PMOS管的接口,接口包括源极接口、漏极接口以及栅极接口,负荷电荷泵电路输出-VDD到0V连续可调的负偏压至参数监测电路200,参数监测电路200将-VDD到0V连续可调的负偏压施加至待失效预警PMOS管,施加VDD电压至标准PMOS管,待失效预警PMOS管加速退化,输出两者阈值电压至信号处理电路300,信号处理电路300对两个阈值电压进行处理生成模拟信号输出至信号锁存输出电路400,信号锁存输出电路400将模拟信号与第一参考电压比较,生成预警信号,实现对失效预警PMOS管的参数退化失效预警,确保高性能集成电路的稳定性。
如图2所示,在其中一个实施例中,负偏压电荷泵电路100包括负偏压电荷泵NCP、分压电路A、第一比较器C1以及第一控制开关SC;
第一控制开关SC的一端与外部启动信号INTI连接,第一控制开关SC的另一端与负偏压电荷泵NCP连接,第一控制开关SC的控制端与第一比较器C1的输出端连接,第一比较器C1的反相输入端外接第二参考电压VC2,第一比较器C1的同相输入端与分压电路A连接,分压电路A与参数监测电路200连接。
如图2所示,在其中一个实施例中,负偏压电荷泵电路100还包括启动开关S,第一控制开关SC通过启动开关S与外部启动信号INTI连接。
如图2所示,在其中一个实施例中,分压电路包括多个串联的二极管(在图2中绘制有D1~D2共计7个二极管)。
如图2所示,在其中一个实施例中,分压电路包括串联的二极管的数量为7个。
在本实施例中,分压电路包括D1~D7共计7个二极管,非必要的,第一比较器C1的同相输入端连接于D2与D3之间,D1的正向输入端与参数监测电路200连接,D7的正向输出端与负偏压电荷泵NCP连接。
下面将采用一具体实例,并结合图2,详细介绍负偏压电荷泵电路100的工作过程。
当启动开关闭合时,负偏压电荷泵NCP开始工作产生不断下降负电压。同时,二极管D2输出端的电压VD2也会随之线性下降,当VD2低于VC1时,比较器C1发生翻转,产生关断信号,第一控制开关SC断开,负偏压电荷泵NCP停止工作。由于电容电荷泄露,NCP输出电压缓慢增加,VD2也会随之上升,当VD2高于VC1时,比较器C1再次翻转,产生闭合信号,第一控制开关SC闭合,负偏压电荷泵NCP开始启发,如此反复,产生一个相对稳定且连续可调负电压,其负电压值为:其中,VDD是电源电压,N是二极管的串联级数。
如图2所示,在其中一个实施例中,参数监测电路200包括第一开关管M3、第二开关管M4、标准PMOS管M2、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5以及连接待失效预警PMOS管的接口;
待失效预警PMOS管的栅极接口与负偏压电荷泵电路100以及第一开关S1的一端连接,待失效预警PMOS管的源极接口连接外部VDD电源,待失效预警PMOS管的漏极接口与第三开关S3的一端以及第一开关S1的另一端连接,第三开关S3的另一端与第一开关管M3的输出端连接,第一开关管M3的输入端接地,第一开关管M3的控制端外接第一外部调节电压VB1,标准PMOS管M2的源极连接外部VDD电源,标准PMOS管M2的漏极分别与第二开关S2的一端以及第四开关S4的一端连接,标准PMOS管M2的栅极分别与第五开关S5的一端以及第二开关S2的另一端连接,第五开关S5的另一端与连接外部VDD电源,第四开关S4的另一端与第二开关管M4的输出端连接,第二开关管M4的输入端接地,第二开关管M4的控制端与第一开关管M3的控制端连接。
第一开关管M3和第二开关管M4优选的可以为PMOS管。
参数监测电路200包括应力加速阶段和参数监测阶段两个阶段,当第一开关S1、第二开关S2、第三开关S3以及第四开关S4均断开且第五开关S5闭合时,负偏压电荷泵NCP产生的负电压直接加载到待失效预警PMOS管M1上,加速了M1的退化;同时,参考器件标准PMOS管M2栅极接电源电压VDD,其栅源电压VGS等于零,器件处于保护状态。当第一开关S1、第二开关S2、第三开关S3以及第四开关S4均闭合且第五开关S5断开时,待失效预警PMOS管M1和标准PMOS管M2处于二极管连接状态,待失效预警PMOS管阈值电压的变化会引起X点电压发生变化,而由于标准PMOS管M2没有退化,Y点电压始终为固定值,可以作为参考电压,参数监测电路200输出标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压至信号处理电路300。
在其中一个实施例中,信号处理电路300包括增益放大电路、减法电路以及同相放大电路;
增益放大电路的第一输入端与标准PMOS管的漏极连接,增益放大电路的第二输入端与待失效预警PMOS管的漏极接口连接,增益放大电路的第一输出端与减法电路的同相端连接,增益放大电路的第二输出端与减法电路的反相端连接,减法电路的输出端与同相放大电路的同相端连接,同相放大电路的反相端接地,同相放大电路的输出端与信号锁存输出电路400连接。
如图2所示,在其中一个实施例中,增益放大电路包括第一运算放大器A1和第二运算放大器A2,减法电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4以及第三运算放大器A3,同相放大电路包括第五电阻R5、第六电阻R6以及第四运算放大器A4;
第一运算放大器A1的同相端与标准PMOS管M2的漏极连接,第一运算放大器A1的反相输入端与第一运算放大器A1的输出端连接,第二运算放大器A2的同相输入端与待失效预警PMOS管M1的漏极接口连接,第二运算放大器A2的反相输入端与第二运算放大器A2的输出端连接,第一运算放大器A1的输出端与第一电阻R1一端连接,第二运算放大器A2的输出端与第二电阻R2一端连接,第一电阻R1的另一端分别与第三运算放大器A3的同相输入端以及第三电阻R3的一端连接,第二电阻R2的另一端分别与第三运算放大器A3的反相输入端以及第四电阻R4的一端连接,第三电阻R3的另一端外接第二外部调节电压VB2,第四电阻R4的另一端与第三运算放大器A3的输出端连接,第三运算放大器A3的输出端与第四运算放大器A4的同相端连接,第四运算放大器A4的反相输入端分别与第五电阻R5的一端以及第六电阻R6的一端连接,第五电阻R5的另一端接地,第六电阻R6的另一端与第四运算放大器A4的输出端连接,第四运算放大器A4的输出端与信号锁存输出电路400连接。
非必要的,第一电阻R1和第二电阻R2为相同型号的电阻,第三电阻R3和第四电阻R4为相同型号的电阻。
如图2所示,在其中一个实施例中,信号锁存输出电路400包括第二比较器C2和锁存器LatchD,第二比较器C2的同相端与信号处理电路300连接,第二比较器C2的反相端外接第一参考电压VC1,第二比较器C1的输出端与锁存器连接LatchD。
将信号处理电路300产生的模拟信号与第二参考电压VC2进行比较,并产生数字信号,输入到锁存器LatchD,由锁存器LatchD锁存并输出预警信号。
为了更进一步详细解释本发明基于NBTI效应PMOS管参数退化的失效预警装置的技术方案及其带来的效果,下面将结合图2,详细描述基于NBTI效应PMOS管参数退化的失效预警装置工作过程。
参数监测电路200包括应力加速阶段和参数监测阶段两个阶段。当第一开关S1、第二开关S2、第三开关S3以及第四开关S4均断开且第五开关S5闭合时,参数监测电路200处于应力加速阶段,负偏压电荷泵NCP产生的负电压直接加载到待失效预警PMOS管M1上,加速了M1的退化;同时,参考器件标准PMOS管M2栅极接电源电压VDD,其栅源电压VGS等于零,器件处于保护状态。当第一开关S1、第二开关S2、第三开关S3以及第四开关S4均闭合且第五开关S5断开时,待失效预警PMOS管M1和标准PMOS管M2处于二极管连接状态,待失效预警PMOS管M1阈值电压的变化会引起X点电压发生变化,而由于标准PMOS管M2没有退化,Y点电压始终为固定值,可以作为参考电压,参数监测电路200输出标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压至信号处理电路300。而在应力加速阶段,参考器件标准PMOS管M2栅极接VDD,且处于断路状态,没有漏源电流存在,从而保证了其几乎不会受到NBTI效应的影响。
当第一开关S1、第二开关S2、第三开关S3以及第四开关S4均闭合且第五开关S5断开时时,整个参数监测电路200处于参数监测阶段,负偏压电荷泵NCP停止工作。假设此时待失效预警PMOS管M1的阈值电压为Vth1,标准PMOS管M2的阈值电压为Vth2,由于第一开关管M3和第二开关管M4中的电流Ic是固定不变的,则X点和Y点的电压是:
式中,β是与MOS宽长比W/L成正比的器件系数。X点和Y点的电压经过单位增益放大器,增大信号的驱动能力后,经过减法器后,Z点的信号值为:
此时,Vz的电压已经得到了器件阈值电压的退化量△Vth,并进行了一级放大。再经过同相放大器的二级放大后,W点的信号值为:
式中,R1为第一电阻和第二电阻的阻值,R2为第二电阻和第三电阻的阻值,R3为第三电阻的阻值,R4为第四电阻的阻值。
由上式可得,经过两级放大后,阈值电压的退化放大了倍,而基准电压向上平移到这样有效提高了阈值电压的监测精度和第二比较器C2的比较精度,并可以通过平移基准电平,使第二比较器C2工作在最佳状态下。
当阈值电压的变化量超过设定值VC1时,第二比较器C2发生翻转,产生预警信号,并有锁存器LatchD锁存后输出。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,包括依次连接的负偏压电荷泵电路、参数监测电路、信号处理电路以及信号锁存输出电路,其中,所述参数监测电路中内置有标准PMOS管以及连接待失效预警PMOS管的接口,所述接口包括源极接口、漏极接口以及栅极接口;
所述负偏压电荷泵电路产生-VDD到0V连续可调的负偏压,并输出-VDD到0V连续可调的负偏压至所述参数监测电路,所述参数监测电路施加-VDD到0V连续可调的负偏压至所述待失效预警PMOS管的接口,施加VDD电压至所述标准PMOS管,所述参数监测电路监测标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压,并输出标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压至所述信号处理电路,所述信号处理电路对标准PMOS管的阈值电压和待失效预警PMOS管的阈值电压进行处理,生成模拟信号,并输出所述模拟信号至所述信号锁存输出电路,所述信号锁存输出电路将所述模拟信号与第一参考电压比较,生成预警信号。
2.根据权利要求1所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述负偏压电荷泵电路包括负偏压电荷泵、分压电路、第一比较器以及第一控制开关;
所述第一控制开关的一端与外部启动信号连接,所述第一控制开关的另一端与所述负偏压电荷泵连接,所述第一控制开关的控制端与所述第一比较器的输出端连接,所述第一比较器的反相输入端外接第二参考电压,所述第一比较器的同相输入端与所述分压电路连接,所述分压电路与所述参数监测电路连接。
3.根据权利要求2所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述负偏压电荷泵电路还包括启动开关,所述第一控制开关通过所述启动开关与外部启动信号连接。
4.根据权利要求2所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述分压电路包括多个串联的二极管。
5.根据权利要求4所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述分压电路包括串联的二极管的数量为7个。
6.根据权利要求1或2所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述参数监测电路包括第一开关管、第二开关管、标准PMOS管、第一开关、第二开关、第三开关、第四开关、第五开关以及连接待失效预警PMOS管的接口;
所述待失效预警PMOS管的栅极接口与所述负偏压电荷泵电路以及所述第一开关的一端连接,所述待失效预警PMOS管的源极接口连接外部VDD电源,所述待失效预警PMOS管的漏极接口与所述第三开关的一端以及所述第一开关的另一端连接,所述第三开关的另一端与所述第一开关管的输出端连接,所述第一开关管的输入端接地,所述第一开关管的控制端外接第一外部调节电压,所述标准PMOS管的源极连接外部VDD电源,所述标准PMOS管的漏极分别与所述第二开关的一端以及所述第四开关的一端连接,所述标准PMOS管的栅极分别与所述第五开关的一端以及所述第二开关的另一端连接,所述第五开关的另一端与连接外部VDD电源,所述第四开关的另一端与所述第二开关管的输出端连接,所述第二开关管的输入端接地,所述第二开关管的控制端与所述第一开关管的控制端连接。
7.根据权利要求1或2所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述信号处理电路包括增益放大电路、减法电路以及同相放大电路;
所述增益放大电路的第一输入端与所述标准PMOS管的漏极连接,所述增益放大电路的第二输入端与所述待失效预警PMOS管的漏极接口连接,所述增益放大电路的第一输出端与所述减法电路的同相端连接,所述增益放大电路的第二输出端与所述减法电路的反相端连接,所述减法电路的输出端与所述同相放大电路的同相端连接,所述同相放大电路的反相端接地,所述同相放大电路的输出端与所述信号锁存输出电路连接。
8.根据权利要求7所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述增益放大电路包括第一运算放大器和第二运算放大器,所述减法电路包括第一电阻、第二电阻、第三电阻、第四电阻以及第三运算放大器,所述同相放大电路包括第五电阻、第六电阻以及第四运算放大器;
所述第一运算放大器的同相端与所述标准PMOS管的漏极连接,所述第一运算放大器的反相输入端与所述第一运算放大器的输出端连接,所述第二运算放大器的同相输入端与所述待失效预警PMOS管的漏极接口连接,所述第二运算放大器的反相输入端与所述第二运算放大器的输出端连接,所述第一运算放大器的输出端与所述第一电阻一端连接,所述第二运算放大器的输出端与所述第二电阻一端连接,所述第一电阻的另一端分别与所述第三运算放大器的同相输入端以及所述第三电阻的一端连接,所述第二电阻的另一端分别与所述第三运算放大器的反相输入端以及所述第四电阻的一端连接,所述第三电阻的另一端外接第二外部调节电压,所述第四电阻的另一端与所述第三运算放大器的输出端连接,所述第三运算放大器的输出端与所述第四运算放大器的同相端连接,所述第四运算放大器的反相输入端分别与所述第五电阻的一端以及所述第六电阻的一端连接,所述第五电阻的另一端接地,所述第六电阻的另一端与所述第四运算放大器的输出端连接,所述第四运算放大器的输出端与所述信号锁存输出电路连接。
9.根据权利要求1或2所述的基于NBTI效应PMOS管参数退化的失效预警装置,其特征在于,所述信号锁存输出电路包括第二比较器和锁存器,所述第二比较器的同相端与所述信号处理电路连接,所述第二比较器的反相端外接第一参考电压,所述第二比较器的输出端与所述锁存器连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510439346.6A CN105067985B (zh) | 2015-07-22 | 2015-07-22 | 基于nbti效应pmos管参数退化的失效预警装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510439346.6A CN105067985B (zh) | 2015-07-22 | 2015-07-22 | 基于nbti效应pmos管参数退化的失效预警装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105067985A CN105067985A (zh) | 2015-11-18 |
CN105067985B true CN105067985B (zh) | 2018-01-02 |
Family
ID=54497401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510439346.6A Active CN105067985B (zh) | 2015-07-22 | 2015-07-22 | 基于nbti效应pmos管参数退化的失效预警装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105067985B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105738789B (zh) * | 2016-02-23 | 2018-09-28 | 工业和信息化部电子第五研究所 | Mos管参数退化的失效预警电路 |
CN107544011A (zh) * | 2016-06-24 | 2018-01-05 | 上海北京大学微电子研究院 | 用于预测芯片寿命的芯片内建自检电路系统 |
CN107039299B (zh) * | 2016-11-10 | 2019-10-18 | 中国电子产品可靠性与环境试验研究所 | Mos管参数退化电路和mos管参数退化预警电路 |
CN110045258A (zh) * | 2019-03-26 | 2019-07-23 | 电子科技大学 | 一种使用伪随机序列信号作为电压应力的nbti效应的测试方法 |
CN111553121A (zh) * | 2020-05-07 | 2020-08-18 | 大连理工大学 | 一种层次化数字电路可靠性验证方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101702575A (zh) * | 2009-11-16 | 2010-05-05 | 北京东微世纪科技有限公司 | 应用于负电压电荷泵的逻辑控制接口电路 |
CN102636678A (zh) * | 2012-04-10 | 2012-08-15 | 北京大学 | 阈值电压退化测量电路 |
CN103576065A (zh) * | 2012-07-24 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种晶体管阈值电压的测试电路 |
CN103698692A (zh) * | 2013-12-31 | 2014-04-02 | 工业和信息化部电子第五研究所 | Tddb失效预警电路 |
CN104101823A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及测试方法 |
CN104483611A (zh) * | 2014-11-24 | 2015-04-01 | 华东师范大学 | Mos器件偏压温度不稳定性退化的测试装置及其方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4214775B2 (ja) * | 2002-12-19 | 2009-01-28 | ソニー株式会社 | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ |
JP4830993B2 (ja) * | 2007-07-11 | 2011-12-07 | 富士電機株式会社 | 半導体装置の劣化検出方法 |
-
2015
- 2015-07-22 CN CN201510439346.6A patent/CN105067985B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101702575A (zh) * | 2009-11-16 | 2010-05-05 | 北京东微世纪科技有限公司 | 应用于负电压电荷泵的逻辑控制接口电路 |
CN102636678A (zh) * | 2012-04-10 | 2012-08-15 | 北京大学 | 阈值电压退化测量电路 |
CN103576065A (zh) * | 2012-07-24 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种晶体管阈值电压的测试电路 |
CN104101823A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及测试方法 |
CN103698692A (zh) * | 2013-12-31 | 2014-04-02 | 工业和信息化部电子第五研究所 | Tddb失效预警电路 |
CN104483611A (zh) * | 2014-11-24 | 2015-04-01 | 华东师范大学 | Mos器件偏压温度不稳定性退化的测试装置及其方法 |
Non-Patent Citations (1)
Title |
---|
超深亚微米PMOSFET的NBTI效应研究;于传玲;《中国优秀硕士学位论文全文数据库 信息科技辑》;20111215;I135-124 * |
Also Published As
Publication number | Publication date |
---|---|
CN105067985A (zh) | 2015-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105067985B (zh) | 基于nbti效应pmos管参数退化的失效预警装置 | |
CN105051555B (zh) | 虚拟电阻电路以及电荷检测电路 | |
Gak et al. | Nanopower OTAs with improved linearity and low input offset using bulk degeneration | |
Lasanen et al. | A 1-V 5/spl mu/W CMOS-opamp with bulk-driven input transistors | |
US9483069B2 (en) | Circuit for generating bias current | |
CN107294369B (zh) | 一种应用于升压变换器的恒流启动电路 | |
Fathi et al. | New enhanced noise analysis in active mixers in nanoscale technologies | |
Lopez-Martin et al. | 1.5 V CMOS companding filter | |
CN105738789B (zh) | Mos管参数退化的失效预警电路 | |
CN106559053B (zh) | 具有改进转换性能的差分放大器 | |
CN107943189A (zh) | 恒流控制电路 | |
Vittoz | Microwatt switched capacitor circuit design | |
EP3298688A1 (en) | An ultra-low-power and low-noise amplifier | |
CN104702268B (zh) | 电压缓冲电路及具有其的驱动负载随时序切换的电路 | |
Soltany et al. | A novel low power and low voltage bulk-input four-quadrant analog multiplier in voltage mode | |
CN108983858A (zh) | 一种高电源抑制比耗尽基准电压源 | |
Baxevanakis et al. | A general time-domain method for harmonic distortion estimation in CMOS circuits | |
US9784778B2 (en) | System and method for accumulating and measuring a slowly varying electrical charge | |
Choudhary et al. | Design of low power low input impedance CMOS current comparator | |
Mohan et al. | 0.35 V time‐domain‐based instrumentation amplifier | |
Minhaj | Electronically controlled precision full-wave rectifier circuits | |
TWI497256B (zh) | 參考電壓產生電路與電子裝置 | |
Cleber et al. | A new low power and all-MOS voltage-to-current converter for current mode ADCs with high linearity, high bandwidth and rail-to-rail input range | |
Wan et al. | Efficient slew-rate enhanced operational transconductance amplifier | |
US7239195B1 (en) | Active power supply rejection using negative current generation loop feedback |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |