CN102044458A

CN102044458A - 等离子体损伤程度的检测方法

Info

Publication number: CN102044458A
Application number: CN2009101969327A
Authority: CN
Inventors: 赵永; 江顺旺; 郭强; 简维廷
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-10-09
Filing date: 2009-10-09
Publication date: 2011-05-04
Anticipated expiration: 2029-10-09
Also published as: CN102044458B

Abstract

一种等离子体损伤程度的检测方法，包括：提供一批芯片；提供所述一批芯片阈值电压漂移量的上限值；测试所述一批芯片的漏电流，获得所述漏电流分布；从所述一批芯片中抽取部分芯片，测试所述部分芯片的阈值电压，获得阈值电压漂移量及其分布；根据所述阈值电压漂移量和所述上限值，确定所述部分芯片的合格率；应用所述部分芯片合格率于所述一批芯片，建立所述一批芯片的漏电流标准值；根据所述一批芯片的漏电流标准值，检测所述一批芯片的等离子体损伤程度。本发明方法可以降低检测成本，提高检测效率，实现在线检测，同时不会对芯片造成损伤。

Description

等离子体损伤程度的检测方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种等离子体损伤程度的检测方法。

背景技术

在现在半导体技术领域中，等离子体工艺已成为制造金属氧化物半导体(Mental Oxide Semiconductor，MOS晶体管)中不可缺少的一部份。它具有方向性好，实现温度低，工艺步骤简单等很多优点。然而在等离子体工艺中，常伴随有高能量的粒子及光子的轰击，这些辐射包含了离子、电子、紫外线及微弱的X射线，当高能量粒子撞击到MOS晶体管表面时将会对芯片性能造成伤害，其中一个常见的无法恢复的损伤即离子电荷积累所造成的静电崩溃现象，通常称为等离子体损伤(plasma induce damage，PID)。如图1给出了等离子体损伤原理示意图，等离子体在MOS晶体管上方空间分布不均匀。不均匀的离子会累积在MOS晶体管器件表面上。如图1所示的MOS晶体管包括半导体衬底201，位于半导体衬底201表面的栅极绝缘层202及多晶硅栅极203，所述栅极203两侧形成有侧壁207。所述栅极两侧203的半导体衬底201内形成有源区204和漏区205。所述不均匀的离子(图中未标示)将在很薄的栅极绝缘层202上产生电场。当离子电荷聚集够多时，将在栅极绝缘层202产生漏电流(gate leakage current，Ig)。随着芯片尺寸的减小和多层金属的使用，这些电荷会进一步增加，会造成阈值电压(threshold voltage，Vt)漂移，跨导退化，结漏电增加等现象，严重影响芯片性能。

在现有技术中，常用的等离子体损伤程度的检测方法为测试阈值电压的漂移量。其原理为：经过等离子体工艺，MOS晶体管的阈值电压的漂移量小，则MOS晶体管受到等离子体损伤的程度低。目前主要存在以下两种等离子体损伤程度的检测方法。

申请号为200710038221.8的中国专利申请提供了一种等离子体损伤程度的检测方法：将经过等离子体工艺的芯片进行高温处理，来模拟实际应用环境，以测试在实际工作环境下的阈值电压漂移量(Vt shift)。其测试步骤如下：

提供经过等离子体工艺的芯片，首先测试所述芯片的初始阈值电压值，记为Vt1(0)；接着，将所述芯片放入高温炉中，在150摄氏度的高温下烘焙168小时；然后再次测试所述芯片的阈值电压值，记为Vt1(168)；最后，阈值电压漂移量可用如下公式获得：

Vtshift＝[Vt1(168)-Vt1(0)]/Vt1(0)

阈值电压漂移量越小，说明所述芯片的工作稳定性越好，等离子体损伤的程度越小。

但是所述方法将需要较长的时间(如一个月)用于阈值电压漂移量的测试，造成检测成本高，检测效率低，无法进行在线检测，所以该技术常常用于研发和产品验证，很难以应用到实际的生产检测中。

专利号为ZL03126494.8的中国专利提供了另一种等离子体损伤程度的检测方法：

首先，提供经过等离子体工艺的芯片，测试所述芯片的阈值电压值，记为Vt2(0)；接着，将所述芯片放置于一个强制温度(stress temperature)的环境，并同时施加强制电压(stress voltage)，其中所述强制温度为高温，所述强制电压为高压。经过一段时间，大约10⁵秒的时间之后，测量所述芯片的阈值电压值，记为Vt2(10⁵)；最后，计算所述芯片的阈值电压的漂移量

Vtshift＝[Vt2(10⁵)-Vt2(0)]/Vt2(0)

所述阈值电压漂移量Vt shift越小，说明所述芯片等离子体损伤的程度越小。

所述检测方法与申请号200710038221.8的中国专利申请提供的测试方法比较，检测的时间要短，但是所述检测方法必须要施加强制电压，所施加的强制电压过高会对芯片造成损伤。

在大批量生产工艺中，通过测试所述阈值电压漂移量检测等离子体损伤程度，必须对所有的芯片进行阈值电压漂移量测试。所有的芯片都通过强制高温，长时间或强制电压的方式模拟实际工作环境，将需要花费大量的时间和人力，造成了检测成本的增加；同时对大批量的芯片测试阈值电压漂移量的程序复杂，检测效率低，不能实现在线检测；采用施加强制电压的方式，所施加的强制电压过高会对芯片造成损伤。

发明内容

本发明解决的问题是提供一种等离子体损伤程度的检测方法，简化检测的程序，降低检测成本；提高检测效率，可实现在线检测；同时可避免采用施加的强制电压的检测方法对芯片造成损伤。

为解决上述问题，本发明方法提供一种等离子体损伤程度的检测方法，包括：

提供一批芯片；

提供所述一批芯片阈值电压漂移量的上限值；

测试所述一批芯片的漏电流，获得所述漏电流分布；

从所述一批芯片中抽取部分芯片，测试所述部分芯片的阈值电压，获得阈值电压漂移量及其分布；

根据所述阈值电压漂移量和所述上限值，确定所述部分芯片的合格率；

应用所述部分芯片合格率于所述一批芯片，建立所述一批芯片的漏电流标准值；

根据所述一批芯片的漏电流标准值，检测所述一批芯片的等离子体损伤程度。

可选的，所述一批芯片为经过相同工艺制造的芯片。

可选的，所述一批芯片为用于表征等离子损伤程度的测试结构。

可选的，所述测试结构采用MOS晶体管结构。

可选的，所述漏电流为通过MOS晶体管中栅极绝缘层的电流。

可选的，所述部分芯片占所述一批芯片的比例为20％～40％。

可选的，所述阈值电压漂移量的计算公式如下：

阈值电压漂移量＝(处理后芯片阈值电压值-未处理时芯片阈值电压值)/未处理时芯片阈值电压值。

可选的，所述阈值电压漂移量的上限值为10％～20％。

可选的，所述芯片处理为将芯片放入高温炉中，在150摄氏度的高温下烘焙168小时。

可选的，所述芯片为封装后的芯片，或未封装的芯片。

与现有技术相比，所述发明方法具有以下优点：只抽取了一部分的芯片进行阈值电压漂移量测试，简化等离子体损伤程度的检测程序，降低检测成本；以漏电流为检测标准，提高检测效率，可实现在线测试漏电流，同时在线检测等离子体损伤程度；不需要施加强制电压，不会对芯片造成损伤。

附图说明

图1是等离子损伤原理示意图；

图2是本发明等离子体损伤程度检测方法的流程示意图；

图3是本发明一个实施例的漏电流的测试方法的示意图；

图4是本发明一个实施例的漏电流值的分布示意图；

图5是本发明一个实施例的阈值电压漂移量值的分布示意图。

具体实施方式

本发明方法提供了一种等离子体损伤程度的检测方法，只抽取了其中一部分的芯片进行阈值电压漂移量测试，降低检测成本；以漏电流作为检测标准，可快速检测等离子体损伤，提高检测效率，可以进行在线实时检测；不需要施加强制电压，不会对芯片造成损伤。

图2是本发明等离子损伤程度的检测方法的流程示意图。如图2所示，包括：

执行步骤S101，提供一批芯片；

执行步骤S102，提供所述一批芯片阈值电压漂移量的上限值；

执行步骤S103，测试所述一批芯片的漏电流，获得所述漏电流分布；

执行步骤S104，从所述一批芯片中抽取部分芯片，测试所述部分芯片的阈值电压，获得阈值电压漂移量及其分布；

执行步骤S105，根据所述阈值电压漂移量和所述上限值，确定所述部分芯片的合格率；

执行步骤S106，应用所述部分芯片合格率于所述一批芯片，建立所述一批芯片的漏电流标准值；

执行步骤S107，根据所述一批芯片的漏电流标准值，检测所述一批芯片的等离子体损伤程度。

结合所述等离子体损伤程度检测方法流程示意图2，以及图3至图5作为本发明等离子体损伤程度检测方法的一个实施例对本发明方法进行详细的说明。

如图2所示，执行步骤S101，提供一批芯片。所述一批芯片为经过相同工艺制造的芯片。所述一批芯片为用于表征等离子损伤程度的测试结构。所述测试结构采用MOS晶体管结构。

本实施例选取的一批芯片为具有一个MOS晶体管的测试结构。其中，所述MOS晶体管如图1所示，包括半导体衬底201，位于半导体衬底201表面的栅极绝缘层202及多晶硅栅极203，所述栅极203两侧形成有侧壁207。所述栅极203两侧的半导体衬底201内形成有源区204和漏区205。

执行步骤S102，提供所述一批芯片阈值电压漂移量的上限值。所述阈值电压漂移量的计算公式如下：阈值电压漂移量＝(处理后芯片的阈值电压值-未处理时芯片阈值电压值)/未处理时芯片阈值电压值。

所述芯片处理为将芯片放入高温炉中，在150摄氏度的高温下烘焙168小时。

所述芯片为封装后的芯片或未封装的芯片。本实施例选取封装后的芯片进行处理。

所述阈值电压漂移量的上限值为10％～20％，本实施例选取的阈值电压上限值为15％。所述一批芯片中，不大于所述上限值15％的芯片为合格芯片，大于所述上限值15％的芯片为不合格芯片。其中，所述合格芯片为等离子体损伤程度在可容忍范围内的芯片；所述不合格芯片为等离子体损伤程度在可容忍范围外的芯片。

执行步骤S103，测试所述一批芯片的漏电流，获得所述漏电流分布。其中所述漏电流为通过所述MOS晶体管中栅极绝缘层的电流。

本实施例选取的漏电流测试方式如图3所示：将所述芯片的源极204、漏极205、和衬底201分别接地，同时栅极203接工作电压V，工作电压V和栅极之间接电流计A，通过所述电流计A读出每个MOS晶体管的漏电流，并将所述漏电流值记为Ig。

根据所述漏电流值，可获得所述一批芯片的漏电流分布。本实施例选取漏电流值对数运算后的值的分布。如图4所示漏电流值对数运算后的值的分布，其中横坐标L为漏电流值对数运算后的值，公式为

L＝log(Ig)

纵坐标CDF为漏电流值对数运算后的值的累计分布函数值(cumulativedistribution function，CDF)。其中，所述累计分布函数值获得方式如下：对应于每个漏电流值对数运算后的值，分别统计在所述一批芯片中，不大于所述漏电流值对数运算后的值的芯片个数；并计算所述累计的芯片的个数占所述一批芯片的比例。所述比例为累计分布函数值。

因为所述一批芯片来源于同一生产工艺，所以漏电流值对数运算后的值的分布符合正态分布。如图5所示，漏电流值对数运算后的值的分布区域的两端分布稀疏，靠近中间区域则分布密集。

执行步骤S104，从所述一批芯片中抽取部分芯片，测试所述部分芯片的阈值电压，获得阈值电压漂移量及其分布。所述部分芯片占所述一批芯片的比例为20％～40％。本实施例选取的比例为30％。

本实施例选用现有技术中常见的阈值电压漂移量的测试方法，将所述部分芯片进行高温处理，来模拟实际应用环境，以测试阈值电压在实际工作环境下的漂移量，过程如下：

首先，测试所述部分芯片初始的阈值电压值，记为Vt(1)；

接着，对芯片进行处理，所述处理为将芯片放入高温炉中，在150摄氏度的高温下烘焙168小时；

最后，测试处理后的所述部分芯片的阈值电压值，记为Vt(2)，则所述阈值电压漂移量可用如下公式计算获得：

Vt shift＝[Vt(2)-Vt(1)]/Vt(1)

其中，所述阈值电压的测试方式如下：将MOS晶体管的源极和衬底分别接地；漏极接一固定电压；栅极加入可调节的外部电压；将所述外部电压从0开始调节增加；当调节增加后的电压使所述MOS晶体管的沟道开启，则所述调节增加后的电压为所述阈值电压。

所述部分芯片阈值电压漂移量的分布如图5所示，横坐标VTSHIFT表示阈值电压漂移量，纵坐标CDF为阈值电压漂移量的累计分布函数值(cumulative distribution function，CDF)。其中，所述累计分布函数值获得方式如下：对应于每个阈值电压漂移量，分别累计在所述部分芯片中，不大于所述阈值电压漂移量的芯片个数；计算所述累计的芯片的个数占所述部分芯片的比例。所述比例为累计分布函数值。

执行步骤S105，根据所述阈值电压漂移量和所述上限值，确定所述部分芯片的合格率。本实施例中，根据图5阈值电压漂移量的分布，可以获得所述部分芯片中，不大于所述阈值电压漂移量上限值15％的芯片数占所述部分芯片数的73％，即部分芯片的合格率为73％。

执行步骤S106，应用所述部分芯片合格率于所述一批芯片，建立所述一批芯片中漏电流标准值。

根据统计学，因为所述部分芯片来自于所述一批芯片，所以所述部分芯片与所述一批芯片具有相同的合格率。所述一批芯片中合格率为73％，表示在所述一批芯片中，合格芯片也占所述一批芯片的比例为73％。

根据图4，确定纵坐标值73％对应的漏电流值对数运算后的值L为2。将所述值2按照公式L＝log(Ig)进行反运算，可以得出所述值2对应的漏电流值为100微安。所述漏电流值100微安为漏电流标准值。

执行步骤S107，根据所述一批芯片的漏电流标准值，检测所述一批芯片的等离子体损伤程度。分别对每个芯片进行检测，若芯片的漏电流值不大于所述漏电流标准值100微安，则所述芯片的等离子体损伤程度在可容忍范围内；若芯片的漏电流值大于所述漏电流标准值100微安，则所述芯片的等离子体损伤程度在可容忍范围外。

对于不同等离子体工艺的芯片，需重复本发明方法的所述步骤，根据部分芯片的合格率建立漏电流标准值。

综上，本发明方法提供了一种等离子体损伤程度的检测方法，与现有技术相比，所述发明方法具有以下优点：只抽取了一部分的芯片进行阈值电压漂移量测试，简化等离子体损伤程度的检测程序，降低检测成本；以漏电流为检测标准，提高检测效率，可实现在线测试漏电流，同时在线检测等离子体损伤程度；不需要施加强制电压，不会对芯片造成损伤。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种等离子体损伤程度的检测方法，包括：

提供一批芯片；

提供所述一批芯片阈值电压漂移量的上限值；

测试所述一批芯片的漏电流，获得所述漏电流分布；

2.根据权利要求1所述的等离子体损伤程度的检测方法，其特征在于，所述一批芯片为经过相同工艺制造的芯片。

3.根据权利要求2所述的等离子体损伤程度的检测方法，其特征在于，所述一批芯片为用于表征等离子损伤程度的测试结构。

4.根据权利要求3所述的等离子体损伤程度的检测方法，其特征在于，所述测试结构为MOS晶体管结构。

5.根据权利要求1所述的等离子体损伤程度的检测方法，其特征在于，所述漏电流为通过MOS晶体管中栅极绝缘层的电流。

6.根据权利要求1所述的等离子体损伤程度的检测方法，其特征在于，所述部分芯片占所述一批芯片的比例为20％～40％。

7.根据权利要求1所述的等离子体损伤程度的检测方法，其特征在于，所述阈值电压漂移量的计算公式如下：

8.根据权利要求7所述的等离子体损伤程度的检测方法，其特征在于，所述阈值电压漂移量的上限值为10％～20％。

9.根据权利要求7所述的等离子体损伤程度的检测方法，其特征在于，所述处理为将芯片放入高温炉中，在150摄氏度的下烘焙168小时。

10.根据权利要求书9所述的等离子体损伤程度的检测方法，其特征在于，所述芯片为封装后的芯片或未封装的芯片。