CN102315120A - 降低半导体芯片漏电流的方法 - Google Patents

降低半导体芯片漏电流的方法 Download PDF

Info

Publication number
CN102315120A
CN102315120A CN201110258130A CN201110258130A CN102315120A CN 102315120 A CN102315120 A CN 102315120A CN 201110258130 A CN201110258130 A CN 201110258130A CN 201110258130 A CN201110258130 A CN 201110258130A CN 102315120 A CN102315120 A CN 102315120A
Authority
CN
China
Prior art keywords
leakage current
chip
diffusion furnace
semiconductor chip
standard value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110258130A
Other languages
English (en)
Other versions
CN102315120B (zh
Inventor
欧新华
杨利君
孙志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xindao Electronic Technology Co., Ltd
Original Assignee
SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co Ltd filed Critical SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201110258130.1A priority Critical patent/CN102315120B/zh
Publication of CN102315120A publication Critical patent/CN102315120A/zh
Application granted granted Critical
Publication of CN102315120B publication Critical patent/CN102315120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种降低半导体芯片漏电流的方法，包括以下步骤：生产芯片；设定漏电流标准值；测量所述芯片的实际漏电流；判断所述实际漏电流是否大于所述漏电流标准值，若否，则芯片合格，不做处理，若是，则将所述芯片置于一扩散炉中，所述扩散炉中冲入了掺杂磷元素的氮气，所述扩散炉的炉温范围为500℃至600℃。本发明降低半导体芯片漏电流的方法通过将不合格芯片回炉，在炉中冲入含有磷的氮气保护气体，磷元素会与硅片表面形成一层磷硅玻璃，利用了磷元素的吸附特性，将芯片内部、金属层内部的杂质离子吸附出来，从而有效地降低了半导体芯片的漏电流。

Description

降低半导体芯片漏电流的方法
技术领域
本发明涉及一种半导体工艺，且尤其涉及一种降低半导体芯片漏电流的方法。
背景技术
芯片生产过程中，难免会引入一些杂质离子，杂质离子的存在会导致漏电流的明显增大。在芯片流片之后，需要测试芯片的静态漏电流的设计是否达标，如果芯片的静态电流过大，比如应用到手机、笔记本电脑等需要电池供电的芯片会严重的影响待机时间，使芯片的在市场竞争处于不利地位，所以静态功耗需要慎重考虑。漏电流是PN结在截止时流过的很微小的电流，漏电流对于电路有如下具体四种危害：第一，漏电流过大，表明芯片的PN结时刻有较大电流通过，增加了PN结的老化速率，降低了芯片寿命；第二，P＝V*I，漏电流过大，芯片的功耗增加，芯片温度增加；芯片温度的增加使得漏电流进一步加大，形成恶性循环，降低芯片寿命；第三，对于一个工作系统来说，都是由电源供电，芯片的漏电流增加，则电源的负荷增加，降低了电源的寿命；第四，对于一些精密器件来说，漏电流增加则意味着噪音增加，降低了芯片的性能。
具体情况请参考图1，图1是现有技术中芯片背银之后的结构示意图，半导体芯片10上依次沉淀有三层金属介电层，金属分别为钛11、镍12和银13，在所述半导体芯片10和三层金属介电层中都不可避免的引入了一些杂质离子14，图1中以小黑点表示杂质离子14。杂质离子14的存在会导致漏电流的明显增大，现有技术中至今还没有很好的解决此类问题的方法。
发明内容
本发明解决的问题是现有技术中半导体芯片中因杂质离子较多而导致芯片的漏电流较大的问题。
为了实现上述目的，本发明提供了一种降低半导体芯片漏电流的方法，包括以下步骤：生产芯片；设定漏电流标准值；测量所述芯片的实际漏电流；判断所述实际漏电流是否大于所述漏电流标准值，若否，则芯片合格，不做处理，若是，则将所述芯片置于一扩散炉中，所述扩散炉中冲入了掺杂磷元素的氮气，所述扩散炉的炉温范围为500℃至600℃。
可选的，设定的所述漏电流标准值为10uA。
可选的，所述氮气中的磷元素的质量百分比范围为1％至4％。
可选的，所述氮气中的磷元素的质量百分比为2％。
可选的，所述扩散炉的炉温为550℃。
可选的，所述芯片位于所述扩散炉中的时间范围为5小时至10小时。
可选的，所述芯片位于所述扩散炉中的时间为5小时、7小时或10小时。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：本发明降低半导体芯片漏电流的方法通过将不合格芯片回炉，在炉中冲入含有磷的氮气保护气体，磷元素会与硅片表面形成一层磷硅玻璃，利用了磷元素的吸附特性，将芯片内部、金属层内部的杂质离子吸附出来，从而有效地降低了半导体芯片的漏电流。
附图说明
图1为未去除杂质离子的芯片背银之后的结构示意图。
图2是去除杂质离子的芯片背银之后的结构示意图。
图3是本发明降低半导体芯片漏电流的方法的流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
请参考图3，图3是本发明降低半导体芯片漏电流的方法的流程示意图，包括以下步骤：步骤30：生产芯片；步骤31：设定漏电流标准值；步骤32：测量所述芯片的实际漏电流；步骤33：判断所述实际漏电流是否大于所述漏电流标准值，若否，步骤35：则芯片合格，不做处理，若是，步骤36：则将所述芯片置于一扩散炉中，所述扩散炉中冲入了掺杂磷元素的氮气，所述扩散炉的炉温范围为500℃至600℃。
下面，请看关于本发明的几个实施例。
第一实施例：生产芯片，即完成芯片的制作；根据芯片的种类，设定漏电流标准值，因为实际情况中，漏电流为零几乎不可能做到，一般是为芯片的漏电流设置一个边界值，即漏电流的值在此边界值之内的即为合格，在本实施例中，设定漏电流标准值为10uA，当然研发工作者可以根据芯片的种类和要求，对此数值进行自主设定；测量所述芯片的实际漏电流，测量漏电流的方法现有技术中已经提高了很多种，在此不再赘言；判断测量所得的实际漏电流是否大于10uA，即判断芯片的漏电流的值是否在漏电流标准值之内，如果实际漏电流小于或等于10uA，表面该芯片的漏电流是合格的，针对漏电流无需做处理，如果实际漏电流大于10uA，则要采取另外的工艺来降低芯片的漏电流，将漏电流不合格的芯片放入一扩散炉中，扩散炉中的温度可选择范围为500℃至600℃之间，温度设定的高低上取决于实际漏电流超出漏电流标准值的程度，即实际漏电流越大，扩散炉中的温度则越高，在本实施例中，选择扩散炉中的温度为550℃，在扩散炉中设置有作为保护气体的氮气，在氮气中混有磷元素，本实施例中，氮气中的磷元素的质量百分比为2％，实际情况下，可以适当的提高或者降低氮气中的磷元素的质量百分比，一般在1％至4％的范围内变化，将芯片(包括三层金属介电层)放置于扩散炉中7小时后，取出芯片，同样的，芯片位于扩散炉中的时间可以从5小时至10小时，取决于芯片的实际漏电流的大小，实际漏电流越大，所需的时间则越长。在扩散炉中，磷元素会与硅片表面形成一层磷硅玻璃，利用了磷元素的吸附特性，将芯片内部、金属层内部的杂质离子吸附出来，从而有效地降低了半导体芯片的漏电流。请参考图2，图2是去除杂质离子的芯片背银之后的结构示意图，半导体芯片20上依次沉淀有三层金属介电层，金属分别为钛21、镍22和银23，磷硅玻璃层25位于半导体芯片20上，虽然半导体芯片20和三层金属介电层中依旧存在有杂质离子24，但是其密度较图1中的杂质离子14的密度已经大为减小，而图2中的更多的杂质离子24则被磷元素吸附至磷硅玻璃层25中。
第二实施例：生产芯片；设定漏电流标准值为10uA；测量所述芯片的实际漏电流为40uA；判断测量所得的实际漏电流是否大于10uA，判断结果为“是”，因此将芯片放入一扩散炉中，扩散炉中的温度为600℃，扩散炉中冲有氮气保护气，氮气保护气内含有磷元素，氮气中的磷元素的质量百分比为3％，将芯片放置于扩散炉中10小时后，取出芯片。
再次测量所述芯片的实际漏电流为12uA，判断测量所得的实际漏电流是否大于10uA，判断结果为“是”，因此将芯片再次放入扩散炉中，扩散炉中的温度为550℃，扩散炉中冲有氮气保护气，氮气保护气内含有磷元素，氮气中的磷元素的质量百分比为2％，将芯片放置于扩散炉中7小时后，取出芯片。
再次测量所述芯片的实际漏电流为3uA，小于10uA，则芯片合格，不再做处理。
第二实施例和第一实施例的区别在于，第二实施例在不合格的芯片第一次回炉后，再次进行测量和判断，若不合格则进行第二次回炉，直至合格为止。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种降低半导体芯片漏电流的方法，其特征在于，包括以下步骤：
生产芯片；
设定漏电流标准值；
测量所述芯片的实际漏电流；
判断所述实际漏电流是否大于所述漏电流标准值，若否，则芯片合格，不做处理，若是，则将所述芯片置于一扩散炉中，所述扩散炉中冲入了掺杂磷元素的氮气，所述扩散炉的炉温范围为500℃至600℃。
2.根据权利要求1所述的降低半导体芯片漏电流的方法，其特征在于：设定的所述漏电流标准值为10uA。
3.根据权利要求1所述的降低半导体芯片漏电流的方法，其特征在于：所述氮气中的磷元素的质量百分比范围为1％至4％。
4.根据权利要求3所述的降低半导体芯片漏电流的方法，其特征在于：所述氮气中的磷元素的质量百分比为2％。
5.根据权利要求1所述的降低半导体芯片漏电流的方法，其特征在于：所述扩散炉的炉温为550℃。
6.根据权利要求1所述的降低半导体芯片漏电流的方法，其特征在于：所述芯片位于所述扩散炉中的时间范围为5小时至10小时。
7.根据权利要求6所述的降低半导体芯片漏电流的方法，其特征在于：所述芯片位于所述扩散炉中的时间为5小时、7小时或10小时。
CN201110258130.1A 2011-09-02 2011-09-02 降低半导体芯片漏电流的方法 Active CN102315120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110258130.1A CN102315120B (zh) 2011-09-02 2011-09-02 降低半导体芯片漏电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110258130.1A CN102315120B (zh) 2011-09-02 2011-09-02 降低半导体芯片漏电流的方法

Publications (2)

Publication Number Publication Date
CN102315120A true CN102315120A (zh) 2012-01-11
CN102315120B CN102315120B (zh) 2015-02-04

Family

ID=45428155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110258130.1A Active CN102315120B (zh) 2011-09-02 2011-09-02 降低半导体芯片漏电流的方法

Country Status (1)

Country Link
CN (1) CN102315120B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439092B (en) * 1997-10-21 2001-06-07 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1311534A (zh) * 1999-12-10 2001-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
CN1649113A (zh) * 2004-01-27 2005-08-03 尔必达存储器株式会社 制造半导体器件的方法
TW200618300A (en) * 2004-11-25 2006-06-01 Chunghwa Picture Tubes Ltd Production of lightly doped drain of low-temperature poly-silicon thin film transistor
CN101114669A (zh) * 2006-07-27 2008-01-30 日产自动车株式会社 半导体装置及制造该半导体装置的方法
CN101271947A (zh) * 2008-05-06 2008-09-24 南京大学 可控非对称掺杂势垒纳米硅基发光器件及其制备方法
CN101494251A (zh) * 2009-03-02 2009-07-29 苏州阿特斯阳光电力科技有限公司 一种制造精炼冶金多晶硅太阳能电池的磷扩散方法
CN101527323A (zh) * 2009-04-10 2009-09-09 无锡市晶源微电子有限公司 带超大电阻和大容量电容的结型场效应管及制备方法
CN101615586A (zh) * 2009-07-13 2009-12-30 强茂电子(无锡)有限公司 瞬态电压抑制二级管的制作方法
CN101752468A (zh) * 2008-12-17 2010-06-23 四川柏狮光电技术有限公司 Led荧光粉悬浮制造工艺
CN102044458A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439092B (en) * 1997-10-21 2001-06-07 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1311534A (zh) * 1999-12-10 2001-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
CN1649113A (zh) * 2004-01-27 2005-08-03 尔必达存储器株式会社 制造半导体器件的方法
TW200618300A (en) * 2004-11-25 2006-06-01 Chunghwa Picture Tubes Ltd Production of lightly doped drain of low-temperature poly-silicon thin film transistor
CN101114669A (zh) * 2006-07-27 2008-01-30 日产自动车株式会社 半导体装置及制造该半导体装置的方法
CN101271947A (zh) * 2008-05-06 2008-09-24 南京大学 可控非对称掺杂势垒纳米硅基发光器件及其制备方法
CN101752468A (zh) * 2008-12-17 2010-06-23 四川柏狮光电技术有限公司 Led荧光粉悬浮制造工艺
CN101494251A (zh) * 2009-03-02 2009-07-29 苏州阿特斯阳光电力科技有限公司 一种制造精炼冶金多晶硅太阳能电池的磷扩散方法
CN101527323A (zh) * 2009-04-10 2009-09-09 无锡市晶源微电子有限公司 带超大电阻和大容量电容的结型场效应管及制备方法
CN101615586A (zh) * 2009-07-13 2009-12-30 强茂电子(无锡)有限公司 瞬态电压抑制二级管的制作方法
CN102044458A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法

Also Published As

Publication number Publication date
CN102315120B (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN102383198B (zh) 一种晶硅电池的三步变温扩散工艺
CN108010841A (zh) 一种二极管的制造方法及由此制得的二极管
CN103117328B (zh) 冶金多晶硅片磷吸杂方法及该法制成的硅片和太阳能电池
CN107887281B (zh) 一种低功耗快速开关塑封高压硅堆的制造方法及高压硅堆
CN104485875A (zh) 判断失效光伏组件的失效分析方法及其使用的光伏组件结构
CN103715300B (zh) 一种扩散后低方阻硅片返工的方法
CN102315120B (zh) 降低半导体芯片漏电流的方法
CN103545169A (zh) 防止晶圆翘曲变形的方法
CN103094143B (zh) 离子注入监测方法
CN103887159B (zh) 一种对晶圆表面金属进行钝化及合金化处理的方法
CN102332393A (zh) 太阳能电池制造过程中提高电池片少子寿命的扩散方法
CN107785257A (zh) Igbt器件背面工艺方法及igbt器件
CN205231072U (zh) 一种中低压台面二极管芯片
JP5649478B2 (ja) 半導体装置及びその試験方法
CN107680907A (zh) 快恢复二极管制作方法及由该方法制作的快恢复二极管
CN104505341B (zh) 一种半导体放电管的制造方法
CN103137510B (zh) 一种监控金属层过刻蚀的方法及监控模块
CN103296076A (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法
CN104485282A (zh) 一种放电管芯片的制造方法
CN206541088U (zh) 间隙调整装置
CN101996909A (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN111128698A (zh) 一种tvs芯片新型扩散工艺
CN205028893U (zh) 具有散热座的瞬态电压抑制器
CN202695420U (zh) 半导体封装结构
CN102194894B (zh) 一种抗电浪涌低压保护硅二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai city Pudong New Area Cailun Road No. 1623 building B room 504

Patentee after: Shanghai Xindao Electronic Technology Co., Ltd

Address before: 201203 Shanghai city Pudong New Area Cailun Road No. 1623 building B room 504

Patentee before: SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co.,Ltd.