CN103094144A - 一种用于预估mos管的阈值电压的方法 - Google Patents

一种用于预估mos管的阈值电压的方法 Download PDF

Info

Publication number
CN103094144A
CN103094144A CN2011103583291A CN201110358329A CN103094144A CN 103094144 A CN103094144 A CN 103094144A CN 2011103583291 A CN2011103583291 A CN 2011103583291A CN 201110358329 A CN201110358329 A CN 201110358329A CN 103094144 A CN103094144 A CN 103094144A
Authority
CN
China
Prior art keywords
oxide
semiconductor
threshold voltage
metal
test pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103583291A
Other languages
English (en)
Other versions
CN103094144B (zh
Inventor
王者伟
曾令旭
牟亮伟
黄兆兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201110358329.1A priority Critical patent/CN103094144B/zh
Publication of CN103094144A publication Critical patent/CN103094144A/zh
Application granted granted Critical
Publication of CN103094144B publication Critical patent/CN103094144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种用于预估MOS管的阈值电压的方法，所述方法包括以下步骤：在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极；测量所述测试片的C-V曲线；根据所测得的C-V曲线确定所述测试片的等离子损伤程度；以及根据所确定的等离子损伤程度预估所述MOS管的阈值电压。通过本发明的方法可以大大缩短铝制栅极MOS管生产线的循环时间，从而有利于生产商抢占市场，提高经济效益。

Description

一种用于预估MOS管的阈值电压的方法
技术领域
本发明涉及一种用于预估MOS管的阈值电压的方法。
背景技术
金属-氧化物-半导体(MOS，Metal-Oxide-Semiconductor)器件是半导体器件向高密度和小尺寸发展的主要驱动力。MOS结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。MOS晶体管构成的集成电路称为MOS集成电路，而PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC。
图1示出了MOS管的基本工作原理。以N型MOS管为例，当在NMOS的金属栅极施加相对于源极的正电压VGS时，栅极的正电荷在P型硅衬底上感应出等量的负电荷，随着VGS的增加，衬底中接近二氧化硅氧化物层的表面处的负电荷也越多。当VGS比较小时，栅极的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷，仅形成带固定负电荷的耗尽层。这时，虽然有漏极相对于源极的正电压VDS的存在，但因为没有可运动的电子，所以并没有明显的源漏电流出现。随着VGS不断增大，耗尽层向衬底下部延伸，并有少量的电子被吸引到表面，形成可运动的电子电荷，随着VGS的增加，表面积累的可运动电子数量越来越多。当电子积累达到一定水平时，表面处的半导体中的多数载流子变成了电子，即相对于原来的P型半导体具有了N型半导体的导电性质，这种情况称为表面反型。当NMOS晶体管表面达到强反型时所对应的VGS值，称为NMOS晶体管的阈值电压Vt。阈值电压Vt是MOS管最重要的参数之一，其将直接影响到电路的功能和产品的良率。
影响阈值电压的因素之一是作为介质的二氧化硅(栅介质层)中的电荷以及电荷的性质。MOS晶体管中的栅介质层通常由硅衬底在高温下氧化形成，即形成图1中的二氧化硅层。对于铝栅器件，即以铝为栅电极的MOS管而言，由于通常会在高电压高磁场的等离子环境下进行铝溅射，因此会有大量的电荷被栅介质层收集并且无法被导出。在如此制成的MOS管被投入使用时，这些电荷会对电场产生屏蔽作用，从而影响阈值电压。
为解决这个问题，目前业界普遍采用在经过铝溅射后先行制备数片用于参数测试，根据参数测试的结果来判断目前的工艺条件是否合格。然而，采用先行片的缺点在于产品需要在线等待先行片的结果，这通常需要2～3天的时间。而每当铝溅射机台进行计划维护或维修之后，产品的阈值电压又会有漂移，这就需要重新制备先行片。众所周知，在竞争激烈的电子行业，时间就是市场占有率，谁赢得了先机，就能占有更大的战场，因此使用这种传统的方法将很有可能带来巨大的损失。
发明内容
有鉴于此，本发明的目的在于以更方便并且成本更低的方法预估MOS管的阈值电压，从而有效地控制最终产品的性能以及良率。
为实现上述目的，本发明提供了一种用于预估MOS管的阈值电压的方法，所述方法包括以下步骤：在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极；测量所述测试片的C-V曲线；根据所测得的C-V曲线确定所述测试片的等离子损伤程度；以及根据所确定的等离子损伤程度预估所述MOS管的阈值电压。
优选地，在预防保养或者维修所述等离子薄膜沉积工艺设备之后制备所述测试片。
优选地，所述等离子薄膜沉积工艺为物理气相沉积工艺。在一些实施例中，所述等离子薄膜沉积工艺为磁控溅射镀膜，并且所述等离子薄膜沉积工艺设备为磁控溅射镀膜机台。
优选地，制备测试片包括提供衬底、在所述衬底上沉积栅介质层并且通过等离子薄膜沉积工艺在所述栅介质层上制备所述栅极。优选地，所述栅介质层的厚度在
Figure BSA00000611730300031
的范围内，所述栅极的厚度也在
Figure BSA00000611730300032
的范围内。优选地，所述栅介质层由二氧化硅SiO2制成，并且其中所述栅极由金属铝制成。
本发明还提供了制备MOS管的方法，所述方法包括：使用上述任意一种方法预估所述MOS管的阈值电压；根据预估得到的阈值电压判断将用于制备所述MOS管的工艺条件是否合格；在所述工艺条件合格的情况下制备所述MOS管。
本发明摒弃了传统的通过制备具有MOS管产品最终结构的先行片来评估工艺条件的方法。根据本发明所提供的方法，通过分析等离子薄膜沉积工艺对仅包括MOS电容结构的测试片造成的损伤来预估MOS管产品的阈值电压将大大缩短生产线的循环时间，从而有利于生产商抢占市场，提高经济效益。
附图说明
以下将结合附图和实施例，对本发明的技术方案作进一步的详细描述。其中：
图1示出了MOS管的基本工作原理。
图2示出了根据本发明的实施例的测试片的结构。
图3为根据本发明的实施例预估MOS管的阈值电压的流程图。
具体实施方式
为使本发明的上述目的、特征和优点更加明显易懂，以下结合附图和具体实施例进一步详细描述本发明。需要说明的是，附图中的各结构只是示意性的而不是限定性的，以使本领域普通技术人员能够最佳地理解本发明的原理，其不一定按比例绘制。
图2示出了根据本发明的实施例的测试片200的结构。如图2所示，不同于包括完整的MOS管结构的先行片，测试片200仅包括衬底203、栅介质层202以及金属栅极201。对比图1可以看出，测试片200包括了MOS管中最基本的MOS电容结构，其中包括了会对MOS管的阈值电压产生很大影响的栅介质层。以金属栅极的材料为铝的铝制栅极MOS管为例，在制备测试片200时首先提供衬底203，其可以是P型或者N型半导体硅衬底。然后，可以例如通过对衬底203进行热氧化操作在该衬底上形成具有目标厚度的栅氧化层作为栅介质层202。最后，在所述栅氧化层表面镀敷金属铝膜，这通常可以使用物理气相沉积方法来实现，例如真空蒸镀、溅射镀膜、电弧等离子体镀等等。以磁控溅射镀膜为例，将测试片200的衬底及栅介质层部分置于真空腔室中，在电场和磁场的共同作用下使高能等离子体轰击铝靶材表面，使溅出的铝原子沉积在栅介质层表面，由此形成铝膜。由于处在高电压高磁场的等离子氛围中，靠近测试片200表面的空间电荷将进入栅介质层202，导致大量电荷将滞留在该层中，对其造成等离子损伤。
对于通过上述工艺过程制备的MOS管而言，这种等离子损伤将使得其阈值电压产生偏移。根据本发明的方法，只需要在上述测试片200的基础上进行测量和分析就可以对阈值电压的偏移进行预估，而不需要做出完整的MOS管产品。因此，本领域的技术人员能够清楚地认识到，为了实现预估MOS管阈值电压的目的，制备测试片200所使用所有工艺流程及相应的设备都与制备MOS管中的对应部分所采用的工艺流程及设备完全一致，而上述工艺步骤也是制备相应的MOS管所需要的流程。在MOS管的制备过程中，可以例如用磁控溅射镀膜机台(Metal Sputter)来实现栅极金属膜的镀敷。因此，在一些实施例中，可以选择在预防保养或者维修该磁控溅射镀膜机台之后制备所述测试片以进行测试分析，从而每次在这样的情况下对将要制备的MOS管的阈值电压进行重新估计。在实践中，铝制栅极MOS管的栅介质层通常在铝溅射过程中直接暴露在等离子环境下，因此尤其适用本发明所提供的方法。然而，本领域的技术人员应理解的是本发明的方法也适用于对其他采用相似工艺制备的并且具有相似结构的MOS管的阈值电压进行预估。
下面结合图3所示的流程图来详细描述本发明所提供的方法。如图3所示，首先在步骤S301中制备测试片，所述测试片根据上文中相对于图2所描述的工艺流程来制备并且具有如图2所示的结构。然后在步骤S303中，对该测试片进行C-V曲线测量。从图2中可以清楚的看到，根据本发明的测试片具有MOS电容的结构，因此可以采用现有技术中已知的各种方法来测量它的C-V曲线。所述C-V测量方法可以例如是交流阻抗电容测量方法，其中通过在测试片两端加载交流电压并测量产生的交流电流和相位来测量测试片的交流阻抗，而接着根据所测得的交流阻抗和相位计算得到测试片的容抗，最后根据容抗和测试频率计算出相应的电容值，由此得到测试片的C-V曲线。
在步骤S305中，根据实际测得的C-V曲线来确定例如磁控溅射的等离子工艺对测试片的栅介质层造成的损伤。举例来说，可以根据所测得的C-V曲线相对于理想C-V曲线的漂移或畸变程度来确定。
在步骤S307中，基于所确定的等离子损伤程度来确定MOS产品的阈值电压。举例来说，可以将所确定的等离子损伤程度计入MOS产品的理想阈值电压，由此得到将制备的MOS管的阈值电压的估计值。所述理想阈值电压可以例如是经验值或者是前次得到的产品的实际阈值电压。
可以例如在对磁控溅射镀膜机台等设备进行预防保养或维修之后执行图3所示的流程，从而根据预估得到的阈值电压来判断将用于制备所述MOS管的工艺条件是否合格。在所述工艺条件合格的情况下制备所述MOS管可以大大提高产品性能的可靠性。
以上列举了若干具体实施例来详细阐明本发明，这些个例仅供说明本发明的原理及其实施方式之用，而非对本发明的限制，在不脱离本发明的精神和范围的情况下，本领域的普通技术人员还可以做出各种变形和改进。因此所有等同的技术方案均应属于本发明的范畴并为本发明的各项权利要求所限定。

Claims (9)

1.一种用于预估MOS管的阈值电压的方法，其特征在于，所述方法包括以下步骤：
在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极；
测量所述测试片的C-V曲线；
根据所测得的C-V曲线确定所述测试片的等离子损伤程度；以及
根据所确定的等离子损伤程度预估所述MOS管的阈值电压。
2.如权利要求1所述的方法，其特征在于，其中在预防保养或者维修所述等离子薄膜沉积工艺设备之后制备所述测试片。
3.如权利要求1所述的方法，其特征在于，其中所述等离子薄膜沉积工艺为物理气相沉积工艺。
4.如权利要求1所述的方法，其特征在于，其中所述等离子薄膜沉积工艺为磁控溅射镀膜，并且所述等离子薄膜沉积工艺设备为磁控溅射镀膜机台。
5.如权利要求1所述的方法，其特征在于，其中制备测试片包括提供衬底、在所述衬底上沉积栅介质层并且通过等离子薄膜沉积工艺在所述栅介质层上制备所述栅极。
6.如权利要求5所述的方法，其特征在于，其中所述栅介质层的厚度在
Figure FSA00000611730200011
的范围内。
7.如权利要求5所述的方法，其特征在于，其中所述栅极的厚度在
Figure FSA00000611730200021
的范围内。
8.如权利要求5所述的方法，其特征在于，其中所述栅介质层由二氧化硅SiO2制成，并且其中所述栅极由金属铝制成。
9.一种制备MOS管的方法，其特征在于，所述方法包括：
使用权利要求1至8中任意一项所述的方法预估所述MOS管的阈值电压；
根据预估得到的阈值电压判断将用于制备所述MOS管的工艺条件是否合格；
在所述工艺条件合格的情况下制备所述MOS管。
CN201110358329.1A 2011-10-31 2011-10-31 一种用于预估mos管的阈值电压的方法 Active CN103094144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110358329.1A CN103094144B (zh) 2011-10-31 2011-10-31 一种用于预估mos管的阈值电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110358329.1A CN103094144B (zh) 2011-10-31 2011-10-31 一种用于预估mos管的阈值电压的方法

Publications (2)

Publication Number Publication Date
CN103094144A true CN103094144A (zh) 2013-05-08
CN103094144B CN103094144B (zh) 2015-11-25

Family

ID=48206567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110358329.1A Active CN103094144B (zh) 2011-10-31 2011-10-31 一种用于预估mos管的阈值电压的方法

Country Status (1)

Country Link
CN (1) CN103094144B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504995A (zh) * 2016-11-09 2017-03-15 杭州潮盛科技有限公司 调控金属氧化物薄膜晶体管反相器阈值电压的方法
CN111367352A (zh) * 2020-04-26 2020-07-03 重庆理工大学 一种确定mos管源漏饱和电压的电路及其操作方法
CN113468845A (zh) * 2020-03-31 2021-10-01 中芯国际集成电路制造(上海)有限公司 工艺制造方法、阈值电压的调节方法、设备和存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143579A (en) * 1999-04-26 2000-11-07 Taiwan Semiconductor Manufacturing Ltd. Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
US6246075B1 (en) * 1997-03-07 2001-06-12 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
CN1595608A (zh) * 2003-09-09 2005-03-16 精工电子有限公司 半导体器件的制造方法
CN101551831A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 一种与总剂量辐射相关的器件建模方法
CN101740549A (zh) * 2008-11-24 2010-06-16 上海华虹Nec电子有限公司 精确评估栅氧可靠性能的测试结构及测试方法
CN102044458A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法
CN102163568A (zh) * 2011-03-07 2011-08-24 北京大学 一种提取mos管沿沟道电荷分布的方法
CN102194794A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246075B1 (en) * 1997-03-07 2001-06-12 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6143579A (en) * 1999-04-26 2000-11-07 Taiwan Semiconductor Manufacturing Ltd. Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
CN1595608A (zh) * 2003-09-09 2005-03-16 精工电子有限公司 半导体器件的制造方法
CN101740549A (zh) * 2008-11-24 2010-06-16 上海华虹Nec电子有限公司 精确评估栅氧可靠性能的测试结构及测试方法
CN101551831A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 一种与总剂量辐射相关的器件建模方法
CN102044458A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法
CN102194794A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
CN102163568A (zh) * 2011-03-07 2011-08-24 北京大学 一种提取mos管沿沟道电荷分布的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504995A (zh) * 2016-11-09 2017-03-15 杭州潮盛科技有限公司 调控金属氧化物薄膜晶体管反相器阈值电压的方法
CN106504995B (zh) * 2016-11-09 2019-07-16 杭州潮盛科技有限公司 调控金属氧化物薄膜晶体管反相器阈值电压的方法
CN113468845A (zh) * 2020-03-31 2021-10-01 中芯国际集成电路制造(上海)有限公司 工艺制造方法、阈值电压的调节方法、设备和存储介质
CN111367352A (zh) * 2020-04-26 2020-07-03 重庆理工大学 一种确定mos管源漏饱和电压的电路及其操作方法

Also Published As

Publication number Publication date
CN103094144B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
Kim et al. Amorphous InGaZnO thin-film transistors—Part I: Complete extraction of density of states over the full subband-gap energy range
CN103094144B (zh) 一种用于预估mos管的阈值电压的方法
Ćwil et al. Capacitance profiling in the CIGS solar cells
Jeong et al. Intrinsic parameter extraction of a-InGaZnO thin-film transistors by a gated-four-probe method
CN103941171A (zh) 半导体测试结构及测试方法
GB2351156A (en) Modelling electrical characteristics of thin film transistors
CN102866303A (zh) 纳米器件沟道超薄栅介质电容测试方法
Wu et al. Two-frequency CV correction using five-element circuit model for high-k gate dielectric and ultrathin oxide
Liu et al. New observations on AC NBTI induced dynamic variability in scaled high-κ/metal-gate MOSFETs: characterization, origin of frequency dependence, and impacts on circuits
CN110349875A (zh) 一种测量晶圆表面电荷密度变化的方法
Taoka et al. AC response analysis of C–V curves and quantitative analysis of conductance curves in Al2O3/InP interfaces
CN103489806B (zh) 一种在线监测离子损伤的方法
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
Tsai et al. Plasma charge accumulative model in quantitative FinFET plasma damage
Veksler et al. Extraction of interface state density in oxide/III–V gate stacks
Jie et al. MOS capacitance-voltage characteristics from electron-trapping at dopant donor impurity
Taoka et al. Influence of interface traps inside the conduction band on the capacitance–voltage characteristics of InGaAs metal–oxide–semiconductor capacitors
Ma et al. Physical understanding of hot carrier injection variability in deeply scaled nMOSFETs
CN102176421A (zh) Mos管栅极氧化层累积厚度的测量方法
CN109148312A (zh) 金属层功函数的检测方法及其检测系统
Seo et al. Method to predict length dependency of negative bias temperature instability degradation in p-MOSFETs
CN109580764B (zh) 一种半绝缘GaAs、SiC中痕量杂质浓度分布的SIMS优化检测方法
Liu et al. Frequency dispersion effect and parameters extraction method for novel HfO 2 as gate dielectric
US7315174B2 (en) Method of measuring flat-band status capacitance of a gate oxide in a MOS transistor device
KR101643759B1 (ko) 비정질 반도체 박막 트랜지스터(ｔｆｔ)의 전기적 특성을 산출하는 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant