CN102270263B - 一种肖特基源漏双栅结构mosfet阈值电压解析模型 - Google Patents

Abstract

本发明属于半导体技术领域，具体为一种计算双栅结构金属-氧化物-半导体场效应晶体管（MOSFET）阈值电压的模型。本发明通过求出这种肖特基源漏双栅结构MOSFET的电势分布，然后根据本发明阈值电压的定义方法，当栅极所加电压使得硅表面处导带最低点与硅的费米能级重合时的电压值，从而得到阈值电压解析模型。该阈值电压解析模型形式简洁、物理概念清晰，为电路模拟软件在研究新型肖特基源漏双栅结构器件时候，提供了一种快速的工具。

Description

一种肖特基源漏双栅结构MOSFET阈值电压解析模型

技术领域

本发明属于半导体技术领域，具体涉及一种计算肖特基源漏双栅结构金属-氧化物-半导体场效应晶体管（MOSFET）阈值电压的模型。

背景技术

随着集成电路芯片集成度不断提高，器件几何尺寸不断缩小，MOSFET器件已经逐步从平面结构向非平面立体结构发展。而在各类非传统平面器件结构中，双栅结构MOSFET的栅极控制能力强，能够更好抑制短沟道效应，降低器件的静态功耗。肖特基源漏相对于掺杂的源漏具有更小的串联电阻，因此，肖特基源漏MOSFET成为纳米尺度器件理想的结构。由于以上优势，对这种双栅MOSFET结构创建解析模型变得尤为重要，并且其阈值电压提取模型日益受到工业界关注。传统体硅MOSFET阈值电压模型已经不在适合，这对于新型多栅纳米器件的建模与模拟带来了新的挑战。

阈值电压V_th 是MOSFET最为重要参数之一，阈值电压的定义为：上栅所加电压V_GSF 使得硅表面处导带E_C 最低点与硅的费米能级重合时的电压值，即最大表面电势V_SFm=2Φ _Beff ，V_GSF 值为阈值电压，为了使用电路模拟软件能够正确模拟电路特性，建立精确的阈值电压模型是非常重要的。

发明内容

本发明目的在于提供一种形式简洁、物理概念清晰，且精度高的肖特基源漏双栅MOSFET阈值电压模型。

本发明提出的肖特基源漏双栅结构MOSFET阈值电压解析模型，为电路模拟软件提供一种快速精确解析双栅结构模型。

对于全耗尽双栅MOSFET, 当工作在耗尽区和弱反型还没有达到强反型时候电势分布主要是由于由不可移动的电离杂质决定的，可以忽略自由载流子的影响，本发明提出的阈值电压模型这里作了耗尽近似假设。在阈值区和亚阈值区可移动电荷很少可以忽略，在沟道强反型开始之前，对于双栅MOSFET沟道是全耗尽的，当沟道区P型掺杂，在沟道内应用高斯法则，其沟道区电势分布可以表示为：

(1)

其中E_SF 为上表面横向电场强度；V_SF 、 V_SB 分别为体硅上、下界面处的表面电势；V_FBF 、 V_FBB 分别为上、下栅的平带电压；N_A 为硅的掺杂浓度；t_si 为硅体薄膜厚度；q为电子电量；V_GSF /V_GSB 为上/下栅极所加电压；ε _si 为硅的相对介电常数，η为调节参数；C_fox 、 C_box 分别为上、下栅氧化层单位面积电容。

V_SB 可以表示为：

(2)

其中E_NOR (y)为硅沟道中纵向电场强度。由硅——二氧化硅界面处的电位移矢量连续，我们可以得到：

(3)

将(2)和(3)带入(1)可以得到：

(4)

其中特征长度

，且C_ox =C_fox (1+r)+rC2 fox/C_si ，参数r= C_box/C_fox ； C_si 为体硅单位面积的电容， C_si= ε _si / t_si ；

V_SL 表示长沟道上表面电势：

(5)

源漏界面处的边界条件为：

V_SF (0)=Φ _MS (6)

V_SF (L)=Φ _MS +V_DS (7)

其中Φ _MS 为肖特基势垒高度；V_DS 为漏极所加电压。

我们可以得到上表面势：

(8)

其中L 为沟道长度。

传统阈值电压模型的定义：表面电势最低点的电势等于2倍的沟道表面电势即

时所对应的栅电压。由此定义，先求出电势最低点的位置，然后即可求出阈值电压。本发明采用的阈值电压定义为：硅表面处导带E_C 最低点与硅的费米能级重合时的电压值时对应的栅电压。其中本发明包含肖特基势垒降低（SBL）效应，以及量子力学效应的修正。

修正后的有效肖特基势垒高度为：

Φ _Beff =Φ _MS +(Δ₁–Δ₂)/q (9)

其中Φ _MS 为肖特基势垒高度；Δ₁=π ² ћ ² /(2m* nt2 si)，m* n为电子的有效质量，其值为0.22m₀ (m₀ 为自由电子的质量)，

，h为普朗克常数，Δ₁由量子效应引起；Δ₂ =

，E为金属源漏与硅界面处电场强度；参数α设为1。

硅表面处导带E_C 最低点对应这表面势的最高点V_{SF m}，其所在位置可以通过（10）式求得：

(10)

y_m 可以近似为

(11)

对于双栅器件而言，当V_{SF m}=2Φ _Beff 时，我们可以得到其阈值电压模型的解析式为：

(12)

G 可表示为：

(13)。

对于对称结构的双栅结构而言，V_GSF=V_GSB , V_FBF=V_FBB , 且r=1, 阈值电压可以简化为：

(14)

当漏极电压很小时V_DS <<Φ _MS –V_SL , 最大表面势位置可以近似为y_m ≈L/2, 这样G 可以简化为如下形式：

(15)。

式(12)为计算肖特基源漏双栅MOSFET的阈值电压模型的解析表达式，优点是简化计算模型，快速的求解阈值电压。

附图说明

图1肖特基源漏双栅MOSFET二维结构图。

图2肖特基源漏双栅MOSFET沿沟道方向能带图。

图 3量子效应以及SBL效应对阈值电压的影响。L=20 nm, t_fox = t_box =1 nm, V_DS =0.05 V, Φ _MS =0.2 V。

图 4不同下栅氧化层厚度阈值电压的变化曲线。L=20 nm, t_si =6 nm, t_fox =1 nm, Φ _MS =0.2 V。

图 5阈值电压随掺杂浓度变化曲线。t_fox = t_box =1 nm, V_DS =0.05 V, and Φ _MS =0.2 V。

图6为阈值电压随肖特基势垒高度的变化曲线。t_si =L/2, t_fox = t_box =1 nm, V_DS =0.05 V, V_GSB =0 V。

图7阈值电压建模流程示意图。

具体实施方式

通过我们的解析模型计算，如图3所示，本发明对肖特基势垒源漏双栅MOSFET阈值电压随沟道厚度变化的解析结果，在相同栅极氧化层厚度t_fox=t_box=1nm条件下，考虑肖特基势垒降低（SBL）效应以及量子效应（QM）对器件阈值电压的影响。如图4所示,在沟道长度L=20nm条件下，分别考虑不同漏极电压V_DS =0.05和V_DS =1V时，阈值电压随着比率参数r的变化。图5和图6分别为给定参数条件下阈值电压随掺杂浓度以及肖特基势垒高度的变化曲线。

Claims (2)

1.一种解析肖特基源漏双栅结构MOSFET阈值电压的方法，其特征在于该阈值电压解析模型的表达式为：

其中，V_FBF 、V_FBB 分别为上、下栅的平带电压；N_A 为硅的掺杂浓度；参数r= C_box / C_fox ，其中C_fox 、C_box 分别为上、下栅氧化层单位面积电容； C_si 为硅体单位面积的电容， C_si = ε _si / t_si , 其中ε _si 为硅的相对介电常数， t_si 为硅体薄膜厚度； q为电子电量；V_GSB 为下栅极所加电压；

G 表示为：

其中，L 为沟道长度；特征长度

，其中，C_ox =C_fox (1+r)+rC² _fox /C_si ；

式中，

Φ _Beff =Φ _MS +(Δ₁–Δ₂)/q

其中Φ _MS 为肖特基势垒高度；Δ₁=π ² ћ ² /(2m^* _n t² _si )，m^* _n 为电子的有效质量，其值为0.22m₀ ，m₀ 为自由电子的质量，，h为普朗克常数，Δ₁由量子效应引起；Δ₂ =

，E为金属源漏与硅界面处电场强度；ε ₀ 为真空介电常数；参数α设为1，y_m 为沟道表面势最高点所对应的位置，

其中，V_DS 为漏极电压；V_SL 表示为：

其中，V_GSF 为上栅极所加电压。

2.根据权利要求1所述的解析肖特基源漏双栅结构MOSFET阈值电压的方法，其特征在于：

对于对称结构的双栅结构而言，V_GSF=V_GSB , V_FBF=V_FBB , 且r=1, 阈值电压表达式为：

(14)

当漏极电压很小时V_DS <<Φ _MS –V_SL ，最大表面势位置可以近似为y_m ≈L/2，G 为如下形式：

(15) 。

Images