CN102497185A - 一种ldmos的等效电路 - Google Patents
一种ldmos的等效电路 Download PDFInfo
- Publication number
- CN102497185A CN102497185A CN2011104216497A CN201110421649A CN102497185A CN 102497185 A CN102497185 A CN 102497185A CN 2011104216497 A CN2011104216497 A CN 2011104216497A CN 201110421649 A CN201110421649 A CN 201110421649A CN 102497185 A CN102497185 A CN 102497185A
- Authority
- CN
- China
- Prior art keywords
- ldmos
- electric circuit
- equivalent electric
- drain electrode
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS等效电路,包括:可变电容的第一端连接场效应管的栅极,可变电容的第二端连接场效应管的漏极;场效应管的栅极与可变电容第一端的连接点作为LDMOS等效电路的栅极,场效应管的漏极与可变电容第二端的连接点连接LDMOS等效电路的漏极,场效应管的源极作为LDMOS等效电路的源极。该LDMOS等效电路能够在仿真中作为LDMOS的等效电路,提高包含LDMOS的电路的仿真精度。
Description
技术领域
本发明涉及电路领域,尤其涉及一种LDMOS(Laterally Diffused MetalOxide Semiconductor,横向扩散金属氧化物半导体)的等效电路。
背景技术
LDMOS与其他晶体管相比,在关键的器件特性方面,如增益、线性度、开关性能、散热性能以及减少级数等方面优势明显,因此,大量应用于各种高功率开关电路中。
由于LDMOS是一个固有的器件,本身电学特性复杂,因此,在电路设计过程中使用LDMOS时,往往很难对设计得到的电路进行准确的判断和评价。即便通过仿真对电路进行判断,由于LDMOS电学特性复杂,很难对设计得到的电路进行准确的判断和评价,电路的仿真结果并不准确。
因此,在现有技术中使用LDMOS进行开关电路设计时,设计得到的电路难以评价。
发明内容
有鉴于此,本发明要解决的技术问题是,提供一种LDMOS的等效电路,能够在仿真中作为LDMOS的等效电路,提高包含LDMOS的电路的仿真精度。
为此,本发明实施例采用如下技术方案:
本发明实施例提供一种LDMOS等效电路,包括:
可变电容的第一端连接场效应管的栅极,可变电容的第二端连接场效应管的漏极;场效应管的栅极与可变电容第一端的连接点作为LDMOS等效电路的栅极,场效应管的漏极与可变电容第二端的连接点连接LDMOS等效电路的漏极,场效应管的源极作为LDMOS等效电路的源极。
其中,场效应管的漏极与可变电容第二端的连接点,该连接点与LDMOS等效电路的漏极之间串接电阻。
所述电阻的电学模型为:
Rd=rd0*(1+pvc*abs(v(d,di)))*(1+pvb*abs(v(d,di)))/((w+wa)*1e6)*(1+ptc*dtemp);
其中,rd0表示LDMOS漏极在温度为27℃下单位宽度电阻;pvc表示LDMOS漏极电阻的漏源电压系数;pvb表示LDMOS漏极电阻的衬偏电压系数;wa表示窄沟调节参数;ptc表示LDMOS漏端电阻温度系数;w表示LDMOS的沟道宽度;v(d,di)表示电阻两端的电压。
还包括:
LDMOS等效电路的漏极连接第一二极管的阴极,第一二极管的阳极接地。
场效应管的漏极连接第二二极管的阴极,第二二极管的阳极连接场效应管的源极。
所述可变电容的电学模型为:
可变电容Cgd=(c0/(pwr((1-(min(0,v(s,d)))/vj),mj)))*w
其中,c0表示LDMOS等效电路所对应LDMOS的漏极和源极间电压差为0时,栅极到漏极单位宽度的交叠电容;vj表示LDMOS的内建电势;mj表示电容指数系数;v(s,d)表示LDMOS的源极和漏极之间的电压;w表示LDMOS的沟道宽度;pwr是幂指数函数。
对于上述技术方案的技术效果分析如下:
可变电容的第一端连接场效应管的栅极,可变电容的第二端连接场效应管的漏极;场效应管的栅极与可变电容第一端的连接点作为LDMOS等效电路的栅极,场效应管的漏极与可变电容第二端的连接点连接LDMOS等效电路的漏极,场效应管的源极作为LDMOS等效电路的源极。通过可变电容表征LDMOS栅极和漏极之间的电容,从而能够在仿真中作为LDMOS的等效电路,提高包含LDMOS的电路的仿真精度。
附图说明
图1为本发明实施例第一种LDMOS等效电路结构示意图;
图2为本发明实施例第二种LDMOS等效电路结构示意图;
图3为本发明实施例第三种LDMOS等效电路结构示意图;
图4为本发明实施例第四种LDMOS等效电路结构示意图;
图5为本发明实施例LDMOS等效电路仿真结构示意图。
具体实施方式
开关状态中的LDMOS,其开关性能严重受限于LDMOS的寄生电容。LDMOS工作在开关状态时,主要有三种电容在起作用:输入电容,输出电容和反向传输电容;其中,输入电容Ciss=Cgd+Cgs,输出电容Coss=Cgd+Cds,反向传输电容Crss=Cgd;Cgd表示LDMOS的栅极和漏极之间的电容,Cgs表示LDMOS的栅极和源极之间的电容;Cds表示LDMOS的漏极和源极之间的电容。通过以上三种电容的计算公式可知,这三种电容都与LDMOS的栅极与漏极之间的电压Cgd息息相关,Cgd的准确性直接决定了LDMOS开关特性描述的准确性。Cgd是LDMOS的栅极和漏极之间的电容,当LDMOS的漏极和源极之间的电压Vds变化时,Cgd的有效面积(栅极与漂移区的交叠面积)改变,LDMOS的栅极与漏极之间的电容Cgd有效值就受影响。对于高压LDMOS,漂移区很长,栅极和漏极之间的电容Cgd也很大,并随漏极和源极之间的电压Vds的变化而改变。但对于LDMOS(尤其是高压LDMOS)来说,漏极漂移区很长,浓度很淡,漏极反偏电压大时,耗尽展宽就大,有效交叠电容就小,因此,不能用一个定值来表示栅极到漏极的交叠电容。
基于以上分析,本发明实施例中在普通场效应管的栅极和漏极之间设置可变电容C1,通过可变电容C1来表征LDMOS的栅极和漏极之间的电容Cgd;通过普通场效应管来表征LDMOS的其他电学特性;从而通过普通场效应管和可变电容构建LDMOS的等效电路,在仿真中作为LDMOS的等效电路,提高包含LDMOS的电路的仿真精度。
以下,结合附图详细说明本发明实施例LDMOS等效电路的实现。
参见图1,为本发明实施例第一种LDMOS等效电路结构示意图,该LDMOS等效电路包括:
可变电容C1的第一端连接场效应管MOS的栅极,可变电容C1的第二端连接场效应管MOS的漏极;场效应管MOS的栅极与可变电容C1第一端的连接点作为LDMOS等效电路的栅极,场效应管MOS的漏极与可变电容C1第二端的连接点作为LDMOS等效电路的漏极,场效应管MOS的源极作为LDMOS等效电路的源极。
优选地,所述可变电容C1的电学模型可以为:
可变电容Cgd=(c0/(pwr((1-(min(0,v(s,d)))/vj),mj)))*w
其中,c0表示LDMOS等效电路所对应LDMOS的漏极和源极间电压差为0时,栅极到漏极单位宽度的交叠电容;vj表示LDMOS的内建电势;mj表示电容指数系数;v(s,d)表示LDMOS的源极和漏极之间的电压;w表示LDMOS的沟道宽度;pwr表示幂指数函数,其中(1-min(0,v(s,d))/vj)是底数,mj是指数。
当然,在实际应用中并不限定使用满足上述电学模型的可变电容,但是,使用满足上述电学模型的可变电容,将可以使得该LDMOS等效电路更为接近LDMOS的电学特性,能优化LDMOS的开关特性,使得本发明实施例的LDMOS等效电路更好的仿真LDMOS,或者更好的替代实际电路中的LDMOS。
基于以上分析,图1所示的本发明实施例LDMOS等效电路中,中在普通场效应管的栅极和漏极之间设置可变电容C1,通过可变电容C1来表征LDMOS的栅极和漏极之间的电容Cgd,使得本发明实施例LDMOS等效电路能够较为精确的实现LDMOS的电学特性,从而在对包含LDMOS的开关电路进行仿真时,可以作为LDMOS的等效电路,根据等效电路中场效应管以及可变电容的电学模型进行LDMOS电学特性的精确仿真,进而提高包含LDMOS的电路的仿真精度。
另外,由于本发明实施例的LDMOS等效电路能够较为精确的实现LDMOS的开关特性,因此,在实际电路设计中,能够代替实际电路中的LDMOS,实现LDMOS的功能。
参见图2,为本发明实施例的第二种LDMOS等效电路结构示意图,与图1所示的LDMOS等效电路相比,区别仅在于:
场效应管的漏极与可变电容第二端的连接点与LDMOS等效电路的漏极之间串接电阻Rd。
优选地,所述电阻Rd的电学模型可以为:
Rd=rd0*(1+pvc*abs(v(d,di)))*(1+pvb*abs(v(d,di)))/((w+wa)*1e6)*(1+ptc*dtemp);
其中,rd0表示LDMOS漏极在温度为27℃下单位宽度电阻;pvc表示LDMOS漏极电阻的漏源电压系数;pvb表示LDMOS漏极电阻的衬偏电压系数;wa表示窄沟调节参数;ptc表示LDMOS漏端电阻温度系数;w表示LDMOS的沟道宽度;abs表示绝对值;v(d,di)表示电阻Rd两端的电压;le6表示10的6次幂;dtemp表示27℃的相对温度。
图2所示的LDMOS等效电路相对于图1所示的LDMOS等效电路,在LDMOS等效电路的漏极增加电阻Rd,用于表示LDMOS的漂移区电阻,以使得LDMOS等效电路的准饱和区特性更为接近实际LDMOS的准饱和区特性,也即使得LDMOS等效电路的电学特性更为接近实际的LDMOS。
另外,当使用LDMOS等效电路作为LDMOS的等效电路进行仿真时,可以通过电阻Rd对应的电学模型模拟LDMOS准饱和区特性,进而提高对于LDMOS或者包含LDMOS的电路的仿真精度。
实际的LDMOS漏极与衬底之间一般存在寄生二极管,因此,为了使得本发明实施例LDMOS等效电路的电学特性更为接近实际的LDMOS,可以在本发明实施例LDMOS等效电路的漏极与地之间反接一个二极管,以便表示LDMOS漏极与衬底之间的寄生二极管。具体的,在上述本发明实施例LDMOS等效电路的基础上,LDMOS等效电路的漏极连接一二极管的阴极,而该二极管的阳极接地。
以图2所示LDMOS等效电路增加该二极管为例,参见图3,为本发明实施例第三种LDMOS等效电路结构示意图,与图2所示的LDMOS等效电路相比,区别仅在于:
LDMOS等效电路的漏极连接第一二极管D1的阴极,第一二极管D1的阳极接地。
图3所示的本发明实施例LDMOS等效电路,通过在漏极连接第一二极管D1,可以通过第一二极管D1表示LDMOS中漏极与衬底之间的寄生二极管,从而使得LDMOS等效电路的电学特性更为接近实际的LDMOS,实现LDMOS的功能。
另外,与图3类似的,图1所示的本发明实施例LDMOS等效电路中,也可以在LDMOS等效电路的漏极连接第一二极管D1的阴极,第一二极管D1的阳极接地,同样可以使得图1所示LDMOS等效电路的电学特性更为接近实际的LDMOS,实现LDMOS的功能。
通过在本发明实施例LDMOS等效电路的漏极与地之间增加第一二极管,当使用本发明实施例LDMOS等效电路进行LDMOS或者包含LDMOS的电路的仿真时,可以通过第一二极管D1对应的电学模型模拟LDMOS漏极与衬底之间的寄生二极管,进而提高对于LDMOS或者包含LDMOS的电路的仿真精度。
实际的LDMOS漏极与源极之间一般也存在寄生二极管,因此,为了使得本发明实施例LDMOS等效电路的电学特性更为接近实际的LDMOS,可以在LDMOS等效电路的漏极与源极之间反接一个二极管,以便表示LDMOS漏极与源极之间的寄生二极管。具体的,在前述本发明实施例LDMOS等效电路的基础上,场效应管的漏极还连接一二极管的阴极,该二极管的阳极连接场效应管的源极。
以图3所示的LDMOS等效电路增加该二极管为例,参见图4,图4所示的本发明实施例第四种LDMOS等效电路与图3所示LDMOS等效电路的区别仅在于:场效应管MOS的漏极连接第二二极管D2的阴极,第二二极管D2的阳极连接场效应管MOS的源极。
图3所示的本发明实施例LDMOS等效电路,通过在漏极连接第一二极管D1,可以通过第一二极管D1表示LDMOS中漏极与衬底之间的寄生二极管,从而使得LDMOS等效电路的电学特性更为接近实际的LDMOS,实现LDMOS的功能。
另外,与图3类似的,本发明其他实施例的LDMOS等效电路中,也可以在场效应管的漏极连接第二二极管D2的阴极,第二二极管D2的阳极连接场效应管的源极,同样可以使得相应LDMOS等效电路的电学特性更为接近实际的LDMOS,实现LDMOS的功能。
通过在LDMOS等效电路的漏极与源极之间增加第二二极管D2,当使用LDMOS等效电路进行LDMOS或者包含LDMOS的电路的仿真时,可以通过第二二极管D2对应的电学模型模拟LDMOS漏极与源极之间的寄生二极管,进而提高对于LDMOS或者包含LDMOS的电路的仿真精度。
以上所示的本发明实施例LDMOS等效电路,由于该LDMOS等效电路的电学特性与LDMOS接近,且LDMOS等效电路中仅包括场效应管、可变电容、电阻、二极管等普通器件,电学特性明确,因此,在进行包含LDMOS的电路仿真时,可以将该LDMOS等效电路的电路结构作为LDMOS的等效电路,通过LDMOS等效电路中普通器件对应的电学模型建立LDMOS的电学模型,进行电路仿真,使得仿真结果更为准确。
而且,其电学特性非常接近LDMOS,因此,在实际电路设计中,可以使用该LDMOS等效电路代替LDMOS,进行电路构建;
而且,对于该LDMOS等效电路而言,仅包括场效应管、可变电容、电阻、二极管等普通器件,在仿真时,可以直接根据上述普通器件对应的电学模型建立该LDMOS等效电路的电学模型,从而容易建立LDMOS等效电路的电学模型,进而得到精确的仿真结果;而且,由于普通器件的电学特性较为明确,易于判断,在进行电路设计时,通过该LDMOS等效电路替代实际的LDMOS,设计得到的电路易于评价和判断,且易于建立仿真模型进行电路仿真,得到精确的仿真结果。
图5为本发明实施例LDMOS等效电路在温度为27度时栅漏电容随漏源电压变化的仿真结果,与实际测量值吻合。可以看出,该LDMOS等效电路能够体现实际LDMOS在开关状态时的电容特性,优化LDMOS的开关特性。因此,能够替代实际的LDMOS,或者作为LDMOS在仿真中的等效电路。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种LDMOS等效电路,其特征在于,包括:
可变电容的第一端连接场效应管的栅极,可变电容的第二端连接场效应管的漏极;场效应管的栅极与可变电容第一端的连接点作为LDMOS等效电路的栅极,场效应管的漏极与可变电容第二端的连接点连接LDMOS等效电路的漏极,场效应管的源极作为LDMOS等效电路的源极。
2.根据权利要求1所述的LDMOS等效电路,其特征在于,场效应管的漏极与可变电容第二端的连接点,该连接点与LDMOS等效电路的漏极之间串接电阻。
3.根据权利要求1或2所述的LDMOS等效电路,其特征在于,所述电阻的电学模型为:
Rd=rd0*(1+pvc*abs(v(d,di)))*(1+pvb*abs(v(d,di)))/((w+wa)*1e6)*(1+ptc*dtemp);
其中,rd0表示LDMOS漏极在温度为27℃下单位宽度电阻;pvc表示LDMOS漏极电阻的漏源电压系数;pvb表示LDMOS漏极电阻的衬偏电压系数;wa表示窄沟调节参数;ptc表示LDMOS漏端电阻温度系数;w表示LDMOS的沟道宽度;v(d,di)表示电阻两端的电压。
4.根据权利要求1至3任一项所述的LDMOS等效电路,其特征在于,还包括:
LDMOS等效电路的漏极连接第一二极管的阴极,第一二极管的阳极接地。
5.根据权利要求1至4任一项所述的LDMOS等效电路,其特征在于,场效应管的漏极连接第二二极管的阴极,第二二极管的阳极连接场效应管的源极。
6.根据权利要求1至5任一项所述的LDMOS等效电路,其特征在于,所述可变电容的电学模型为:
可变电容Cgd=(c0/(pwr((1-(min(0,v(s,d)))/vj),mj)))*w
其中,c0表示LDMOS等效电路所对应LDMOS的漏极和源极间电压差为0时,栅极到漏极单位宽度的交叠电容;vj表示LDMOS的内建电势;mj表示电容指数系数;v(s,d)表示LDMOS的源极和漏极之间的电压;w表示LDMOS的沟道宽度;pwr是幂指数函数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110421649 CN102497185B (zh) | 2011-12-15 | 2011-12-15 | 一种ldmos的等效电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110421649 CN102497185B (zh) | 2011-12-15 | 2011-12-15 | 一种ldmos的等效电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102497185A true CN102497185A (zh) | 2012-06-13 |
CN102497185B CN102497185B (zh) | 2013-06-26 |
Family
ID=46188982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110421649 Active CN102497185B (zh) | 2011-12-15 | 2011-12-15 | 一种ldmos的等效电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102497185B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103729486A (zh) * | 2012-10-16 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 高压ldmos器件的等效电路及仿真方法 |
CN103870618A (zh) * | 2012-12-12 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 高压ldmos器件的等效电路及仿真方法 |
CN104750898A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 功率晶体管阵列的等效电路及仿真方法 |
CN104753523A (zh) * | 2013-12-25 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 带寄生效应的圆形高压场效应管等效电路及仿真方法 |
CN106383941A (zh) * | 2016-09-09 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 用于描述ldmos晶体管电容特性的仿真方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187237B1 (en) * | 2002-10-08 | 2007-03-06 | Impinj, Inc. | Use of analog-valued floating-gate transistors for parallel and serial signal processing |
CN101944880A (zh) * | 2009-07-08 | 2011-01-12 | 杭州中科微电子有限公司 | 一种调谐曲线补偿vco方法及其模块 |
-
2011
- 2011-12-15 CN CN 201110421649 patent/CN102497185B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187237B1 (en) * | 2002-10-08 | 2007-03-06 | Impinj, Inc. | Use of analog-valued floating-gate transistors for parallel and serial signal processing |
CN101944880A (zh) * | 2009-07-08 | 2011-01-12 | 杭州中科微电子有限公司 | 一种调谐曲线补偿vco方法及其模块 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103729486A (zh) * | 2012-10-16 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 高压ldmos器件的等效电路及仿真方法 |
CN103870618A (zh) * | 2012-12-12 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 高压ldmos器件的等效电路及仿真方法 |
CN104753523A (zh) * | 2013-12-25 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 带寄生效应的圆形高压场效应管等效电路及仿真方法 |
CN104753523B (zh) * | 2013-12-25 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 带寄生效应的圆形高压场效应管等效电路及仿真方法 |
CN104750898A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 功率晶体管阵列的等效电路及仿真方法 |
CN104750898B (zh) * | 2013-12-31 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 功率晶体管阵列的等效电路及仿真方法 |
CN106383941A (zh) * | 2016-09-09 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 用于描述ldmos晶体管电容特性的仿真方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102497185B (zh) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | Characterization and modeling of 1.2 kv, 20 A SiC MOSFETs | |
Gelagaev et al. | A fast voltage clamp circuit for the accurate measurement of the dynamic on-resistance of power transistors | |
Funaki et al. | Measuring terminal capacitance and its voltage dependency for high-voltage power devices | |
Fedison et al. | COSS hysteresis in advanced superjunction MOSFETs | |
CN102497185B (zh) | 一种ldmos的等效电路 | |
Stark et al. | Accuracy of three interterminal capacitance models for SiC power MOSFETs under fast switching | |
Lu et al. | Modeling of SiC MOSFET with temperature dependent parameters and its applications | |
CN104604133B (zh) | 复合型半导体器件 | |
Li et al. | High‐temperature electrical performances and physics‐based analysis of p‐GaN HEMT device | |
Wang et al. | Improved SiC MOSFET model considering channel dynamics of transfer characteristics | |
Canali et al. | Impact ionization phenomena in AlGaAs/GaAs HEMTS | |
CN112630544B (zh) | 一种高压SiC MOSFET漏源极间非线性电容测量及建模方法 | |
Cheng et al. | More accurate miller capacitor modeling for SiC switching characteristic prediction in high frequency applications | |
Kotecha et al. | Compact Modeling of High-Voltage Gallium Nitride Power Semiconductor Devices for Advanced Power Electronics Design | |
Fan et al. | Nonlinear parasitic capacitance modelling of high voltage power MOSFETs in partial SOI process | |
Salcines et al. | Dynamic characterization of the input and reverse transfer capacitances in power MOSFETs under high current conduction | |
Victory et al. | A physically based scalable SPICE model for high-voltage super-junction MOSFETs | |
Tsibizov et al. | Temperature dependence of on-state inter-terminal capacitances (CGD and CGS) of SiC MOSFETs and frequency limitations of their measurements | |
Górecki et al. | Influence of MOSFET model form on characteristics of the boost converter | |
Wilk et al. | Characterization and modeling of enhanced voltage RF MESFETs on 45nm CMOS for RF applications | |
Mattausch et al. | The HiSIM compact models of high-voltage/power semiconductor devices for circuit simulation | |
Cao et al. | Modeling of sic mosfet in matlab/simulink | |
Zhou et al. | A modified general model for sic power MOSFET in rail transportation application | |
Huerner et al. | Method for extracting internal gate resistance of SiC MOSFETs from double-pulse measurements | |
CN107845685A (zh) | 一种低栅源电容的umos器件结构及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210128 Address after: No. 1600, Zixing Road, Minhang District, Shanghai 200241 Patentee after: BCD (SHANGHAI) MICRO-ELECTRONICS Ltd. Address before: 200241 no.800, Yishan Road, Xuhui District, Shanghai Patentee before: BCD Semiconductor Manufacturing Ltd. |
|
TR01 | Transfer of patent right |