JPH09116399A - コンパレータ回路 - Google Patents

コンパレータ回路

Info

Publication number
JPH09116399A
JPH09116399A JP7273840A JP27384095A JPH09116399A JP H09116399 A JPH09116399 A JP H09116399A JP 7273840 A JP7273840 A JP 7273840A JP 27384095 A JP27384095 A JP 27384095A JP H09116399 A JPH09116399 A JP H09116399A
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
current
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7273840A
Other languages
English (en)
Inventor
Kiyoutarou Yanagisawa
恭太郎 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7273840A priority Critical patent/JPH09116399A/ja
Publication of JPH09116399A publication Critical patent/JPH09116399A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 差動回路の比較動作が電源電圧に依存せず、
出力信号をH、Lレベルに設定する切替レベルが変動し
ないようにして、良好な切替特性を得る。 【解決手段】 入力基準電圧V0 がトランジスタQ1を
通じてトランジスタQ2のベースに入力される。抵抗器
1 に流れる入力基準電圧V0 に対応した「I2=V0
/R1 」をトランジスタQ12,Q13のカレントミラ
ー回路に入力する。トランジスタQ11のベースには入
力信号Saが供給され、かつ、トランジスタQ10のベ
ースにはスレッショルド電圧として、「VA =(I1
2 )R4」の電圧が加わる。トランジスタQ11のベ
ースに入力信号Saが供給され、トランジスタQ11の
ベース電圧がトランジスタQ10のベース電圧VA を越
えるとトランジスタQ11がオンし、トランジスタQ1
0のベース電圧VA は「VB=I2 ・R4 」の電圧にな
る。この比較動作は電源電圧VCCに依存しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路などに組
み込まれ、出力信号の切替レベルである切替特性を任意
に設定できるコンパレータ回路に関する。
【0002】
【従来の技術】図2は従来例のコンパレータ回路の構成
を示す回路図である。図2の例は、電流源I0 と接続さ
れて電圧電流変換回路として動作し、可変される入力基
準電圧V0 が端子P1に入力されるPNPトランジスタ
Q1,Q2、NPNトランジスタQ3,Q4及び抵抗器
1 と、カレントミラー回路として動作するPNPトラ
ンジスタQ5,Q6及びNPNトランジスタQ12,Q
13とを有している。
【0003】また、正弦波などの入力信号Saが端子P
3に供給され、比較動作を行う差動(増幅)回路(比較
回路)を構成するNPNトランジスタQ10,Q11及
び抵抗器R4 ,R5 と、カレントミラー回路として動作
するPNPトランジスタQ8,Q9と、出力回路として
動作し、端子P1に供給される入力基準電圧V0 と端子
P3に供給される入力信号Saとを比較したハイ(H)
レベル又はロー(L)レベルの出力信号Soを端子P2
から送出するトランジスタQ7及び抵抗器R2,R3
を有している。
【0004】次に、この従来例の動作について説明す
る。電圧電流変換回路では、端子P1に入力される入力
基準電圧V0 がトランジスタQ1を通じてトランジスタ
Q2のベースに入力され、抵抗器R1 に入力基準電圧V
0 に対応した電流「I2 =V0/R1 」が流れ、端子P
1に入力された値の入力基準電圧V0 が電流I2 の値に
変換される。この電流I2 がトランジスタQ5,Q6及
び抵抗器R5 のミラー回路に供給される。
【0005】差動回路のトランジスタQ11には端子P
3からの入力信号Saが供給され、かつ、トランジスタ
Q10のベースにはスレッショルド電圧として、当初は
「VA =R5 ・VCC/(R4 +R5 )」の電圧が加わ
る。トランジスタQ11のベースに入力信号Saが供給
され、このトランジスタQ11のベース電圧がトランジ
スタQ10のベース電圧VA を越えると抵抗器R3
「I2 +I3 」の電流が流れる。この結果、トランジス
タQ10のベース電圧が「VB =VCC−(I2 +I3
5 」に低下する。
【0006】このようにトランジスタQ10のコレクタ
電流をカレントミラー回路のトランジスタQ8及び抵抗
器R3 を通じて取り出し、出力回路のトランジスタQ7
のオン・オフ動作のハイ(H)レベル又はロー(L)レ
ベルを抵抗器R2 、端子P2を通じて出力信号Soとし
て送出する。
【0007】ここで差動回路に流れる電流は「I2 =V
0 /R1 」であり、端子P1の入力基準電圧V0 を可変
すれば、出力信号SoをHレベル又はLレベルに設定す
る切替レベルである切替特性を任意に設定できるように
なる。
【0008】この種の回路とし、特開昭64−5492
2号公報「ヒステリシスコンパレータ回路」が知られて
いる。この従来例は、ヒステリシス電圧幅の設定を容易
にするものであり、電流スイッチは、比較回路の出力に
応じて第1の可変電流源の出力電流を抵抗器を介して比
較回路の非反転入力端子に入力されるか、又は、直接入
力されるかを切り替える。電流ミラー回路は可変電流が
入力されて、その極性を反転させた電流を非反転出力端
子に出力している。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来例のコンパレータ回路では、差動回路のトランジスタ
Q10のベースのスレッショルド電圧が「VA =R5
CC/(R4 +R5 )」から「VB =VCC−(I2 +I
3 )R5 」に低下して、Hレベル又はLレベルを出力す
るための比較動作を行っている。すなわち、差動回路の
切替特性が電源電圧VCCに依存することになる。このた
め、電源電圧VCCが温度や、電源回路素子のバラツキ、
配線インピーダンスで変動すると、差動回路の切替特性
も変動してしまい、特に安定動作が要求される集積回路
には適さないという欠点があった。この欠点は、特開昭
64−54922号に示す従来例も同様に有していた。
【0010】本発明は、このような従来の技術における
課題を解決するものであり、差動回路(比較回路)のH
レベル又はLレベルを出力するための比較動作が電源電
圧に依存せず、出力信号をHレベル又はLレベルに設定
する切替レベルが変動せずに、良好な切替特性を得ら
れ、特に安定動作が要求される集積回路に最適なコンパ
レータ回路を提供する。
【0011】
【課題を解決するための手段】上記課題を達成するため
に、請求項1記載の発明は、入力基準電圧を電流に変換
する電圧電流変換回路と、この電圧電流変換回路からの
入力基準電圧に対応した電流と入力信号とが供給される
差動回路と、この差動回路に接続されるカレントミラー
回路を備えるコンパレータ回路にあって、差動回路は、
一対のトランジスタで構成され、この一方のトランジス
タのベースに入力信号が供給されると共に、他方のトラ
ンジスタのベースが抵抗器で接地され、かつ、他方のト
ランジスタのベースと電圧電流変換回路の電流供給端と
接続すると共に、他方のトランジスタのコレクタ電流を
カレントミラー回路を通じて、他方のトランジスタのベ
ースと抵抗器の接続端に供給し、この他方のトランジス
タのコレクタ電流に対応した出力信号を取り出す構成と
してある。
【0012】請求項2記載のコンパレータ回路は、前記
電圧電流変換回路として、NPNトランジスタ、PNP
トランジスタ及び抵抗器を備える構成としてある。
【0013】請求項3記載のコンパレータ回路は、前記
他方のトランジスタのコレクタから取り出した出力信号
でオン又はオフして出力信号を送出する出力回路を備え
る構成としてある。
【0014】請求項4記載のコンパレータ回路は、前記
請求項1記載のコンパレータ回路が、集積回路内に組み
込まれた構成としてある。
【0015】このような構成のコンパレータ回路は、差
動回路の一方のトランジスタのベースに入力信号が供給
されると共に、他方のトランジスタのベースに電圧電流
変換回路で入力基準電圧を変換した電流が供給される。
そして、他方のトランジスタのコレクタ電流を前記カレ
ントミラー回路を通じて、他方のトランジスタのベース
に供給し、この他方のトランジスタのコレクタ電流に対
応した出力信号を取り出している。
【0016】この場合、入力信号が供給されて一方のト
ランジスタのベース電圧が他方のトランジスタのベース
電圧を越えると一方のトランジスタがオンし、他方のト
ランジスタのベース電圧が当初より低下して比較動作を
行う。
【0017】この結果、差動回路(比較回路)のHレベ
ル又はLレベルを出力するための比較動作が電源電圧に
依存せず、出力信号をHレベル又はLレベルに設定する
切替レベルが変動しなくなって、良好な切替特性が得ら
れる。
【0018】
【発明の実施の形態】次に、本発明のコンパレータ回路
の実施の形態を図面を参照して詳細に説明する。図1は
本発明のコンパレータ回路の実施形態における構成を示
す回路図である。なお、以下の文及び図にあって、図2
と同一の構成要素には同一の符合を付した。図1に示す
例は、電流源I0 と接続され、電圧電流変換回路として
動作し、例えば、1V〜4Vから選択した入力基準電圧
0 が端子P1に入力されるPNPトランジスタQ1,
Q2、NPNトランジスタQ3,Q4及び抵抗器R1
と、カレントミラー回路として動作するPNPトランジ
スタQ5,Q6及びNPNトランジスタQ12,Q13
とを有している。
【0019】また、正弦波などの入力信号Saが端子P
3に供給され、差動(増幅)回路(比較回路)としてH
レベル又はLレベルを出力するための比較動作を行うN
PNトランジスタQ10,Q11及び抵抗器R4 と、カ
レントミラー回路として動作するPNPトランジスタQ
8,Q9,Q14と、出力回路として動作し、Hレベル
又はLレベルの出力信号Soを端子P2から送出するト
ランジスタQ7及び抵抗器R2 ,R3 とを有している。
【0020】次に、この実施形態の動作について説明す
る。電圧電流変換回路では、端子P1に入力される、例
えば、1V〜4Vから選択した入力基準電圧V0 がトラ
ンジスタQ1を通じてトランジスタQ2のベースに入力
される。抵抗器R1 に電流「I2 =V0 /R1 」が流れ
て、端子P1に供給される入力直流電圧V0 を電流値に
変換する。この電流I2 がトランジスタQ12,Q13
のカレントミラー回路に入力される。
【0021】差動回路のトランジスタQ11のベースに
は端子P3からの入力信号Saが供給され、かつ、トラ
ンジスタQ10のベースにはスレッショルド電圧とし
て、当初は「VA =(I1 +I2 )R4 」の電圧が加わ
る。トランジスタQ11のベースに入力信号Saが供給
され、トランジスタQ11のベース電圧がトランジスタ
Q10のベース電圧VA を越えるとトランジスタQ11
がオンし、トランジスタQ10のベース電圧VA は「V
B =I2 ・R4 」の電圧になる。したがって、この差動
回路での比較動作が電源電圧VCCに依存しなくなる。
【0022】この動作におけるトランジスタQ10のコ
レクタ電流をカレントミラー回路のトランジスタQ9,
Q14,Q8及び抵抗器R3 を通じて取り出し、出力回
路のトランジスタQ7のオン・オフ動作のハイ(H)レ
ベル又はロー(L)レベルを抵抗器R2 、端子P2を通
じて出力信号Soとして送出する。
【0023】ここで端子P1の入力基準電圧V0 を、例
えば、1V〜4Vの間で可変すれば、差動回路に流れる
電流は「I2 =V0 /R1 」で変化し、出力信号Soを
Hレベル又はLレベルに切り替える切替レベルである切
替特性を1V〜4Vの間で任意に設定できるようにな
る。
【0024】このように、この実施形態では、差動回路
(比較回路)がHレベル又はLレベルを出力するための
比較動作が電源電圧VCCに依存しなくなり、電源電圧V
CCが温度や、電源回路素子のバラツキ、配線インピーダ
ンスで変動した場合にも、比較基準電圧が変動しなくな
る。すなわち、出力信号をHレベル又はLレベルに設定
する切替レベルが変化せずに、良好な切替特性が得られ
る。このため、安定動作が要求される集積回路に適用し
易くなる。
【0025】
【発明の効果】以上の説明から明らかなように、本発明
のコンパレータ回路によれば、差動回路の一方のトラン
ジスタのベースに入力信号が供給されると共に、他方の
トランジスタのベースに電圧電流変換回路で入力基準電
圧を変換した電流が供給される。そして、他方のトラン
ジスタのコレクタ電流を前記カレントミラー回路を通じ
て、他方のトランジスタのベースに供給し、この他方の
トランジスタのコレクタ電流に対応した出力信号を取り
出している。したがって、差動回路(比較回路)のHレ
ベル又はLレベルを出力するための比較動作が電源電圧
に依存せず、出力信号をHレベル又はLレベルに設定す
る切替レベルが変動しなくなる。この結果、良好な切替
特性が得られ、特に安定動作が要求される集積回路に適
用し易くなる。
【図面の簡単な説明】
【図1】本発明のコンパレータ回路の実施形態における
構成を示す回路図である。
【図2】従来例のコンパレータ回路の構成を示す回路図
である。
【符号の説明】
Q1〜Q14 トランジスタ R1 〜R4 抵抗器 Sa 入力信号 So 出力信号 V0 入力基準電圧

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 入力基準電圧を電流に変換する電圧電流
    変換回路と、この電圧電流変換回路からの入力基準電圧
    に対応した電流と入力信号とが供給される差動回路と、
    この差動回路に接続されるカレントミラー回路を備える
    コンパレータ回路にあって、 前記差動回路は、一対のトランジスタで構成され、この
    一方のトランジスタのベースに入力信号が供給されると
    共に、他方のトランジスタのベースが抵抗器で接地さ
    れ、かつ、他方のトランジスタのベースと前記電圧電流
    変換回路の電流供給端と接続すると共に、他方のトラン
    ジスタのコレクタ電流を前記カレントミラー回路を通じ
    て、他方のトランジスタのベースと抵抗器の接続端に供
    給し、この他方のトランジスタのコレクタ電流に対応し
    た出力信号を取り出すことを特徴とするコンパレータ回
    路。
  2. 【請求項2】 前記請求項1記載の電圧電流変換回路と
    して、NPNトランジスタ、PNPトランジスタ及び抵
    抗器を備えることを特徴とするコンパレータ回路。
  3. 【請求項3】 前記請求項1記載の他方のトランジスタ
    のコレクタから取り出した出力信号でオン又はオフして
    出力信号を送出する出力回路を備えることを特徴とする
    コンパレータ回路。
  4. 【請求項4】 前記請求項1記載のコンパレータ回路
    が、集積回路内に組み込まれることを特徴とするコンパ
    レータ回路。
JP7273840A 1995-10-23 1995-10-23 コンパレータ回路 Pending JPH09116399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7273840A JPH09116399A (ja) 1995-10-23 1995-10-23 コンパレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7273840A JPH09116399A (ja) 1995-10-23 1995-10-23 コンパレータ回路

Publications (1)

Publication Number Publication Date
JPH09116399A true JPH09116399A (ja) 1997-05-02

Family

ID=17533284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7273840A Pending JPH09116399A (ja) 1995-10-23 1995-10-23 コンパレータ回路

Country Status (1)

Country Link
JP (1) JPH09116399A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279957A (ja) * 2006-04-05 2007-10-25 Seiko Epson Corp 電流源回路、およびこれを含むコンパレータ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682496A (ja) * 1992-09-03 1994-03-22 Nec Corp 電圧比較回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682496A (ja) * 1992-09-03 1994-03-22 Nec Corp 電圧比較回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279957A (ja) * 2006-04-05 2007-10-25 Seiko Epson Corp 電流源回路、およびこれを含むコンパレータ

Similar Documents

Publication Publication Date Title
US5608344A (en) Comparator circuit with hysteresis
GB2344902A (en) Level shift circuit with feedback
US5287019A (en) ECL to CMOS level conversion circuit
US5642062A (en) Comparator circuit operating on variable current
US6323683B1 (en) Low distortion logic level translator
JPH04315207A (ja) 電源回路
US6529036B1 (en) Low noise, reduced swing differential output buffer design
JPH09116399A (ja) コンパレータ回路
JPH10242522A (ja) 発光ダイオード駆動回路
US6518842B1 (en) Bipolar rail-to-rail input stage with selectable transition threshold
JP2001144558A (ja) 差動増幅器
JP2861868B2 (ja) ヒステリシス付きコンパレータ
JP2870323B2 (ja) ウインドウコンパレータ
JP2001189625A (ja) 発振回路
JPH04347922A (ja) クランプ回路
JP2930024B2 (ja) 電圧比較回路
JP2853485B2 (ja) 電圧電流変換回路
JP2605830Y2 (ja) 過電流保護回路
JPH1174767A (ja) ヒステリシス付コンパレータ
KR0135186Y1 (ko) 개선된 출력속도를 가지는 비교기회로
JP2797694B2 (ja) 電子スイッチ回路
JP3454642B2 (ja) 信号選択出力回路
JPH10240358A (ja) 定電圧回路
JPH09116393A (ja) コンパレータ回路
JP2003051717A (ja) 関数発生回路