JPH09116399A - コンパレータ回路 - Google Patents
コンパレータ回路Info
- Publication number
- JPH09116399A JPH09116399A JP7273840A JP27384095A JPH09116399A JP H09116399 A JPH09116399 A JP H09116399A JP 7273840 A JP7273840 A JP 7273840A JP 27384095 A JP27384095 A JP 27384095A JP H09116399 A JPH09116399 A JP H09116399A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 差動回路の比較動作が電源電圧に依存せず、
出力信号をＨ、Ｌレベルに設定する切替レベルが変動し
ないようにして、良好な切替特性を得る。 【解決手段】 入力基準電圧Ｖ0 がトランジスタＱ１を
通じてトランジスタＱ２のベースに入力される。抵抗器
Ｒ1 に流れる入力基準電圧Ｖ0 に対応した「Ｉ2＝Ｖ0
／Ｒ1 」をトランジスタＱ１２，Ｑ１３のカレントミラ
ー回路に入力する。トランジスタＱ１１のベースには入
力信号Ｓａが供給され、かつ、トランジスタＱ１０のベ
ースにはスレッショルド電圧として、「ＶA ＝（Ｉ1 ＋
Ｉ2 ）Ｒ4」の電圧が加わる。トランジスタＱ１１のベ
ースに入力信号Ｓａが供給され、トランジスタＱ１１の
ベース電圧がトランジスタＱ１０のベース電圧ＶA を越
えるとトランジスタＱ１１がオンし、トランジスタＱ１
０のベース電圧ＶA は「ＶB＝Ｉ2 ・Ｒ4 」の電圧にな
る。この比較動作は電源電圧ＶCCに依存しない。
出力信号をＨ、Ｌレベルに設定する切替レベルが変動し
ないようにして、良好な切替特性を得る。 【解決手段】 入力基準電圧Ｖ0 がトランジスタＱ１を
通じてトランジスタＱ２のベースに入力される。抵抗器
Ｒ1 に流れる入力基準電圧Ｖ0 に対応した「Ｉ2＝Ｖ0
／Ｒ1 」をトランジスタＱ１２，Ｑ１３のカレントミラ
ー回路に入力する。トランジスタＱ１１のベースには入
力信号Ｓａが供給され、かつ、トランジスタＱ１０のベ
ースにはスレッショルド電圧として、「ＶA ＝（Ｉ1 ＋
Ｉ2 ）Ｒ4」の電圧が加わる。トランジスタＱ１１のベ
ースに入力信号Ｓａが供給され、トランジスタＱ１１の
ベース電圧がトランジスタＱ１０のベース電圧ＶA を越
えるとトランジスタＱ１１がオンし、トランジスタＱ１
０のベース電圧ＶA は「ＶB＝Ｉ2 ・Ｒ4 」の電圧にな
る。この比較動作は電源電圧ＶCCに依存しない。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路などに組
み込まれ、出力信号の切替レベルである切替特性を任意
に設定できるコンパレータ回路に関する。
み込まれ、出力信号の切替レベルである切替特性を任意
に設定できるコンパレータ回路に関する。
【０００２】
【従来の技術】図２は従来例のコンパレータ回路の構成
を示す回路図である。図２の例は、電流源Ｉ0 と接続さ
れて電圧電流変換回路として動作し、可変される入力基
準電圧Ｖ0 が端子Ｐ１に入力されるＰＮＰトランジスタ
Ｑ１，Ｑ２、ＮＰＮトランジスタＱ３，Ｑ４及び抵抗器
Ｒ1 と、カレントミラー回路として動作するＰＮＰトラ
ンジスタＱ５，Ｑ６及びＮＰＮトランジスタＱ１２，Ｑ
１３とを有している。
を示す回路図である。図２の例は、電流源Ｉ0 と接続さ
れて電圧電流変換回路として動作し、可変される入力基
準電圧Ｖ0 が端子Ｐ１に入力されるＰＮＰトランジスタ
Ｑ１，Ｑ２、ＮＰＮトランジスタＱ３，Ｑ４及び抵抗器
Ｒ1 と、カレントミラー回路として動作するＰＮＰトラ
ンジスタＱ５，Ｑ６及びＮＰＮトランジスタＱ１２，Ｑ
１３とを有している。
【０００３】また、正弦波などの入力信号Ｓａが端子Ｐ
３に供給され、比較動作を行う差動（増幅）回路（比較
回路）を構成するＮＰＮトランジスタＱ１０，Ｑ１１及
び抵抗器Ｒ4 ，Ｒ5 と、カレントミラー回路として動作
するＰＮＰトランジスタＱ８，Ｑ９と、出力回路として
動作し、端子Ｐ１に供給される入力基準電圧Ｖ0 と端子
Ｐ３に供給される入力信号Ｓａとを比較したハイ（Ｈ）
レベル又はロー（Ｌ）レベルの出力信号Ｓｏを端子Ｐ２
から送出するトランジスタＱ７及び抵抗器Ｒ2，Ｒ3 と
を有している。
３に供給され、比較動作を行う差動（増幅）回路（比較
回路）を構成するＮＰＮトランジスタＱ１０，Ｑ１１及
び抵抗器Ｒ4 ，Ｒ5 と、カレントミラー回路として動作
するＰＮＰトランジスタＱ８，Ｑ９と、出力回路として
動作し、端子Ｐ１に供給される入力基準電圧Ｖ0 と端子
Ｐ３に供給される入力信号Ｓａとを比較したハイ（Ｈ）
レベル又はロー（Ｌ）レベルの出力信号Ｓｏを端子Ｐ２
から送出するトランジスタＱ７及び抵抗器Ｒ2，Ｒ3 と
を有している。
【０００４】次に、この従来例の動作について説明す
る。電圧電流変換回路では、端子Ｐ１に入力される入力
基準電圧Ｖ0 がトランジスタＱ１を通じてトランジスタ
Ｑ２のベースに入力され、抵抗器Ｒ1 に入力基準電圧Ｖ
0 に対応した電流「Ｉ2 ＝Ｖ0／Ｒ1 」が流れ、端子Ｐ
１に入力された値の入力基準電圧Ｖ0 が電流Ｉ2 の値に
変換される。この電流Ｉ2 がトランジスタＱ５，Ｑ６及
び抵抗器Ｒ5 のミラー回路に供給される。
る。電圧電流変換回路では、端子Ｐ１に入力される入力
基準電圧Ｖ0 がトランジスタＱ１を通じてトランジスタ
Ｑ２のベースに入力され、抵抗器Ｒ1 に入力基準電圧Ｖ
0 に対応した電流「Ｉ2 ＝Ｖ0／Ｒ1 」が流れ、端子Ｐ
１に入力された値の入力基準電圧Ｖ0 が電流Ｉ2 の値に
変換される。この電流Ｉ2 がトランジスタＱ５，Ｑ６及
び抵抗器Ｒ5 のミラー回路に供給される。
【０００５】差動回路のトランジスタＱ１１には端子Ｐ
３からの入力信号Ｓａが供給され、かつ、トランジスタ
Ｑ１０のベースにはスレッショルド電圧として、当初は
「ＶA ＝Ｒ5 ・ＶCC／（Ｒ4 ＋Ｒ5 ）」の電圧が加わ
る。トランジスタＱ１１のベースに入力信号Ｓａが供給
され、このトランジスタＱ１１のベース電圧がトランジ
スタＱ１０のベース電圧ＶA を越えると抵抗器Ｒ3 に
「Ｉ2 ＋Ｉ3 」の電流が流れる。この結果、トランジス
タＱ１０のベース電圧が「ＶB ＝ＶCC−（Ｉ2 ＋Ｉ3 ）
Ｒ5 」に低下する。
３からの入力信号Ｓａが供給され、かつ、トランジスタ
Ｑ１０のベースにはスレッショルド電圧として、当初は
「ＶA ＝Ｒ5 ・ＶCC／（Ｒ4 ＋Ｒ5 ）」の電圧が加わ
る。トランジスタＱ１１のベースに入力信号Ｓａが供給
され、このトランジスタＱ１１のベース電圧がトランジ
スタＱ１０のベース電圧ＶA を越えると抵抗器Ｒ3 に
「Ｉ2 ＋Ｉ3 」の電流が流れる。この結果、トランジス
タＱ１０のベース電圧が「ＶB ＝ＶCC−（Ｉ2 ＋Ｉ3 ）
Ｒ5 」に低下する。
【０００６】このようにトランジスタＱ１０のコレクタ
電流をカレントミラー回路のトランジスタＱ８及び抵抗
器Ｒ3 を通じて取り出し、出力回路のトランジスタＱ７
のオン・オフ動作のハイ（Ｈ）レベル又はロー（Ｌ）レ
ベルを抵抗器Ｒ2 、端子Ｐ２を通じて出力信号Ｓｏとし
て送出する。
電流をカレントミラー回路のトランジスタＱ８及び抵抗
器Ｒ3 を通じて取り出し、出力回路のトランジスタＱ７
のオン・オフ動作のハイ（Ｈ）レベル又はロー（Ｌ）レ
ベルを抵抗器Ｒ2 、端子Ｐ２を通じて出力信号Ｓｏとし
て送出する。
【０００７】ここで差動回路に流れる電流は「Ｉ2 ＝Ｖ
0 ／Ｒ1 」であり、端子Ｐ１の入力基準電圧Ｖ0 を可変
すれば、出力信号ＳｏをＨレベル又はＬレベルに設定す
る切替レベルである切替特性を任意に設定できるように
なる。
0 ／Ｒ1 」であり、端子Ｐ１の入力基準電圧Ｖ0 を可変
すれば、出力信号ＳｏをＨレベル又はＬレベルに設定す
る切替レベルである切替特性を任意に設定できるように
なる。
【０００８】この種の回路とし、特開昭６４−５４９２
２号公報「ヒステリシスコンパレータ回路」が知られて
いる。この従来例は、ヒステリシス電圧幅の設定を容易
にするものであり、電流スイッチは、比較回路の出力に
応じて第１の可変電流源の出力電流を抵抗器を介して比
較回路の非反転入力端子に入力されるか、又は、直接入
力されるかを切り替える。電流ミラー回路は可変電流が
入力されて、その極性を反転させた電流を非反転出力端
子に出力している。
２号公報「ヒステリシスコンパレータ回路」が知られて
いる。この従来例は、ヒステリシス電圧幅の設定を容易
にするものであり、電流スイッチは、比較回路の出力に
応じて第１の可変電流源の出力電流を抵抗器を介して比
較回路の非反転入力端子に入力されるか、又は、直接入
力されるかを切り替える。電流ミラー回路は可変電流が
入力されて、その極性を反転させた電流を非反転出力端
子に出力している。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来例のコンパレータ回路では、差動回路のトランジスタ
Ｑ１０のベースのスレッショルド電圧が「ＶA ＝Ｒ5 ・
ＶCC／（Ｒ4 ＋Ｒ5 ）」から「ＶB ＝ＶCC−（Ｉ2 ＋Ｉ
3 ）Ｒ5 」に低下して、Ｈレベル又はＬレベルを出力す
るための比較動作を行っている。すなわち、差動回路の
切替特性が電源電圧ＶCCに依存することになる。このた
め、電源電圧ＶCCが温度や、電源回路素子のバラツキ、
配線インピーダンスで変動すると、差動回路の切替特性
も変動してしまい、特に安定動作が要求される集積回路
には適さないという欠点があった。この欠点は、特開昭
６４−５４９２２号に示す従来例も同様に有していた。
来例のコンパレータ回路では、差動回路のトランジスタ
Ｑ１０のベースのスレッショルド電圧が「ＶA ＝Ｒ5 ・
ＶCC／（Ｒ4 ＋Ｒ5 ）」から「ＶB ＝ＶCC−（Ｉ2 ＋Ｉ
3 ）Ｒ5 」に低下して、Ｈレベル又はＬレベルを出力す
るための比較動作を行っている。すなわち、差動回路の
切替特性が電源電圧ＶCCに依存することになる。このた
め、電源電圧ＶCCが温度や、電源回路素子のバラツキ、
配線インピーダンスで変動すると、差動回路の切替特性
も変動してしまい、特に安定動作が要求される集積回路
には適さないという欠点があった。この欠点は、特開昭
６４−５４９２２号に示す従来例も同様に有していた。
【００１０】本発明は、このような従来の技術における
課題を解決するものであり、差動回路（比較回路）のＨ
レベル又はＬレベルを出力するための比較動作が電源電
圧に依存せず、出力信号をＨレベル又はＬレベルに設定
する切替レベルが変動せずに、良好な切替特性を得ら
れ、特に安定動作が要求される集積回路に最適なコンパ
レータ回路を提供する。
課題を解決するものであり、差動回路（比較回路）のＨ
レベル又はＬレベルを出力するための比較動作が電源電
圧に依存せず、出力信号をＨレベル又はＬレベルに設定
する切替レベルが変動せずに、良好な切替特性を得ら
れ、特に安定動作が要求される集積回路に最適なコンパ
レータ回路を提供する。
【００１１】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明は、入力基準電圧を電流に変換
する電圧電流変換回路と、この電圧電流変換回路からの
入力基準電圧に対応した電流と入力信号とが供給される
差動回路と、この差動回路に接続されるカレントミラー
回路を備えるコンパレータ回路にあって、差動回路は、
一対のトランジスタで構成され、この一方のトランジス
タのベースに入力信号が供給されると共に、他方のトラ
ンジスタのベースが抵抗器で接地され、かつ、他方のト
ランジスタのベースと電圧電流変換回路の電流供給端と
接続すると共に、他方のトランジスタのコレクタ電流を
カレントミラー回路を通じて、他方のトランジスタのベ
ースと抵抗器の接続端に供給し、この他方のトランジス
タのコレクタ電流に対応した出力信号を取り出す構成と
してある。
に、請求項１記載の発明は、入力基準電圧を電流に変換
する電圧電流変換回路と、この電圧電流変換回路からの
入力基準電圧に対応した電流と入力信号とが供給される
差動回路と、この差動回路に接続されるカレントミラー
回路を備えるコンパレータ回路にあって、差動回路は、
一対のトランジスタで構成され、この一方のトランジス
タのベースに入力信号が供給されると共に、他方のトラ
ンジスタのベースが抵抗器で接地され、かつ、他方のト
ランジスタのベースと電圧電流変換回路の電流供給端と
接続すると共に、他方のトランジスタのコレクタ電流を
カレントミラー回路を通じて、他方のトランジスタのベ
ースと抵抗器の接続端に供給し、この他方のトランジス
タのコレクタ電流に対応した出力信号を取り出す構成と
してある。
【００１２】請求項２記載のコンパレータ回路は、前記
電圧電流変換回路として、ＮＰＮトランジスタ、ＰＮＰ
トランジスタ及び抵抗器を備える構成としてある。
電圧電流変換回路として、ＮＰＮトランジスタ、ＰＮＰ
トランジスタ及び抵抗器を備える構成としてある。
【００１３】請求項３記載のコンパレータ回路は、前記
他方のトランジスタのコレクタから取り出した出力信号
でオン又はオフして出力信号を送出する出力回路を備え
る構成としてある。
他方のトランジスタのコレクタから取り出した出力信号
でオン又はオフして出力信号を送出する出力回路を備え
る構成としてある。
【００１４】請求項４記載のコンパレータ回路は、前記
請求項１記載のコンパレータ回路が、集積回路内に組み
込まれた構成としてある。
請求項１記載のコンパレータ回路が、集積回路内に組み
込まれた構成としてある。
【００１５】このような構成のコンパレータ回路は、差
動回路の一方のトランジスタのベースに入力信号が供給
されると共に、他方のトランジスタのベースに電圧電流
変換回路で入力基準電圧を変換した電流が供給される。
そして、他方のトランジスタのコレクタ電流を前記カレ
ントミラー回路を通じて、他方のトランジスタのベース
に供給し、この他方のトランジスタのコレクタ電流に対
応した出力信号を取り出している。
動回路の一方のトランジスタのベースに入力信号が供給
されると共に、他方のトランジスタのベースに電圧電流
変換回路で入力基準電圧を変換した電流が供給される。
そして、他方のトランジスタのコレクタ電流を前記カレ
ントミラー回路を通じて、他方のトランジスタのベース
に供給し、この他方のトランジスタのコレクタ電流に対
応した出力信号を取り出している。
【００１６】この場合、入力信号が供給されて一方のト
ランジスタのベース電圧が他方のトランジスタのベース
電圧を越えると一方のトランジスタがオンし、他方のト
ランジスタのベース電圧が当初より低下して比較動作を
行う。
ランジスタのベース電圧が他方のトランジスタのベース
電圧を越えると一方のトランジスタがオンし、他方のト
ランジスタのベース電圧が当初より低下して比較動作を
行う。
【００１７】この結果、差動回路（比較回路）のＨレベ
ル又はＬレベルを出力するための比較動作が電源電圧に
依存せず、出力信号をＨレベル又はＬレベルに設定する
切替レベルが変動しなくなって、良好な切替特性が得ら
れる。
ル又はＬレベルを出力するための比較動作が電源電圧に
依存せず、出力信号をＨレベル又はＬレベルに設定する
切替レベルが変動しなくなって、良好な切替特性が得ら
れる。
【００１８】
【発明の実施の形態】次に、本発明のコンパレータ回路
の実施の形態を図面を参照して詳細に説明する。図１は
本発明のコンパレータ回路の実施形態における構成を示
す回路図である。なお、以下の文及び図にあって、図２
と同一の構成要素には同一の符合を付した。図１に示す
例は、電流源Ｉ0 と接続され、電圧電流変換回路として
動作し、例えば、１Ｖ〜４Ｖから選択した入力基準電圧
Ｖ0 が端子Ｐ１に入力されるＰＮＰトランジスタＱ１，
Ｑ２、ＮＰＮトランジスタＱ３，Ｑ４及び抵抗器Ｒ1
と、カレントミラー回路として動作するＰＮＰトランジ
スタＱ５，Ｑ６及びＮＰＮトランジスタＱ１２，Ｑ１３
とを有している。
の実施の形態を図面を参照して詳細に説明する。図１は
本発明のコンパレータ回路の実施形態における構成を示
す回路図である。なお、以下の文及び図にあって、図２
と同一の構成要素には同一の符合を付した。図１に示す
例は、電流源Ｉ0 と接続され、電圧電流変換回路として
動作し、例えば、１Ｖ〜４Ｖから選択した入力基準電圧
Ｖ0 が端子Ｐ１に入力されるＰＮＰトランジスタＱ１，
Ｑ２、ＮＰＮトランジスタＱ３，Ｑ４及び抵抗器Ｒ1
と、カレントミラー回路として動作するＰＮＰトランジ
スタＱ５，Ｑ６及びＮＰＮトランジスタＱ１２，Ｑ１３
とを有している。
【００１９】また、正弦波などの入力信号Ｓａが端子Ｐ
３に供給され、差動（増幅）回路（比較回路）としてＨ
レベル又はＬレベルを出力するための比較動作を行うＮ
ＰＮトランジスタＱ１０，Ｑ１１及び抵抗器Ｒ4 と、カ
レントミラー回路として動作するＰＮＰトランジスタＱ
８，Ｑ９，Ｑ１４と、出力回路として動作し、Ｈレベル
又はＬレベルの出力信号Ｓｏを端子Ｐ２から送出するト
ランジスタＱ７及び抵抗器Ｒ2 ，Ｒ3 とを有している。
３に供給され、差動（増幅）回路（比較回路）としてＨ
レベル又はＬレベルを出力するための比較動作を行うＮ
ＰＮトランジスタＱ１０，Ｑ１１及び抵抗器Ｒ4 と、カ
レントミラー回路として動作するＰＮＰトランジスタＱ
８，Ｑ９，Ｑ１４と、出力回路として動作し、Ｈレベル
又はＬレベルの出力信号Ｓｏを端子Ｐ２から送出するト
ランジスタＱ７及び抵抗器Ｒ2 ，Ｒ3 とを有している。
【００２０】次に、この実施形態の動作について説明す
る。電圧電流変換回路では、端子Ｐ１に入力される、例
えば、１Ｖ〜４Ｖから選択した入力基準電圧Ｖ0 がトラ
ンジスタＱ１を通じてトランジスタＱ２のベースに入力
される。抵抗器Ｒ1 に電流「Ｉ2 ＝Ｖ0 ／Ｒ1 」が流れ
て、端子Ｐ１に供給される入力直流電圧Ｖ0 を電流値に
変換する。この電流Ｉ2 がトランジスタＱ１２，Ｑ１３
のカレントミラー回路に入力される。
る。電圧電流変換回路では、端子Ｐ１に入力される、例
えば、１Ｖ〜４Ｖから選択した入力基準電圧Ｖ0 がトラ
ンジスタＱ１を通じてトランジスタＱ２のベースに入力
される。抵抗器Ｒ1 に電流「Ｉ2 ＝Ｖ0 ／Ｒ1 」が流れ
て、端子Ｐ１に供給される入力直流電圧Ｖ0 を電流値に
変換する。この電流Ｉ2 がトランジスタＱ１２，Ｑ１３
のカレントミラー回路に入力される。
【００２１】差動回路のトランジスタＱ１１のベースに
は端子Ｐ３からの入力信号Ｓａが供給され、かつ、トラ
ンジスタＱ１０のベースにはスレッショルド電圧とし
て、当初は「ＶA ＝（Ｉ1 ＋Ｉ2 ）Ｒ4 」の電圧が加わ
る。トランジスタＱ１１のベースに入力信号Ｓａが供給
され、トランジスタＱ１１のベース電圧がトランジスタ
Ｑ１０のベース電圧ＶA を越えるとトランジスタＱ１１
がオンし、トランジスタＱ１０のベース電圧ＶA は「Ｖ
B ＝Ｉ2 ・Ｒ4 」の電圧になる。したがって、この差動
回路での比較動作が電源電圧ＶCCに依存しなくなる。
は端子Ｐ３からの入力信号Ｓａが供給され、かつ、トラ
ンジスタＱ１０のベースにはスレッショルド電圧とし
て、当初は「ＶA ＝（Ｉ1 ＋Ｉ2 ）Ｒ4 」の電圧が加わ
る。トランジスタＱ１１のベースに入力信号Ｓａが供給
され、トランジスタＱ１１のベース電圧がトランジスタ
Ｑ１０のベース電圧ＶA を越えるとトランジスタＱ１１
がオンし、トランジスタＱ１０のベース電圧ＶA は「Ｖ
B ＝Ｉ2 ・Ｒ4 」の電圧になる。したがって、この差動
回路での比較動作が電源電圧ＶCCに依存しなくなる。
【００２２】この動作におけるトランジスタＱ１０のコ
レクタ電流をカレントミラー回路のトランジスタＱ９，
Ｑ１４，Ｑ８及び抵抗器Ｒ3 を通じて取り出し、出力回
路のトランジスタＱ７のオン・オフ動作のハイ（Ｈ）レ
ベル又はロー（Ｌ）レベルを抵抗器Ｒ2 、端子Ｐ２を通
じて出力信号Ｓｏとして送出する。
レクタ電流をカレントミラー回路のトランジスタＱ９，
Ｑ１４，Ｑ８及び抵抗器Ｒ3 を通じて取り出し、出力回
路のトランジスタＱ７のオン・オフ動作のハイ（Ｈ）レ
ベル又はロー（Ｌ）レベルを抵抗器Ｒ2 、端子Ｐ２を通
じて出力信号Ｓｏとして送出する。
【００２３】ここで端子Ｐ１の入力基準電圧Ｖ0 を、例
えば、１Ｖ〜４Ｖの間で可変すれば、差動回路に流れる
電流は「Ｉ2 ＝Ｖ0 ／Ｒ1 」で変化し、出力信号Ｓｏを
Ｈレベル又はＬレベルに切り替える切替レベルである切
替特性を１Ｖ〜４Ｖの間で任意に設定できるようにな
る。
えば、１Ｖ〜４Ｖの間で可変すれば、差動回路に流れる
電流は「Ｉ2 ＝Ｖ0 ／Ｒ1 」で変化し、出力信号Ｓｏを
Ｈレベル又はＬレベルに切り替える切替レベルである切
替特性を１Ｖ〜４Ｖの間で任意に設定できるようにな
る。
【００２４】このように、この実施形態では、差動回路
（比較回路）がＨレベル又はＬレベルを出力するための
比較動作が電源電圧ＶCCに依存しなくなり、電源電圧Ｖ
CCが温度や、電源回路素子のバラツキ、配線インピーダ
ンスで変動した場合にも、比較基準電圧が変動しなくな
る。すなわち、出力信号をＨレベル又はＬレベルに設定
する切替レベルが変化せずに、良好な切替特性が得られ
る。このため、安定動作が要求される集積回路に適用し
易くなる。
（比較回路）がＨレベル又はＬレベルを出力するための
比較動作が電源電圧ＶCCに依存しなくなり、電源電圧Ｖ
CCが温度や、電源回路素子のバラツキ、配線インピーダ
ンスで変動した場合にも、比較基準電圧が変動しなくな
る。すなわち、出力信号をＨレベル又はＬレベルに設定
する切替レベルが変化せずに、良好な切替特性が得られ
る。このため、安定動作が要求される集積回路に適用し
易くなる。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
のコンパレータ回路によれば、差動回路の一方のトラン
ジスタのベースに入力信号が供給されると共に、他方の
トランジスタのベースに電圧電流変換回路で入力基準電
圧を変換した電流が供給される。そして、他方のトラン
ジスタのコレクタ電流を前記カレントミラー回路を通じ
て、他方のトランジスタのベースに供給し、この他方の
トランジスタのコレクタ電流に対応した出力信号を取り
出している。したがって、差動回路（比較回路）のＨレ
ベル又はＬレベルを出力するための比較動作が電源電圧
に依存せず、出力信号をＨレベル又はＬレベルに設定す
る切替レベルが変動しなくなる。この結果、良好な切替
特性が得られ、特に安定動作が要求される集積回路に適
用し易くなる。
のコンパレータ回路によれば、差動回路の一方のトラン
ジスタのベースに入力信号が供給されると共に、他方の
トランジスタのベースに電圧電流変換回路で入力基準電
圧を変換した電流が供給される。そして、他方のトラン
ジスタのコレクタ電流を前記カレントミラー回路を通じ
て、他方のトランジスタのベースに供給し、この他方の
トランジスタのコレクタ電流に対応した出力信号を取り
出している。したがって、差動回路（比較回路）のＨレ
ベル又はＬレベルを出力するための比較動作が電源電圧
に依存せず、出力信号をＨレベル又はＬレベルに設定す
る切替レベルが変動しなくなる。この結果、良好な切替
特性が得られ、特に安定動作が要求される集積回路に適
用し易くなる。
【図１】本発明のコンパレータ回路の実施形態における
構成を示す回路図である。
構成を示す回路図である。
【図２】従来例のコンパレータ回路の構成を示す回路図
である。
である。
Ｑ１〜Ｑ１４ トランジスタ Ｒ1 〜Ｒ4 抵抗器 Ｓａ 入力信号 Ｓｏ 出力信号 Ｖ0 入力基準電圧
Claims (4)
- 【請求項１】 入力基準電圧を電流に変換する電圧電流
変換回路と、この電圧電流変換回路からの入力基準電圧
に対応した電流と入力信号とが供給される差動回路と、
この差動回路に接続されるカレントミラー回路を備える
コンパレータ回路にあって、 前記差動回路は、一対のトランジスタで構成され、この
一方のトランジスタのベースに入力信号が供給されると
共に、他方のトランジスタのベースが抵抗器で接地さ
れ、かつ、他方のトランジスタのベースと前記電圧電流
変換回路の電流供給端と接続すると共に、他方のトラン
ジスタのコレクタ電流を前記カレントミラー回路を通じ
て、他方のトランジスタのベースと抵抗器の接続端に供
給し、この他方のトランジスタのコレクタ電流に対応し
た出力信号を取り出すことを特徴とするコンパレータ回
路。 - 【請求項２】 前記請求項１記載の電圧電流変換回路と
して、ＮＰＮトランジスタ、ＰＮＰトランジスタ及び抵
抗器を備えることを特徴とするコンパレータ回路。 - 【請求項３】 前記請求項１記載の他方のトランジスタ
のコレクタから取り出した出力信号でオン又はオフして
出力信号を送出する出力回路を備えることを特徴とする
コンパレータ回路。 - 【請求項４】 前記請求項１記載のコンパレータ回路
が、集積回路内に組み込まれることを特徴とするコンパ
レータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7273840A JPH09116399A (ja) | 1995-10-23 | 1995-10-23 | コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7273840A JPH09116399A (ja) | 1995-10-23 | 1995-10-23 | コンパレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116399A true JPH09116399A (ja) | 1997-05-02 |
Family
ID=17533284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7273840A Pending JPH09116399A (ja) | 1995-10-23 | 1995-10-23 | コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116399A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279957A (ja) * | 2006-04-05 | 2007-10-25 | Seiko Epson Corp | 電流源回路、およびこれを含むコンパレータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682496A (ja) * | 1992-09-03 | 1994-03-22 | Nec Corp | 電圧比較回路 |
-
1995
- 1995-10-23 JP JP7273840A patent/JPH09116399A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682496A (ja) * | 1992-09-03 | 1994-03-22 | Nec Corp | 電圧比較回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279957A (ja) * | 2006-04-05 | 2007-10-25 | Seiko Epson Corp | 電流源回路、およびこれを含むコンパレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608344A (en) | Comparator circuit with hysteresis | |
| GB2344902A (en) | Level shift circuit with feedback | |
| US5287019A (en) | ECL to CMOS level conversion circuit | |
| US5642062A (en) | Comparator circuit operating on variable current | |
| US6323683B1 (en) | Low distortion logic level translator | |
| JPH04315207A (ja) | 電源回路 | |
| US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
| JPH09116399A (ja) | コンパレータ回路 | |
| JPH10242522A (ja) | 発光ダイオード駆動回路 | |
| US6518842B1 (en) | Bipolar rail-to-rail input stage with selectable transition threshold | |
| JP2001144558A (ja) | 差動増幅器 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2001189625A (ja) | 発振回路 | |
| JPH04347922A (ja) | クランプ回路 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2605830Y2 (ja) | 過電流保護回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| KR0135186Y1 (ko) | 개선된 출력속도를 가지는 비교기회로 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JPH10240358A (ja) | 定電圧回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JP2003051717A (ja) | 関数発生回路 |