KR19980041949A - 고전압 검출회로와 벨 신호검출회로와 논-링잉 착신 검출회로 - Google Patents

고전압 검출회로와 벨 신호검출회로와 논-링잉 착신 검출회로 Download PDF

Info

Publication number
KR19980041949A
KR19980041949A KR1019970053457A KR19970053457A KR19980041949A KR 19980041949 A KR19980041949 A KR 19980041949A KR 1019970053457 A KR1019970053457 A KR 1019970053457A KR 19970053457 A KR19970053457 A KR 19970053457A KR 19980041949 A KR19980041949 A KR 19980041949A
Authority
KR
South Korea
Prior art keywords
circuit
current
output
high voltage
signal
Prior art date
Application number
KR1019970053457A
Other languages
English (en)
Other versions
KR100335974B1 (ko
Inventor
미야시타도키오
나카무라도쿠오
고타카도시히코
Original Assignee
사와무라시코우
오끼뎅끼고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라시코우, 오끼뎅끼고오교오가부시끼가이샤 filed Critical 사와무라시코우
Publication of KR19980041949A publication Critical patent/KR19980041949A/ko
Application granted granted Critical
Publication of KR100335974B1 publication Critical patent/KR100335974B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
    • H04M19/04—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone the ringing-current being generated at the substations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
    • H04M19/04—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone the ringing-current being generated at the substations
    • H04M19/045—Call privacy arrangements, e.g. timely inhibiting the ring signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Telephonic Communication Services (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Devices For Supply Of Signal Current (AREA)

Abstract

스트로브가 부착된 고전압 검출회로를 실현하며 그것을 사용하여 잡음에 강한 벨 신호검출회로와, 간단한 구성의 논-링잉 착신 검출회로를 제공한다.
고전압 검출회로에는 예를 들면 2개의 정전압회로10a, 10c와 전류미러부 10b로 이루어지는 고전압 검출부10과, 스트로브 입력수단20과 출력전달수단30이 설치되어 있다.
이 고전압 검출회로는 스트러브 제어신호 ST가 주어질 때에 전압회로10a,10c의 설정하는 전압치 이상의 입력전압 Vin이 주어지면 고전압 검출신호 S30을 출력한다. 이와 같은 고전압 검출회로에, 전화회선의 극성반전의 검출결과를 스트로브 제어신호ST로서 입력하여 전화회선의 고전압 검출을 행하게 하면 벨 신호의 도래만을 검출할 수 있다. 또, 극성반전의 검출결과를 고전압 검출 결과로 리셋 하도록 하면 벨 신호가 없는 논-링잉 착신을 식별할 수 있다.

Description

고전압 검출회로와 벨 신호검출회로와 논-링잉 착신 검출회로
본 발명은 고전압 검출회로와, 그 고전압 검출회로를 사용한 전화회선용 단말의 벨 신호검출회로 및 논-링잉(non-ringing) 착신검출회로에 관한 것이다.
한 쌍의 전화회선에 접속된 종래의 논-링잉 단말에서는 통상통화와 논-링잉 통신의 착신을 식별한 후, 전화국과의 논-링잉 통신을 한다. 논-링잉통신은, 전화회선에서의 통상통화의 공백시간을 이용하여 행하여지기 때문에 통상통화와 논-링잉 통신의 착신을 식별할 필요가 있다. 전화국측은 한 쌍의 전화회선의 극성반전속도의 변화와 벨신호의 유무에 의해 그들의 착신을 나타낸다. 통상통화의 경우에는 대기의 상태로부터 속도가 빠른 극성반전이 행해져, 그 후에 고전압진폭의 벨(bell)신호가 주어진다.
논-링잉통신의 경우에는 속도가 완만한 극성반전이 행해져, 벨 신호는 주어지지 않는다. 종래의 논-링잉 단말에서는 고전압 검출회로를 사용하여 대기시의 회선간 전압보다 높고, 절연시험의 회선간 전압보다 낮은 전압범위를 선택적으로 검출하여 벨 신호를 검출하여 벨 신호검출회로와, 극성반전의 검출과 그 후의 벨 신호의 유무를 검출하는 회로와, 완만한 극성반전을 검출하여 논-링잉 통신의 착신(논-링잉착신)을 검출하는 완전극검출회로(緩轉極檢出回路) 등을 설치하여 통상 통화의 착신과 논-링잉 착신을 식별하도록 하고 있다.
그러나, 종래의 고전압 검출회로를 사용한 벨 신호검출회로, 논-링잉 착신을 검출하는 회로 및 완전극검출회로 등에는 다음과 같은 과제가 있었다. 고전압 검출회로를 사용한 벨 신호 검출회로에서는 설정전압 이상의 전압인가(電壓印加)를 그 고전압 검출회로가 검출하기 때문에, 대기 시에 고전압의 잡음이 전화회선에 침입하면 그것을 벨 신호로서 검출한다. 또, 절연 시험의 경우에도 고전압 검출회로에 전류가 흘러, 절연시험을 클리어할 수 없다고 하는 과제도 있다.
설정전압 범위 내에서만 정전류(定電流)가 흐르는 정전류회로를 사용하여, 절연시험시의 고전압 검출을 방지하는 회로도 생각할 수 있지만, 구조가 복잡하게 될 뿐만 아니라, 역시 대기 시에 고전압의 잡음이 전화회선에 침입하면, 그것을 벨신호로서 검출하다.
한편, 극성반전의 검출과 벨 신호의 유무를 검출하여 논-링잉 착신을 검출하는 회로에서는 각 검출결과를 독립 출력하는 포토커플러(photocoupler) 등이 2개 이상필요하게 된다. 또, 완전극검출회로에서는 전화회선의 전극을 검출하는 수단과 유지회로의 양편을 사용하기 때문에 회로구성이 복잡화한 동시에, 커패시터가 반드시 필요하게 된다고 하는 과제가 있었다.
상기 과제를 해결하기 위해서 본 발명중의 제 1의 발명은 전압 입력단자를 가지며, 그 전압입력단자에 입력된 입력전압이 설정전압치 이상의 경우에 고전압 검출신호를 생성하여 외부회로에 출력하는 고전압 검출회로에서 다음과 같은 전류미러부, 스트로브입력수단, 정전압회로 및 출력전달수단을 구비하고 있다.
전류미러부는 입력된 스트로브전류를 흘리는 전류입력단자와, 출력전류를 흘리는 전류출력단자와, 전압입력단자에 접속되어 그 전류입력단자 및 전류출력단자에 흐르는 전류의 합의 전류를 흘리는 공통단자를 가지며, 스트로브전류를 선형 증폭한 출력전류를 생성하여 전류출력단자로부터 출력하는 것이다. 스트로브입력수단은 전류미러부의 전류입력단자와 그라운드단자와의 사이에 접속되어 외부에서 스트로브제어 신호가 주어지고 있는 기간에 스트로브전류를 발생하여 그 전류입력단자에 주는 것이다.
정전압회로는 전류미러부의 전류출력단자에 접속되어 전류미러부의 공통단자 및 전류출력단자를 통해 주어진 입력전압의 전압치를 검출하고 이 검출 결과가 설정전압치 이상이면 도통 상태로 되어 정전압 특성을 나타내는 기능을 가지고 있다. 출력전달수단은 정전압회로와 그라운드단자와의 사이에 접속되어 도통 상태의 정전압회로를 통해 입력된 전류미러부의 출력전류에 근거하여 고전압 검출신호를 생성하는 것이다.
제 3의 발명은 전압입력단자를 가지며, 이 전압입력단자에 입력된 입력전압이 설정전압치 이상의 경우에 고전압 검출신호를 생성하여 외부회로에 출력하는 고전압 검출회로에서, 다음과 같은 정전압회로, 전류미러부, 스트로브입력수단 및 출력전달수단을 구비하고 있다. 정전압회로는, 전압입력단자에 접속되어 , 입력전압의 전압치가 설정전압치 이상의 경우에 도통 상태로 되어 정전압 특성을 나타내는 것이다. 전류미러부는 입력된 스트로브전류를 흘리는 전류입력단자와 출력전류를 흘리는 전류출력단자와 일정 전압회로에 접속되어 그들 전류입력단자 및 전류출력단자에 흐르는 전류의 합의 전류를 흘리는 공통단자를 가지며, 스트로브전류를 선형 증폭한 출력전류를 생성하여 전류출력단자로부터 출력하는 것이다. 스트로브입력수단은 전류미러부의 전류입력단자와 그라운드단자와의 사이에 접속되어, 외부에서 스트로브제어신호가 주어지고 또한 정전압회로가 도통 상태의 기간에 스트로브전류를 발생하여 전류미러부의 전류입력단자에 주는 기능을 가지고 있다. 출력전달수단은, 전류미러부의 전류출력단자와 그라운드단자와의 사이에 접속되어, 입력된 전류미러부의 출력전류에 근거하여 고전압 검출신호를 생성하는 기능을 가지고 있다.
제 5의 발명은 전압입력단자를 가지며 이 전압입력단자에 입력된 입력전압이 설정전압치 이상의 경우에 고전압 검출신호를 생성하여 외부회로에 출력하는 고전압 검출회로에서, 다음과 같은 제 1의 정전압회로, 전류미러부, 스트로브입력수단, 제 2의 정전압회로 및 출력전달수단을 구비하고 있다.
제 1의 정전압회로는 전압입력단자에 접속되어 입력전압의 전압치가 제 1의 전압치 이상의 경우에 도통 상태로 되어 정전압 특성을 나타내는 것이다. 전류미러부는 입력된 스트로브전류를 흘리는 전류입력단자와, 나가 모기전류를 흘리는 전류출력단자와, 제 1의 정전압회로에 접속되어서 그들의 전류입력단자 및 전류출력단자에 흐르는 전류의 합의 전류를 흘리는 공통단자를 가져, 스트로브전류를 선형 증폭한 출력전류를 생성하여 그 전류출력단자로부터 출력하는 것이다.
스트로브입력수단은 전류미러부의 전류입력단자와 그라운드단자와의 사이에 접속되며, 외부에서 스트로브제어신호가 주어지고 또 제 1의 정전압회로가 도통 상태의 기간에 스트로브전류를 발생하여 전류미러부의 전류입력단자에 주는 구성으로 되어 있다. 제 2의 정전압회로는 전류미러부의 전류출력단자에 접속되어 전류미러부의 공통단자 및 전류출력단자를 통해 주어진 제 1의 정전압회로의 출력전압을 검출하여 이 검출결과가 제 2의 전압치 이상이면 도통 상태로 되어 정전압 특성을 나타내는 것이다. 출력전달수단은 제 2의 정전압회로와 그라운드단자와의 사이에 접속되어 도통 상태의 제 2의 정전압회로를 통해 입력된 전류미러부의 출력전류에 근거하여 고전압 검출신호를 생성하게 되어 있다. 그리고, 고전압을 검출하기 위한 설정전압치은 제 1의 전압치과 제 2의 전압치로 설정하는 구성이다.
제 2, 제 4 및 제 6의 발명은 제 1, 제 3 또는 제 5의 발명의 고전압 검출회로에서 각 정전압회로의 입력전압에 대한 응답속도를 제한하는 응답속도 제한회로를 설치하고 있다.
제 17의 발명은 쌍을 이룬 전화회선에 접속되며, 전화회선의 극성반전후에 주어지는 고전압의 벨 신호를 검출하고, 벨신호검출신호를 발생하는 벨 신호검출회로에서 다음과 같은 극성반전검출회로 및 고전압 검출회로에서 구성하고 있다.
극성반전검출회로는 전화회선으로부터의 전원공급을 전파정류(全波整流)하여, 일정극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 그 전파정류회로에서 전원공급을 받아, 전화회선간의 극성반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주어지던가, 또는 전파정류회로에서의 전원공급이 단절될 때까지 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가지고 있다.
고전압 검출회로는 상기 전파정류회로출력의 전원전위에 전압입력단자가 접속되고 그라운드전위에 그라운드단자가 접속되며, 극성반전검출유지회로에서의 극성반전검출신호를 스트로브제어신호로서 입력하고, 출력전달수단으로부터 고전압 검출신호를 벨 신호검출신호로서 출력하는 제 1,3 또는 5의 발명의 고전압 검출회로에서 구성하고 있다.
제 18의 발명은 쌍을 이룬 전화회선에 접속되며, 전화회선의 극성반전후에 주어지는 고전압의 벨 신호를 검출하고, 벨신호검출신호를 발생하는 벨 신호검출회로에서 다음과 같은 극성반전검출회로 및 고전압 검출회로로 구성되어 있다.
극성반전검출회로는 전화회선으로부터의 전원공급을 전파정류하며 일정극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 그 전파정류회로에서 전원공급을 받아, 전화회선간의 극성반전엣지를 검출하는 전극(轉極)엣지검출부와, 외부장치로부터 리셋신호가 주어지던가, 또는 전파정류회로에서의 전원공급이 단절될 때까지 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가지고 있다.
고전압 검출회로는 상기 전파정류회로출력의 전원전위에 전압입력단자가 접속되어 그라운드전위에 그라운드단자가 접속되어, 극성반전검출유지회로에서의 극성반전검출신호를 스트로브제어신호로서 입력하고, 출력전달수단으로부터 고전압 검출신호를 벨 신호검출신호 출력하는 제 2,4또는 6의 발명의 고전압 검출회로로 구성되고있다.
제 23의 발명은 쌍을 이룬 전화회선에 접속되고, 착신을 나타내는 그 전화회선의 극성반전을 검출하여 극성반전정보를 출력하며 그 극성반전정보출력신호의 형태가 검출 주목 영역(벨 신호 도래 예측 시간역)(벨 信號到來豫測時間域)에서, 제로복귀부분이 있는가(통상통화의 착신) 제로 복귀부분이 없는 직류 적인 신호(논-링잉통신의 착신)인가를, 외부장치에 의해서 식별하는 것으로 논-링잉 착신을 검출하는 논-링잉 착신검출회로에서, 다음과 같은 극성반전검출회로, 극성반전검출 출력전달수단, 고전압 검출회로, 리셋입력수단 및 OR 수단을 구비하고 있다.
극성반전검출회로는 전화회선으로부터의 전원공급을 전파정류하여 일정극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와 전파정류회로에서 전원공급을 받아, 전화회선간의 극성반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주어지든지, 또는 전파정류회로에서의 전원공급이 단절될 때까지 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가지고 있다.
극성반전검출 출력전달수단은 극성반전검출유지회로에서 극성반전검출신호가 주어질 때에, 극성반전정보를 외부장치에 출력하는 것이다. 고전압 검출회로는 상기 전파정류회로출력의 전원전위에 전압입력단자가 접속되고, 그라운드전위에 그라운드단자가 접속되며, 극성반전검출유지회로에서의 극성반전검출신호를 스트로브제어신호로서 입력하고, 출력전달수단으로부터 고전압 검출신호를 출력하는 제 1,3또는 5의 발명의 고전압 검출회로로 구성되어 있다. 리셋입력수단은 외부에서의 리셋입력신호를 받는 것이다. OR 수단은 리셋입력수단을 통해 주어진 리셋입력신호와 고전압 검출회로의 출력하는 고전압 검출신호와의 OR 논리를 구하고, OR 논리를 구한 결과를 리셋신호로서 극성반전검출유지회로에 주는 구성으로 되어 있다.
제 24의 발명은, 쌍을 이룬 전화회선에 접속되고 착신을 나타내는 그 전화회선의 극성반전을 검출하여 극성반전정보를 출력하며, 극성반전정보의 상태로 논-링잉 통신의 착신을 외부장치에 나타내는 논-링잉 착신검출회로에서 다음과 같은 극성반전검출회로, 극성반전검출 출력전달수단, 고전압 검출회로, 리셋입력수단 및 OR 수단을 구비하고 있다.
극성반전검출회로는 전화회선으로부터의 전원공급을 전파정류하고 일정극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 전파정류회로에서 전원공급을 받아, 전화회선간의 극성반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주어지든지, 또는 전파정류회로부터의 전원공급이 단절될 때까지 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가지고 있다.
극성반전검출 출력전달수단은 극성반전검출유지회로에서 극성반전검출신호가 주어질 때에, 극성반전정보를 외부장치에 출력하는 것이다. 고전압 검출회로는 상기 전파정류회로출력의 전원전위에 전압입력단자가 접속되고, 그라운드전위에 그라운드단자가 접속되어 극성반전검출유지회로에서의 극성반전검출신호를 스트로브제어신호로서 입력하며, 출력전달수단으로부터 고전압 검출신호를 출력하는 제 2,4또는 6의 발명의 고전압 검출회로로 구성되어 있다. 리셋입력수단은 외부에서의 리셋입력신호를 받는 것이다. OR 수단은 리셋입력수단을 통해 주어진 리셋입력신호와 고전압 검출회로의 출력하는 고전압 검출신호와의 OR 논리를 구하여, OR 논리를 구한 결과를 리셋신호로서 극성반전검출유지회로에 주는 구성으로 되어 있다.
제 1의 발명에 의하면 스트로브제어신호가 주어진 상태로 스트로브입력수단은 스트로브전류를 출력한다. 이 상태에서 입력전압의 전압치가 정전압회로에 검출되고, 그것이 설정전압치 이상의 경우에만 그 정전압회로가 도통한다. 도통한 정전압회로를 통해 입력된 전류미러부의 출력전류가 출력전달수단에 주어지고, 고전압 검출신호가 출력된다.
제 3의 발명에 의하면 스트로브제어신호가 주어진 상태로 입력전압의 전압치가 설정전압치 이상으로 되면 정전압회로가 도통한다. 이 때, 전류미러부가 활성화하고, 그 전류미러부의 출력전류는 출력전달수단에 주어진다. 출력전달수단이 고전압 검출신호를 생성하여 외부회로에 출력한다.
제 5의 발명에 의하면 스트로브제어신호가 주어진 상태로 입력전압의 전압치가 제 1의 전압치 이상으로 되면 제 1의 정전압회로가 도통한다. 이 때, 전류미러부가 활성화한다. 입력전압이 또 상승하여 제 2의 전압치가 되면 제 2의 정전압회로가 도통하여 전류미러부의 출력전류는 출력전달수단에 주어진다. 출력전달수단이 고전압 검출신호를 생성하여 외부회로에 출력한다. 제 2,4 및 제 6의 발명에 의하면 제 1,3 및 제 5의 발명의 각 정전압회로에 설정된 응답속도 제한회로는 노이즈에 의한 착오를 포함하지 않은 고전압 검출결과를 출력시키는 것으로 된다.
제 17 및 제 18의 발명에 의하면 전화회선의 극성반전이 발생하면 이것이 전극엣지검출부에서 검출되어 극성반전검출유지회로에 유지된다. 극성반전검출유지회로에서 극성반전검출신호가 나가게되지만 이 극성반전검출신호가 고전압 검출회로의 스트로브제어신호가 된다. 고전압 검출회로는 스트로브제어신호가 주어지고 있는 기간에 벨 신호에 그하는 고전압을 검출하여 벨 신호검출신호가되는 고전압 검출신호를 출력한다.
제 23 및 제 24의 발명에 의하면 전화회선의 극성반전이 있으면, 그것이 전극엣지검출부에서 검출되어, 극성반전검출유지회로에 유지된다. 극성반전검출유지회로에서 극성반전검출신호가 나가게 되어, 극성반전검출 출력전달수단이 외부에 극성반전정보를 출력한다. 극성반전 후에 벨 신호가 도래하지 않으면 극성반전검출유지가 계속되지만, 벨 신호가 주어지면 고전압 검출회로가 고전압 검출신호를 출력한다. 이 고전압 검출신호에 의해서 극성반전검출유지회로가 리셋되어서, 극성반전검출 출력전달수단의 출력하는 극성반전정보가 제로로 되돌아간다. 벨신호는 파출소하기 때문에, 벨신호가 주어지고 있는 기간은 극성반전정보가 검출유지와 리셋에 의한 제로복귀와의 반복이 된다. 극성반전정보중의 제로복귀부분의 유무를 외부장치에서 관찰하면 논-링잉 착신을 인식할 수 있다. 따라서, 상기 과제를 해결할 수 있는 것이다.
도 1은 본 발명의 제 1의 실시형태를 나타내는 고전압 검출회로의 회로도면.
도 2는 도 1의 전류미러부10b의 구성 예를 표시하는 회로도면.
도 3은 도 1의 정전압회로10a에 응답속도 제한회로를 부가한 고전압 검출회로를 나타내는 회로도면.
도 4는 도 3의 제 1의 정전압회로의 다른 구성 예를 나타내는 회로도면.
도 5는 도 1의 정전압회로10c에 응답속도 제한회로를 부가한 고전압 검출회로를 나타내는 회로도면.
도 6은 도 5의 제 2의 정전압회로의 다른 구성 예를 게시하는 회로도면.
도 7은 도 1의 스트로브입력수단20의 구성 예를 게시하는 회로도면.
도 8은 도 7(d),(e)의 정전류회로를 형성하는 비 선형전류앰프의 회로도면.
도 9는 도 7(f)의 플립플롭의 회로 예를 게시하는 도면.
도 10은 도 1의 출력전달수단30의 구성 예를 나타내는 회로도면.
도 11은 스위치형태 전류앰프의 회로도면.
도 12는 도 10(h)의 스위치회로36의 구성 예를 표시하는 회로도면.
도 13은 본 발명의 제 2의 실시형태를 나타내는 벨 신호검출회로의 개략의 회로도면.
도 14는 도 13의 동작을 나타내는 파형 도면(그의 1).
도 15는 도 13의 동작을 나타내는 파형 도면(그의 2).
도 16은 벨 신호검출회로의 구성 예(그의 1)를 나타내는 회로도면.
도 17은 벨 신호검출회로의 구성 예(그의 2)를 나타내는 회로도면.
도 18은 벨 신호검출회로의 구성 예(그의 3)의 주요부를 나타내는 회로도면.
도 19는 도 18의 구체적 회로예를 게시하는 도면.
도 20은 벨 신호검출회로의 구성 예(그의 4)의 주요부를 나타내는 회로도면.
도 21은 도 20의 벨 신호검출회로의 구체적 회로 예를 게시하는 도면.
도 22는 벨 신호검출회로의 구성 예(그의 5)의 주요부를 나타내는 회로도면.
도 23은 도 22의 벨 신호검출회로의 구체적 회로예를 나타내는 도면.
도 24는 본 발명의 제 3의 실시형태를 나타내는 논-링잉 착신 검출회로의 개략의 회로도면.
도 25는 도 24의 논-링잉 착신 검출회로의 동작을 나타내는 파형 도면(그의 1).
도 26은 도 24의 논-링잉 착신검출회로의 동작을 나타내는 파형 도면(그의2).
도 27은 도 24의 구체적 구성예를 나타내는 회로도면.
도 28은 사이리스터를 사용한 논-링잉 착신검출회로의 회로도면.
도 29는 도 28의 구체적 회로 예를 나타내는 도면.
도면의주요부분에대한부호의설명
10,40,50 : 고전압 검출부 10a,10c,10d∼10h : 정전압회로
10b : 전류미러부 20 : 스트로브입력수단
42 : 정전류회로 23,31 : 포토커플러
24,35 : 플립플롭 30 : 출력전달수단
30C : 사이리스터 32 : 전류미러회로
33 : 비 선형전류앰프 34 : TTL변환회로
36 : 스위치회로 50,200 : 전파정류회로
60,210 : 전극엣지검출부 70,70A,220 : 극성반전검출유지회로
90,230 : 극성반전검출회로 100,250 : 고전압 검출회로
110 : 펄스폭확대회로 112 : 전압클램프회로
240 : 극성반전검출 출력전달수단
260 : OR회로 270 : 리셋입력수단
C10∼C13 : 커패시터(응답속도 제한회로)
R10∼R12 : 저항(응답속도 제한회로)
IN1: 전압입력단자 INst:스트로브단자
R : 리셋단자 S : 세트단자
COM : 공통단자 Vin : 입력전압
ST : 스트로브제어신호 ist: 스트로브전류
S30,S220 : 극성반전검출신호(벨신호검출신호)
S240 : 극성반전정보 RESET : 리셋신호
L1,L2 : 전화회선
발명의 실시의 형태
제 1의 실시형태
도 1은 본 발명의 제 1의 실시형태를 나타내는 고전압 검출회로의 회로도면이다.
이 고전압 검출회로는 스트로브제어신호ST가 공급되어 있는 기간에, 전압입력단자IN1에 주어진 고전압을 검출하여 고전압 검출신호를 출력하는 것이며, 전압입력단자IN1과 그라운드단자GND와의 사이에 설치된 고전압 검출부10은, 스트로브입력수단20과, 출력전달수단30으로, 구성되어 있다.
고전압 검출부10은 전압입력단자 IN1에 접속된 제 1의 정전압회로10a와 선형전류증폭회로의 전류미러부10b와 그 전류미러부10b의 출력단자에 접속된 제 2의 정전압회로10c를 구비하고 있다. 정전압회로10a는 전압입력단자IN1에 캐소드가 접속된 제너다이오드(zeno diode)11과, 그 제너다이오드11의 애노드에 애노드가 접속된 다이오드12로 구성되어 있다. 전류미러부10b는 에미터끼리 공통단자COM에서 접속된 pnp 형 트랜지스터 Q1, Q2를 가지고 있다. 트랜지스터 Q1의 콜렉터가 그 트랜지스터 Q1 및 Q2의 베이스에 접속되어 있다. 이 트랜지스터 Q1의 콜렉터가 전류미러부10b의 입력단자I1이 되어, 트랜지스터 Q2의 콜렉터가 전류미러부10b의 출력단자 O2로 되어 있다. 전류미러부10b는 입력단자 I1에 흐르는 전류에 비례한 전류를 출력단자 O2에 흐르는 기능이 있으며, 공통단자COM에는 그 입력단자 I1과 출력단자 O2에 흐르는 전류의 합의 전류가 흐르도록 되어 있다. 그 공통단자COM이 정전압회로10a중의 다이오드12의 캐소드에 접속되어 있다. 정전압회로10c는 제너 다이오드13으로 구성되어 있다. 제너다이오드13의 캐소드는 전류미러부10b의 출력단자 O2에 접속되어 그 제너다이오드13의 애노드가 고전압 검출부10의 출력단자 O10으로 되어 있다.
스트로브입력수단20은 그라운드 GND 단자와 그 스트로브입력수단20의 출력단자O1의 사이에 접속된 예를 들면 정전류회로21로 구성되어 있다. 정전류회로21은 on/ off 제어부착된 정전류회로이고 스트로브단자 INst에서 스트로브제어신호ST가 주어지고 있을 때 온하고, 스트로브 제어신호ST가 주어지고 있지 않을 때에 오프 상태가 되는 구성으로 되어 있다. 정전류회로21은 온 상태가 되면 정전류의 스트로브 전류 ist를 출력하는 기능을 가지고 있다. 정전류의 스트로브전류 ist는 출력단자 O1에 흐른다. 그 출력단자 O1이 전류미러부10b의 입력단자11에 접속되어 있다. 출력전달수단30은 이 출력전달수단30의 입력단자 I2와 그라운드단자GND의 사이에 입력 측이 접속된 포토커플러(photocoupler)31로 구성되어 있다. 포토커플러31의 출력측으로부터 고전압 검출신호S30이 출력되도록 되어 있다. 입력단자 I2는 고전압 검출부10의 출력단자 O10에 접속되어 있다. 다음에, 도 1의 고전압 검출회로의 동작을 설명한다.
제 1 및 제 2의 정전압회로10a,10c를 단락한 상태를 생각한다. 이 상태로 고전압 검출회로의 전압입력단자IN1에 수 볼트의 입력전압을 인가하여, 스트로브단자 INst로부터 스트로브제어신호ST를 입력하면, 스트로브입력수단20중의 정전류회로21은 출력단자O1에 스트로브전류 ist를 흘리는 것으로 된다. 이 전류 ist는 전압입력단자 IN1, 단락한 정전압회로10a, 고전압 검출부10b중의 전류미러부10b의 공통단자COM 및 입력단자 I1을 지나, 그라운드단자GND에 흐른다. 이 때, 스트로브전류 ist에 대응한 전류가 전류미러부10b의 출력단자 O2에서 출력되어 그것이 단락한 정전압회로10c를 지나, 출력전달수단30의 입력단자I2로 흐른다. 포토커플러31은 입력단자 I2로부터 입력된 전류에 근거한 고전압 검출신호S30을 출력단자 OUT에서 외부회로에 출력한다.
정전압소자회로10a,10c를 단락하지 않은 상태에서는 아래와 같이 동작한다.
스트로브단자INst에 스트로브제어신호ST를 입력해 놓고, 전압입력단자IN1에 전압Vin을 인가하든지, 혹은 역으로 전압입력단자IN1에 전압Vin을 인가 해 놓고, 그 스트로브단자INst에 스트로브제어신호ST를 입력(순서는 어느 쪽이나 좋다)한 경우를 생각한다. 스트로브입력수단20은, on/off 기능 부착의 정전류회로21이 수학적 이상 정전류회로가 아니고, 트랜지스터와 저항으로 구성하는 정전류회로로 또한 전압입력단자IN1의 입력전압Vin이 낮고, 정전압회로10a가 도통하지 않은 상태에서는, 스트로브전류ist가 전압입력단자IN1, 고전압 검출부10b중의 전류미러부10b의 공통단자COM 및 입력단자I1에 흐르지 않는다. 결과는 모든 노드에 전류는 흐르지 않는다. 입력전압Vin이 높아져 그것이 정전압회로10a가 도통가능한 전압(제너 다이오드11이 브레이크다운하는 전압)을 넘으면 전압입력단자IN1로부터 정전압회로10a, 전류미러부의 공통단자COM 및 전류미러부의 입력단자11, 스트로브입력수단20의 출력단자O1및 그라운드단자GND로, 스트로브전류ist가 흐른다. 정전압회로10a의 제너 다이오드11에는 레벨쉬프트용 다이오드12가 접속되어 있고, 이 때에는, 아직 정전압회로10c가 도통 않고 있다. 따라서, 전류미러부10b의 출력단자O2로부터 정전압회로10c를 지나 출력전달수단30의 포토커플러31에 달하는 경로에는, 전류가 흐르지 않는다.
입력전압Vin이 또한 고조되고, 정전압회로10c에 인가되는 전압이 그 정전압회로10c내의 제너다이오드(zener diode)13을 브레이크다운하는 전압을 넘으면, 전압입력단자IN1로부터 정전압회로10a, 전류미러부의 공통단자COM, 그 전류미러부10b의 입력단자11, 스트로브입력수단20을 지나는 그라운드단자GND 에의 경로와, 그 전류미러부의 공통단자COM에서 그 전류미러부10b의 출력단자O2, 정전압회로10c, 고전압 검출부10의 출력단자O10및 출력전달수단30을 통한 그라운드단자GND 에의 경로에 전류가 흐른다. 그리고, 출력수단30의 포토커플러31의 출력 측으로부터 외부회로로 고전압 검출신호S30이 출력된다.
출력전달수단30이 고전압 검출신호S30을 출력하고 있는 상태로부터 입력전압Vin을 하강 시켜 가면 전압상승 때와 역의 순서로, 정전압회로10c가 도통불가하게 되며 출력전달수단30에의 입력전류가 흐르지 않게 되고, 고전압 검출신호가 제로로 된다. 입력전압Vin이 또한 내려가면, 정전압회로10a가 도통불가 하게 되어, 고전압 검출회로 전체의 전류가 제로가 된다. 스트로브제어신호ST가 제로에 되돌아가면 대기의 상태로 되돌아간다.
입력단자IN1의 고전압이 검출되고, 출력전달수단30의 포토커플러31로부터 고전압 검출신호S30이 출력되어 있는 상태로, 스트로브 제어신호ST가 제로가 되면, 고전압 검출부10의 전류미러부10b의 입력전류 ist가 제로가 되기 때문에, 고전압 검출회로 전체에 흐르는 전류가 제로로 되어, 고전압 검출신호S30도 제로가 된다. 즉, 고전압 검출회로의 스트로브단자INst에 스트로브제어신호ST가 입력되고, 또한, 전압입력단자IN1의 입력전압Vin이 제 1 및 제 2의 정전압회로10a,10c에서 설정되는 전압치을 넘을 때, 고전압 검출부10의 출력단자O10으로부터 스트로브전류 ist에 응한 전류가 출력된다. 스트로브제어신호ST가 제로, 또는, 입력전압Vin이 그 설정전압을 넘지 않을 경우, 출력단자O10의 출력전류는 제로이다. 출력단자O10으로부터의 출력전류의 유무에 대응하여 출력전달수단30이 고전압 검출신호S30을 외부회로에 출력한다.
이상이, 도 1의 고전압 검출회로의 구성과 동작이지만, 스트로브제어신호ST가 공급되어 있는 기간에, 고전압을 검출하여 고전압 검출신호S30을 출력하는 스트로브부착한 고전압 검출회로는 도 1의 구성에 한정되는 것이 아니다. 고전압 검출회로의 변형[I]와, 고전압 검출회로의 효과[II]를 구별하여 설명한다.
[I]고전압 검출회로의 변형
고전압 검출회로의 각부의 변형을 이하의[I] (1)∼[I] (4)로 설명한다.
[I] (1)전류미러부10b
도 2(a)∼(d)는 도 1의 전류미러부10b의 구성 예를 표시하는 회로도면이다. 도 2(a)에는, 도 1의 전류미러부10b를 구성하는 트랜지스터 Q1, Q2가 표시되어 있지만, 전류미러부10b는 입출력전류의 방향(유입 또는 유출)이 일치하는 동시에, 그 입출력전류 간의 관계가 선형(線形)이고 공통단자COM에는 입출력전류의 합의 전류가 흘러, 입력전류가 흐르는 상태에서 강제적으로 출력전류를 제로로 하면, 출력단자 O2와 공통단자COM의 간이 단락으로 보면 된다. 그 때문에, 예를 들면 도 2(b)∼(d)의 회로에서 구성해도 좋다.
도 2(b)의 회로는 트랜지스터 Q1, Q2의 에미터와 공통단자COM과의 사이에 에미터(emitter)저항R1, R2FMF 각각 설치한 구성으로 되어 있다. 도 2(c)의 회로는 동 도면(a)의 회로에 대하여, pnp형 트랜지스터 Q3, Q4를 설치한 것이다. 트랜지스터 Q3의 에미터가 공통단자COM에 접속되고 그 트랜지스터 Q3의 콜렉터(collector)가 트랜지스터 Q1의 에미터에 접속되어 있다. 트랜지스터 Q4의 에미터는 공통단자COM에 접속되고, 그 트랜지스터 Q4의 콜렉터가 트랜지스터 Q2의 에미터에 접속되어 있다. 트랜지스터 Q3과 Q4의 베이스가 트랜지스터 Q4의 콜렉터에 접속되어 있다. 도 2(d)의 회로는 동 도면(c)의 각 트랜지스터 Q3, Q4의 에미터와 공통단자COM과의 사이에, 에미터저항R3, R4를 각각 설치한 구성으로 되어 있다. 도 2(a)∼(d)의 각 회로에서는 pnp형 트랜지스터를 사용하고 있지만, npn형 트랜지스터를 사용하는 것으로 역극성화할 수 있다.
[I] (2)정전압회로10a,10c 제 1 및 제 2의 정전압회로10a,10c는, 쌍방 함께 사용할 뿐만 아니라, 어느 쪽인지 한편을 사용해도도 동작한다. 쌍방을 사용하는 경우는 정전압회로10a가 우선 도통하고, 이어서, 제 2의 정전압회로10c가 도통한다. 제 1 및 제 2의 정전압회로10a,10c의 실효전압치(實效電壓値)는 스트로브전류 ist에서 결정되는 전류가 흐르고 있는 상태의 전압치가되기 때문에, 순방향접속 다이오드12도 설정전압이 난미(暖味)가되지 않은 정전압소자로서 이용할 수 있고, 제너 다이오드11과 맞친 순 바이어스다이오드12의 전압레벨의 스텝으로 검출 스레숄드전압(threshold voltage)을 설정할 수 있다.
도 l에서는 전류미러부10b를 pnp 트랜지스터로 구성하고, 정전압회로10a를 전압입력단자IN1측이 고전위 일 때에 정전압 특성을 나타내는 구성으로 하고, 정전압회로10c를, 고전압 검출부10의 출력단자 O10이 저 전위 일 때에 정전압 특성을 나타내는 구성으로 하고 있다. 스트로브전류 ist및 출력단자 O10으로부터의 출력전류는 그라운드단자GND에 향해서 흐르는 구성으로 하여, 그라운드단자GND의 전압에 대하여 플러스의 고전압을 검출하게 되어 있다. 여기서, 전류미러부10b의 트랜지스터 Q1, Q2를 전술한바와 같이 npn형 트랜지스터로 변경하고, 정전압회로10a,10c의 극성을 반전하여 고전압 검출부10에 스트로브전류 ist및 출력전류가 그라운드단자GND에서 유입하는 구성으로 하는 것으로, 그라운드단자GND의 전압에 대하여 마이너스의 고전압을 검출하는 회로로할 수 있다. 제 1의 정전압회로10a 또는 제 2의 정전압회로10c에, 응답속도 제한회로를 부가하는 것으로, 입력 잡음의 고주파성분이 제거되고, 잡음에 의한 오동작을 경감할 수 있다.
도 3은 도 1의 정전압회로10a에 응답속도 제한회로를 부가한 고전압 검출회로를 나타내는 회로도면이고, 도 1중의 요소와 공통하는 요소에는 공통의 부호가 첨부되어 있다. 도 3의 고전압 검출회로는 도 1과 같은 스트로브 입력수단20 및 출력전달수단30과, 도 1과는 다른 구성의 고전압 검출부40을 구비하고 있다. 고전압 검출부40의 고전압 검출부10과 다른 점은, 제 1의 정전압회로10d이고, 다른 전류미러부10b 및 제 2의 정전압회로10c는 도 1의 고전압 검출부10과 같이 되어있다. 정전압회로10d는 전압입력단자IN1에 캐소드가 접속된 제너다이오드11과 그 제너다이오드11의 애노드(anode)에 애노드가 접속된 다이오드(diode)12가 있으며, 또, 이 다이오드12의 캐소드(cathode)에 일단이 접속된 저항R10과, 저항Rl0의 타단과 그라운드단자GND의 사이에 접속된 커패시터(capacitor)Cl0을 구비하고 있다. 저항Rl0과 커패시터 Cl0과의 접속점이 전류미러부10b의 공통단자COM에 접속되어 있다. 저항Rl0 및 커패시터 Cl0이 로우패스필터(low pass filter)형식의 응답속도 제한회로를 구성하여, 입력전압Vin의 잡음의 고주파성분을 제거한다.
도 4(a),(b)는 도 3의 제 1의 정전압회로의 다른 구성 예를 표시하는 회로도면이다. 응답속도 제한회로를 부가한 제 1의 정전압회로의 구성은 도 3에 한정되는 것이 아니고 도 4(a),(b)같은 정전압회로10e,10f 로 대체하는 것이 가능하다. 도 4(a)의 정전압회로10e는 도 3과 같이 접속된 제너다이오드11과 다이오드12를 가지고 있다. 다이오드12의 캐소드는 저항Rl1의 일단에 접속되는 동시에 npn형 트랜지스터 Q11의 콜렉터에 접속되어 있다. 저항R11의 타단은 커패시터 C11의 한편의 전극에 접속되는 동시에 트랜지스터 Q11의 베이스에 접속되어 있다. 커패시터 C11의 다른쪽의 전극이 그라운드단자GND에 접속되어 있다. 트랜지스터 Q11의 에미터는 도시하지 않은 전류미러부10b의 공통단자COM에 접속되어 있다. 커패시터 C11과 저항R11이 응답속도 제한회로를 구성하고 있다.
도 3의 정전압회로10d에서는 주요전류가 저항R10에 흘러 큰 전압강하가 생기기 때문에 저항Rl0을 크게할 수 없고, 일정한 시정수(時定數)를 확보하기 위해서는 큰 커패시터 C10을 필요로 한다. 그런데, 도 4(a)의 정전압 회로10e에서는 주요전류는 트랜지스터 Q11에 흘러, 주요전류는 저항Rl1에 흐르지 않기 때문에 저항R11의 저항치를 크게 할 수 있어, 커패시터 C11의 용량을 작게 할 수 있다. 또, 도 4(a)의 경우, 정상 동작 상태에서의 트랜지스터 Q11의 콜렉터와 베이스(base)간의 전위차가 작기 때문에 정상 상태로부터 입력전압Vin이 내려가는 방향으로 대 진폭의 입력변화가 있으면, 트랜지스터 Q11의 콜렉터와 베이스간이 순 바이어스로 되어, 트랜지스터동작을 하지 않게 된다. 결과적으로, 대 진폭입력 변화에 대하여, 상승 측은 CR 시정수에 근거한 응답속도 제한동작을 행하나, 하강 측은 스트로브입력수단20의 출력정전류 ist에서 커패시터 C11을 직접방전하는 것으로 되어 전압변화가 빠른 속도로 직선적으로 내려가는 응답동작이 된다.
도 4(b)의 정전압회로10f는 도 1 및 도 3과 같이 접속된 제너다이오드11과 다이오드12를 가지고 있다. 다이오드12의 캐소드는 저항R12의 일단에 접속되는 동시에 npn형 트랜지스터 Q12의 콜렉터와 다이오드14의 애노드에 접속되어 있다. 저항R12의 타단은 커패시터 C12의 한편의 전극에 접속되는 동시에 트랜지스터 Ql3의 베이스에 접속되어 있다. 커패시터 C12의 다른 쪽의 전극이 그라운드단자GND에 접속되어 있다. 다이오드 d14의 캐소드는 전압입력단자IN1에 접속되어 있다. 트랜지스터 Q12의 에미터는 도시하지 않은 전류미러부10b의 공통단자COM에 접속되어 있다. 트랜지스터 Q13의 콜렉터에는 역류방지용 다이오드15의 캐소드가 접속되고, 그 다이오드15의 애노드는 정의 전원전위V+에 접속되어 있다. 트랜지스터 Q13의 에미터가 트랜지스터 Q12의 베이스에 접속되어 있다.
도 4(b)의 회로에서는 저항R12와 커패시터 C12의 접속 점에 베이스가 접속된 트랜지스터 Q13이 항상 액티브 상태로 동작하는 것이 가능하게 된다. 한편, 트랜지스터 Q12는 입력전압Vin이 상승할 때에 액티브가 되기 때문에, 정전압회로10f는 도 4(a)의 정전압회로10e와 거의 같은 동작을 한다. 그런데, 입력전압Vin이 하강할 때는 제너다이오드11과 다이오드12로 구성되는 도 1에서의 정전압회로10a에 그하는 회로가 불도통(不導通)이 되면, 트랜지스터 Ql2가 포화 동작이 되어, 스트로브입력수단20에 근거한 출력전류는 트랜지스터 Q13에 흐르고, 커패시터 -C12의 방전전류는 트랜지스터 Q13의 베이스와 트랜지스터 Q12의 에미터간의 전위차(다이오드14 없는 경우의 저항R12의 개인가전압(槪印加電厭)과 저항R12로 결정되는 전류가 된다. 따라서, 이 정전압회로10f에서는 하강 측의 응답속도제한도 가능하게 된다. 다이오드14는 그 하강동작에서의 정전압회로10a의 역방향 전류를 보상하는 것이며, 생략도 가능하다.
트랜지스터 Q13의 콜렉터에 공급하는 직류전원전위 V＋의 전위가 충분히 높게 역류전류의 우려가 없는 경우, 역류방지 다이오드15는 생략할 수 있다. 또, 다이오드15를 통한 트랜지스터 Q13의 콜렉터를 전압입력단자IN1에 접속해도 좋다. 이 경우, 하강 입력에 대해서는, 제너다이오드11 및 다이오드12의 전압강하에 그하는 범위의 전위변화 내에서 트랜지스터 Q13이 액티브 동작할 수 있다.
도 5는 도 1의 정전압회로10c에 응답속도 제한회로를 부가한 고전압 검출회로를 나타내는 회로도이며, 도 1중의 요소와 공통의 요소에는 공통의 부호가 첨부되어 있다. 도 5의 고전압 검출회로는, 도 1과 같은 스트로브 입력수단20 및 출력전달수단30과 도 1과는 다른 구성의 고전압 검출부50이 구비되어 있다. 고전압 검출부50의 도 1의 고전압 검출부10과 다른 점은 제 2의 정전압회로10g이고 다른 전류미러부10b 및 제 1의 정전압회로10a는 고전압 검출부10과 같이 되어있다. 정전압회로10g는 전류미러부10b의 출력단자 O2에 캐소드가 접속된 제너다이오드13과, 그 출력단자 O2에 한편의 전극이 접속된 커패시터 C13을 가지고 있다. 제너다이오드13의 애노드는 도 1과 같이 출력전달수단30에 접속되어 있다. 커패시터 C13의 다른 쪽의 전극은 그라운드단자GND에 접속되어 있다. 커패시터 C13은 전류미러부10b의 출력전류와 이 커패시터 -C13으로 결정되는 상승 전압응답으로 그 전류미러부10b가 출력전류를 출력하기 시작하고 나서 제너다이오드13이 도통 상태로 되기까지의 시간을 늦추는 것이다. 이 시간 지연이 응답속도제한효과가 된다. 하강 응답에 대해서는 단시간에 제너다이오드13이 불 도통이 되기 때문에, 실효 적인 응답속도제한 효과는 거의 없다. 커패시터 -C13의 축적전하는 입력전압Vin이 내려 가 전류미러부10b의 출력트랜지스터의 콜렉터접합이 순 바이어스로 됐을 경우에, 전류미러부10b의 출력단자 O2로부터 입력단자11 및 스트로브입력수단20에 흐르는 전류에 의해서 방전하여, 다음의 상승응답에 대비한다.
도 6은 도 5의 제 2의 정전압회로의 다른 구성 예를 표시하는 회로도면이다. 도 6의 정전압회로10h는 도 5의 정전압회로에 트랜지스터 Q14와 다이오드16를 부가한 구성으로 되어 있다. 즉, 전류미러부10b의 출력단자 O2에 캐소드가 접속된 제너다이오드13과, 그 출력단자 O2에 한편의 전극이 접속된 커패시터 C13과, 그 출력단자 O2에 콜렉터가 접속된 트랜지스터 Q14를 가지고 있다. 이 제너다이오드13의 애노드는 도 1과 같이 출력전달수단30에 접속되어 있다. 커패시터 C13의 다른쪽의 전극은, 다이오드16의 캐소드와 트랜지스터 Q14의 베이스에접속되어, 그 다이오드의 애노드와 트랜지스터 Q14의 에미터가 그라운드단자GND에 접속되어 있다. 이 커패시터 C13과 트랜지스터 Q14는 미러커패시터를 구성하여 커패시터 C13를 용량화할 수 있다. 또, 방전시에는 미러커패시터로서의 동작을 하지않기 때문에 빠른 회복을 하는 것으로 된다. 다이오드16은 커패시터 C13의 방전경로를 구성하고 있다. 응답속도 제한회로는 이상의 회로예에 한하지 않지만, 입력이 대진폭이고, 제 1 및 제 2의 정전압회로를 구성하는 제너다이오드11,13과 다이오드12가 비선형에 동작하기 때문에, 일반적으로 상승 측과 하강 측에서는, 응답속도가 다르다. 어느 측의 잡음을 중시하느냐에 따라 적당한 회로를 사용한다.
[I] (3)스트로브입력수단20
도 7(a)∼(f)는 도 1의 스트로브입력수단20의 구성 예를 표시하는 회로도면이다. 스트로브입력수단20은 도 1과 같은 스트로브제어신호ST가 주어질 때에 정전류스트로브전류Ist를 흘리는 on/off 제어부정전류회로 뿐만아니라, 다른 회로라도 좋다. 도 7(a)∼(f)는 스트로브입력수단20의 구성예를 표시하고 있다. 예를 들면, 도 7(a)의 스트로브입력수단은 npn형 트랜지스터 Q21, Q22를 사용한 전류미러로 구성되어 있다. 트랜지스터 Q21의 콜렉터 및 베이스와 Q22의 베이스와 스트로브제어신호ST가 입력하게 되어 있다. 트랜지스터 Q21의 에미터는 그라운드단자GND에 접속되어 있다. 트랜지스터 Q22의 콜렉터는 스트로브입력수단20의 출력단자 O1에 접속되고, 그 트랜지스터 Q22의 에미터가 그라운드단자GND에 접속되어 있다. 트랜지스터 Q22의 트랜지스터 사이즈 는 트랜지스터 Q21의 예를 들면 n 배로 설정되어 있다.
도 7(b)은 전압을 전류로 변환하는 회로이고, 베이스가 스트로브단자INst에 접속되는 동시에 콜렉터가 스트로브입력수단20의 출력단자 O1에 접속된 npn형 트랜지스터 Q23을 구비하고 있다. 트랜지스터 Q23의 에미터가 에미터 저항R21을 통해 그라운드단자GND에 접속되어 있다. 이 도 7(b)의 회로는 스트로브제어신호ST의 전압레벨을 전류로 변환하는 기능을 가지고 있다. 도 7(c)의 회로는 스트로브단자 INst와 그라운드단자GNDi사이에 입력 측이 접속되어, 출력측이 스트로브입력수단20의 출력단자 O1과 그라운드단자GND의 사이에 접속된 포토커플러(photocoupler)이다. 그라운드단자GNDi의 전위레벨은 그라운드단자GND의 전위레벨과 달리 되어 있어도 지장이 없다. 요컨대, 그라운드레벨이 달라도 좋다.
도 7(d)의 회로는 정전류를 온, 오프 하여 흘리는 정전류회로의 예이다. 이 정전류회로는 스트로브입력수단20의 출력단자O1에 에미터가 접속된 pnp형 트랜지스터 Q24, Q25를 구비하고 있다. 이들 트랜지스터 Q24, Q25의 베이스는 그 트랜지스터 Q25와 npn형 트랜지스터 Q27의 콜렉터에 접속되어 있다. 트랜지스터 Q24의 콜렉터에는, npn형 트랜지스터 Q26의 콜렉터 및 베이스와 npn형 트랜지스터 Q27의 베이스가 접속되어 있다. 트랜지스터 Q27의 에미터에는 에미터저항R22가 접속되어 있다. 트랜지스터 Q26의 에미터와 그 저항R22의 타단이 npn형 트랜지스터 Q28의 콜렉터에 접속되어 있다. 트랜지스터 Q28의 베이스에 저항R23을 통해서 스트로브 제어신호ST가 입력되는 접속으로 되어 있다. 트랜지스터 Q28의 에미터가 그라운드단자GND에 접속되어 있다. pnp형 트랜지스터 Q24, Q25는 선형(線形) 증폭을 행하는 전류미러회로이고, 트랜지스터 Q26, Q27 및 저항R22는 입력전류가 제로부근에 최대전류증폭율을 가져 전류증대와 동시에 전류증폭율이 감소하는 비선형전류앰프를 형성하여, 이들에 의해서 트랜지스터 Q28이 온 상태일 때 정전류를 출력하는 회로가 실현된다.
도 7(e)의 회로는 정전류회로22와 그것을 온, 오프 하는 포토커플러23으로 구성되어 있다. 도 7(f)의 회로는 세트단자S 및 리셋단자R를 가져, 세트 상태일 때의 출력단자O1로부터 정전류를 출력하는 플립플롭24이다. 세트단자S가 스트로브단자 INst에 접속되어 있다. 스트로브입력수단20은, 도 7(a)∼(f)에 한하지 않지만, 스트로브제어신호ST가 입력된 상태로, 적어도 고전압 검출부10의 입력전압Vin이 고전압을 검출하여야 할 전압범위에 있을 때, 그 고전압 검출부10의 전류미러10b의 입력단자11에 일정한 스트로브전류ist를 공급하는 기능을 가질 필요가 있다. 또한, 스트로브제어신호ST의 형식과, 스트로브제어신호ST를 발생하는 측의 그라운드레벨에 따라서, 적당한 회로가 선택된다.
도 8(a)∼(d)는 도 7(d),(e)의 정전류회로를 형성하는 비선형전류앰프를 나타내는 회로도이다.
도 8(a)∼(d)의 각 회로는 입력전류가 제로부근에 최대 전류증폭율을 가져 전류증대와 동시에 전류증폭율이 감소하는 비선형전류앰프이고, 도 2(a)∼(d)로 나타내는 전류미러회로와 조합하는 것으로, 정전류회로를 구성할 수 있다. 이하, 도 8(a)∼(d)의 전류앰프를 정전류원형전류(定電流源型電流)앰프라고 한다.
도 8(a)의 정전류원형전류앰프는 공통단자COM에 에미터가 접속된 트랜지스터 Q31과 그 공통단자COM에 에미터저항R31을 통해 에미터가 접속된 트랜지스터 Q32를 가지고 있다. 트랜지스터 Q32의 트랜지스터 사이즈 는 트랜지스터 Q31의 n 배로 되어 있다. 트랜지스터 Q31의 콜렉터는 그 트랜지스터 Q31의 베이스와 트랜지스터 Q3 2의 베이스에 접속되어 있다. 트랜지스터 Q31의 콜렉터가 정전류원형전류앰프의 입력단자 I로 되어, 트랜지스터 Q32의 콜렉터가 정전류원형전류앰프의 출력단자 O로 되어 있다.
도 8(b)의 정전류원형전류앰프는 공통단자COM에 다이오드 d21를 통해서 에미터가 접속된 도 8(a)과 같은 트랜지스터 Q31과, 그 공통단자COM에 에미터저항R31을 통해 에미터가 접속된 트랜지스터 Q33을 가지고 있다. 트랜지스터 Q33의 트랜지스터 사이즈는 트랜지스터 Q31과 같게 설정되어 있다. 트랜지스터 Q31의 콜렉터는 그 트랜지스터 Q31의 베이스와 트랜지스터 Q33의 베이스에 접속되어 있다. 트랜지스터 Q31의 콜렉터가 정전류원형전류앰프의 입력단자 I로 되어, 트랜지스터 Q33의 콜렉터가 정전류원형전류앰프의 출력단자O로 되어 있다. 도 8(c)의 정전류원형전류앰프는 공통단자COM에 도 8(a)과 같이 접속된 트랜지스터 Q31, 저항R31 및 트랜지스터 Q32를 가지고 있다. 트랜지스터 Q32의 콜렉터가 이들 트랜지스터 Q31, Q32의 기초로 접속되어 있다. 트랜지스터 Q31의 콜렉터에는 트랜지스터 Q34의 에미터가 접속되고 트랜지스터 Q32의 콜렉터에는 또 트랜지스터 Q35의 에미터가 접속되어 있다. 트랜지스터 Q34의 콜렉터가 그 트랜지스터 Q34 및 트랜지스터 Q35의 베이스에 접속되어 있다. 이 정전류원형전류앰프에서는 트랜지스터 Q34의 콜렉터가 입력단자 I를 구성하고, 트랜지스터 Q35의 콜렉터가 출력단자 O를 구성하고 있다.
도 8(d)의 정전류원형전류앰프는 도 8(b)과 도 8(c)의 회로를 합성한 것이며, 공통단자COM에 다이오드 d21을 통해 트랜지스터 Q31의 에미터가 접속되고, 저항R31을 통해 트랜지스터 Q33의 에미터가 접속되어 있다. 트랜지스터 Q33의 콜렉터가 트랜지스터 Q31, Q33의 베이스에 접속되어 있다. 트랜지스터 Q31의 콜렉터에는 트랜지스터 Q34의 에미터가 접속되고 트랜지스터 Q33의 콜렉터에는 또한 트랜지스터 Q35의 에미터가 접속되어 있다. 트랜지스터 Q34의 콜렉터가 그 트랜지스터 Q34 및 트랜지스터 Q35의 베이스에 접속되어 있다. 이 정전류원형전류앰프에서는 트랜지스터 Q34의 콜렉터가 입력단자 I를 구성하고, 트랜지스터 Q35의 콜렉터가 출력단자O를 구성하고 있다.
도 8(a)∼(d)중의 각 트랜지스터 Q31∼Q35는 pnp형 트랜지스터의 경우와 npn형 트랜지스터인 경우가 있고 pnp형 트랜지스터의 경우와 npn형 트랜지스터의 경우로서 역극성이 된다. 도 2(a)∼(d)의 회로형식의 전류미러와 조합하여 정전류회로를 구성할 때에는, 한편의 회로를 npn형 트랜지스터로 변경하여 전류미러회로의 입력단자 I와 정전류원형전류앰프의 출력단자O를 접속하며, 전류미러회로의 출력단자O와 정전류원형전류앰프의 입력단자 I를 접속함으로써, 양 리모컨(remote controller)단자간을 전류유로(電流流路)로 하는 정전류회로가 실현된다.
도 9(a)∼(e)는 도 7(f)의 플립플롭(flip-flop)의 회로 예를 각각 도시한 도면이다. 도 9(a)의 플립플롭은 전류출력단자T1에 에미터끼리 접속된 트랜지스터 Q41, Q42를 구비하고 있다. 트랜지스터 Q41의 콜렉터(collector)는 그 트랜지스터 Q41의 베이스에 접속되는 동시에, 트랜지스터 Q42의 베이스에도 접속되어 있다.
각 트랜지스터 Q41, Q42의 콜렉터에는 트랜지스터 Q43, Q44의 콜렉터가 접속되어 있다. 트랜지스터 Q44의 콜렉터는 그 트랜지스터 Q44의 베이스에 접속되는 동시에 트랜지스터 Q43의 베이스에 접속되어 있다.
트랜지스터 Q43의 에미터에는 에미터저항R41의 일단이 트랜지스터 Q44의 에미터에는 다이오드 d41의 애노드가 접속되어 있다. 각 트랜지스터 Q43, Q44의 베이스에는 저항R42의 일단이 접속되어 있다. 각 대항R41, R42의 타단과 다이오드 d41의 캐소드가 트랜지스터 Q45의 콜렉터 및 베이스와 트랜지스터 Q46의 베이스에 접속되어 있다. 트랜지스터 Q45의 에미터에는 에미터저항R43이 접속되고 트랜지스터 Q46의 에미터에는 에미터저항R44가 접속되어 있다. 각 에미터저항R43, R44의 타단은 전류출력단자T2에 접속되어 있다.
트랜지스터 Q46의 트랜지스터 사이즈 는, 트랜지스터 Q45의 k배로 설정되어 있다. 트랜지스터 Q46의 콜렉터는 전류출력단자T1에 접속되어 있다. 트랜지스터 Q41, Q42의 베이스는 단자 Itri+가 접속되고 트랜지스터 Q43, Q44의 베이스에는, 단자 Itri+가 접속되어 있다.
도 9(b)의 플립플롭은 전류출력단자T1에 에미터끼리 접속된 트랜지스터 Q47, Q48을 구비하고 있다. 트랜지스터 Q47의 콜렉터가 그 트랜지스터 Q47의 베이스에 접속되는 동시에 트랜지스터 Q48의 베이스에 접속되어 있다. 트랜지스터 Q47의 콜렉터에는, 또, 트랜지스터 Q49, Q50의 에미터가 접속되어 있다. 한편, 트랜지스터 Q48의 콜렉터에는 트랜지스터 Q51의 콜렉터가 접속되어 있다. 트랜지스터 Q50의 콜렉터가 트랜지스터 Q49, Q50의 베이스에 접속 되여 있다. 각 트랜지스터 Q49, Q50의 콜렉터는 트랜지스터 Q52, Q53의 콜렉터에 각각 접속되고 그 트랜지스터 Q52의 콜렉터가 그 트랜지스터 Q52, Q53의 베이스에 접속되어 있다. 트랜지스터 Q52의 트랜지스터 사이즈 는 트랜지스터 Q53의 m 배로 설정되어 있다. 트랜지스터 Q52의 에미터가 에미터저항R45를 통해 트랜지스터 Q54의 콜렉터에 접속되어 있다.
트랜지스터 Q53의 에미터도 트랜지스터 Q54의 콜렉터에 접속되어 있다. 이 플립플롭에는 전류출력단자T1에 콜렉터가 접속된 트랜지스터 Q55가 설치어 있고, 트랜지스터 Q51의 콜렉터가 그 트랜지스터 Q51의 베이스에 접속되는 동시에, 트랜지스터 Q54 및 Q55의 베이스에 접속되어 있다.
트랜지스터 Q54의 트랜지스터 사이즈 는 트랜지스터 Q51의 n 배이고 트랜지스터 Q55의 트랜지스터 사이즈 는 트랜지스터 Q51의 k 배로 설정되고 있다.
트랜지스터 Q54의 에미터에는 에미터저항R46의 일단이 접속되어 있다. 저항R46의 타단과, 트랜지스터 Q51 및 Q55의 에미터가 공통으로 전류출력단자T2에 접속되어 있다. 트랜지스터 Q49, Q50의 베이스가 단자 Itri-에 접속되어 있다.
도 9(c)의 플립플롭은 전류출력단자T1에 에미터끼리 접속된 트랜지스터 Q56, Q57을 구비하고 있다. 트랜지스터 Q57의 콜렉터가 그 트랜지스터 Q57의 베이스에 접속되는 동시에 트랜지스터 Q56의 베이스에 접속되어 있다. 트랜지스터 Q56의 콜렉터에는 트랜지스터 Q58, Q59의 에미터가 접속되어 있다.
한편, 트랜지스터 Q57의 콜렉터에는 트랜지스터 Q60의 콜렉터가 접속되어 있다.
트랜지스터 Q59의 콜렉터가 트랜지스터 Q58, Q59의 베이스에 접속되어 있다. 각 트랜지스터 Q58, Q59의 콜렉터는 트랜지스터 Q61, Q62의 콜렉터에 각각 접속되고 그 트랜지스터 Q61의 콜렉터가 그 트랜지스터 Q61, Q62의 베이스에 접속되어 있다. 트랜지스터 Q61의 트랜지스터 사이즈 는 트랜지스터 Q62의 m 배로 설정되어 있다. 트랜지스터 Q61의 에미터가 에미터저항R47을 통해 트랜지스터 Q63의 콜렉터에 접속되어 있다. 트랜지스터 Q62의 에미터도 트랜지스터 Q63의 콜렉터에 접속되어 있다.
이 플립플롭에는 전류출력단자T1에 콜렉터가 접속된 트랜지스터 Q64가 설정되어 있고, 트랜지스터 Q63의 콜렉터가 그 트랜지스터 Q63의 베이스에 접속되는 동시에, 트랜지스터 Q60 및 Q64의 베이스에 접속되어 있다. 트랜지스터 Q60의 트랜지스터 사이즈는 트랜지스터 Q63의 n 배이고 트랜지스터 Q64의 트랜지스터 사이즈 는 트랜지스터 Q63의 k 배로 설정되어 있다.
트랜지스터 Q60의 에미터에는 에미터저항R48의 일단이 접속되어 있다.
저항R48의 타단과 트랜지스터 Q63 및 Q64의 에미터가 공통으로 전류출력단자T2에 접속되어 있다. 트랜지스터 Q61, Q62의 베이스가 단자 Itri+에 접속되어 있다.
도 9(d)의 플립플롭, 전류출력단자T1에 에미터가 접속된 3개의 트랜지스터 Q65∼ Q67을 구비하고 있다.
트랜지스터 Q65의 콜렉터는 그 트랜지스터 Q65의 베이스에 접속되는 동시에, 각 트랜지스터 Q66, Q67의 베이스에 접속되어 있다.
트랜지스터 Q65의 콜렉터에는 각 트랜지스터 Q68, Q69의 에미터가 접속되어 있다. 트랜지스터 Q68의 콜렉터가, 트랜지스터 Q68 및 트랜지스터 Q69의 베이스에 접속되어 있다. 한편, 트랜지스터 Q66의 콜렉터에는 트랜지스터 Q70의 콜렉터가 접속되어 있다.
각 트랜지스터 Q68, Q69의 콜렉터에는 트랜지스터 Q71, Q72의 콜렉터가 각각 접속되어 있다. 트랜지스터 Q72의 콜렉터가 그 트랜지스터 Q72의 베이스에 접속되는 동시에 트랜지스터 Q71의 베이스에 접속되어 있다. 트랜지스터 Q71의 트랜지스터 사이즈는 트랜지스터 Q72의 n 배로 설정되어 있다. 트랜지스터 Q71의 에미터에는 에미터저항R49의 일단이 접속되어 있다. 저항R49의 타단과 트랜지스터 Q72의 에미터와가 트랜지스터 Q73의 콜렉터에 접속되어 있다. 트랜지스터 Q70의 콜렉터가 그 트랜지스터 Q70의 베이스에 접속되는 동시에, 트랜지스터 Q73의 베이스에 접속되어 있다. 트랜지스터 Q70의 트랜지스터 사이즈 는 트랜지스터 Q73의 m 배로 설정되어 있다. 한편, 트랜지스터 Q67의 트랜지스터 사이즈 는 트랜지스터 Q65의 k 배 설정되어 있다. 트랜지스터 Q70의 에미터는 에미터저항R50의 일단에 접속되고, 그 저항R50의 타단과 트랜지스터 Q73의 에미터와 트랜지스터 Q67의 콜렉터가 공통으로 전류출력단자T2에 접속되어 있다. 트랜지스터 Q68, Q69의 베이스가 단자 Itri-에 접속되어 있다.
도 9(e)의 플립플롭은 전류출력단자T1에 에미터가 접속된 4개의 트랜지스터 Q74∼ Q77을 구비하고 있다. 트랜지스터 Q74의 콜렉터가, 그 트랜지스터 Q74의 베이스에 접속되는 동시에, 각 트랜지스터 Q75∼Q77의 베이스에 접속되어 있다.
각 트랜지스터 Q74, Q75의 콜렉터에는 트랜지스터 Q78, Q79의 콜렉터가 각각 접속되어 있다. 한편, 트랜지스터 Q76의 콜렉터에는 트랜지스터 Q80의 콜렉터가 접속되어 있는 11 각 트랜지스터 Q78, Q79의 베이스에는 그 트랜지스터 Q79의 콜렉터가 접속되어 있다. 트랜지스터 Q78의 에미터에는 에미터저항R51의 일단이 접속되어 있다. 저항R51의 타단과, 트랜지스터 Q79의 에미터가 트랜지스터 Q81의 콜렉터에 접속되어 있다.
트랜지스터 Q81의 베이스와 트랜지스터 Q80의 베이스에는, 그 트랜지스터 Q80의 콜렉터가 접속되어 있다. 트랜지스터 Q80의 트랜지스터 사이즈 는 트랜지스터 Q81의 m 배로 설정되어 있다. 또, 트랜지스터 Q77의 트랜지스터 사이즈는 트랜지스터 Q74의 k배로 설정되어 있다.
트랜지스터 Q80의 에미터에는 에미터저항R52가 접속되고 그 저항R52의 타단과 트랜지스터 Q81의 에미터와 트랜지스터 Q77의 콜렉터가 공통으로 전류출력단자T2에 접속되어 있다. 트랜지스터 Q74∼Q77의 베이스가 단자 Itri에 접속되어 있다.
도 9(a)∼(e)의 플립플롭에서의 단자 Itri-는 거기에서 트리거(trigger)전류를 유출시키면 플립플롭이 세트되어 트리거전류를 유입시키면 플립플롭이 리셋 되는 단자로 되어 있다.
역으로, 단자 Itri+는 트리거전류를 유입시키면 플립플롭이 세트되고 트리거전류를 유출시키면 플립플롭이 리셋 되는 단자로 되어 있다.
또, 도 9(a)∼(e)속의 →로 표시된 노드에서는, 그 →의 방향으로 전류를 흘리는 것으로, 플립플롭을 리셋할 수 있게 되어 있다. 이들 단자 Itri-, Itri+및 선택된 노드를 세트단자S와 리셋단자R로 하여, 전류출력단자T1을 스트로브입력수단20의 출력단자O1에 접속하고 전류출력단자T2를 그라운드에 접속함으로써 도 7(f)의 플립플롭이 형성할 수 있다. 플립플롭이 세트될 때에는 정전류가 출력되게 된다.
또, 도 9(a)∼(e)에서는 트랜지스터 사이즈가 k 배의 트랜지스터 Q46, Q55, Q64, Q67, Q77은 플립플롭의 전류증폭을 행하고 있을 뿐이기 때문에 삭제하는 것이 가능하다.
[I] (4) 출력전달수단30
도 10(a)∼(h)는 도 1의 출력전달수단30의 구성 예를 표시하는 회로도면이다. 출력전달수단30에서, 여러가지의 구성이 적용가능하다. 예를 들면, 도 10(a)는 전류미러회로32이고, 출력 전달수단30의 입력단자I2에 콜렉터와 베이스가 접속된 npn형 트랜지스터 Q90과 출력단자 OUT에 콜렉터가 접속된 npn형 트랜지스터 Q91로 구성되어 있다. 트랜지스터 Q91의 트랜지스터 사이즈는 트랜지스터 Q90의 k 배로 설정되어 있다. 트랜지스터 Q90의 에미터는 그라운드단자GND에 접속되어 있다. 트랜지스터 Q91의 베이스는, 트랜지스터 Q90의 콜렉터에 접속되고 , 이 트랜지스터 Q91의 에미터가 그라운드단자GND에 접속되어 있다.
도 10(b)은 도 1에 나타낸 포토커플러31이다. 도 10(c)은 도 10(a),(b)의 전류미러회로32 및 포토커플러31을 조합한 것이며, 출력전달수단30의 입력단자I2에 접속된 전류미러회로32의 출력전류를 포토커플러31의 입력 측에 주어구동하는 구성으로 되어 있다.
도 10(d)도 전류미러회로32 및 포토커플러31을 조합한 것이다. 이 도 10(d)의 출력전달수단으로서는 전류미러회로32의 트랜지스터 Q90, Q91의 에미터와 그라운드단자GND와의 사이에, 포토커플러31의 입력 측을 접속하여, 고전압 검출신호를 포토커플러31과 전류미러회로32의 양쪽으로부터 출력할 수 있는 구성으로 되어 있다.
도 10(e)은 입력단자12로부터의 입력전류가 제로 부근일 때에 최소 전류증폭율을 가지며, 전류증대와 동시에 전류증폭율이 커지는 비형선 전류앰프33의 예이다. 이 비 선형전류앰프33은 입력단자I2에 콜렉터와 베이스가 접속된 npn형 트랜지스터 Q92와, 출력단수OUT에 콜렉터가 접속되는 동시에 베이스가 트랜지스터 Q92의 콜렉터에 접속된 npn형 트랜지스터 Q93을 가지고 있다. 트랜지스터 Q92의 트랜지스터 사이즈는 트랜지스터 Q93의 k 배로 설정되어 있다. 트랜지스터 Q92의 에미터는 저항R91을 통해 그라운드단자GND에 접속되어 있다. 트랜지스터 Q93의 에미터는 직접그라운드단자GND에 접속되어 있다. 이 비선형전류앰프33으로서는 저항R91로 설정되는 임계치를 사용한, 입력신호에 따라서 비형선 스위치동작을 하도록 되어 있다.
도 10(f)은 TTL 변환회로34의 예이다. 이 TTL 변환회로34는 3개의 npn형 트랜지스터 Q94, Q95, Q96을 가지고 있다. 각 트랜지스터 Q94, Q95, Q96은 콜렉터와 베이스 사이에 쇼트키 다이오드(Schottky diode)를 삽입한 쇼트키트랜지스터로 되어 있다. 트랜지스터 Q96의 트랜지스터 사이즈 는, 다른 트랜지스터 Q94, Q95의 k 배로 설정되어 있다. 트랜지스터 Q94의 베이스는 출력전달수단30의 입력단자 I2에 접속되어 있다.
트랜지스터 Q94의 콜렉터는 저항R92를 통해 전원전위V+에 접속되고, 그 트랜지스터 Q94의 에미터는 저항R93을 통해 그라운드단자GND에 접속되어 있다.
트랜지스터 Q95의 베이스는 트랜지스터 Q94의 콜렉터에 접속되고, 이 트랜지스터 Q95의 콜렉터는 저항R94를 통해 전원전위V+에 접속되어 있다. 트랜지스터 Q95의 에미터에는 다이오드 d91의 애노드(anode)가 접속되고 , 그 다이오드 d91의 캐소드(cathode)가 출력단자OUT 및 트랜지스터 Q96의 콜렉터에 접속되어 있다. 트랜지스터 Q96의 에미터가 그라운드단자GND에 접속되어 있다. 이와 같이 TTL 변환회로34로서는 입력전류의 유무에 응하여 TTL 논리레벨의 출력을 얻을 수 있다.
도 10(g)은 세트단자S와 리셋단자R을 가진 플립플롭35의 예이고, 출력전달수단30의 입력단자I2에 그 세트단자S에 접속되어 있다. 플립플롭35는 예를 들면 전류입력단자T1을 전원V+에 접속한 도9(a)∼(e)의 구성이고, 입력된 전류에 의해서 세트 또는 리셋되어 그것에 대응하는 전압또는 전류를 출력한다.
도 10(h)은 스위치회로36의 예이다. 이 스위치회로36은 세트단자S와 리셋단자R을 가지며, 이 세트단자S가 출력전달수단30의 입력단자12에 접속되어 있다. 스위치회로36은, 세트단자S 및 리셋단자R을 통한 전류에 따라서 동작하여, 온, 오프 하는 고전압 검출신호를 출력단자OUT에서 출력하는 것이다. 스위치회로36은 npn형 또는 pnp형의 트랜지스터로 구성된 도 2와 같은 회로형식의 전류미러회로와 pnp형 또는 npn 형의 트랜지스터로 구성되어 입력전류가 제로부근에 최소전류증폭율을 가지고, 전류증대과 동시에 전류증폭율이 증대하는 비 선형전류앰프를 조합하면 실현된다. 이하, 이 비 선형전류앰프를 스위치형 전류앰프라고 한다.
도 11(a)∼(d)는 스위치형 전류앰프의 회로도면이다. 도 11(a)의 스위치형 전류앰프는 공통단자COM에 에미터 저항R95를 통해 에미터가 접속된 트랜지스터 Q97과, 그 공통단자COM에 에미터가 접속된 트랜지스터 Q98을 가지고 있다. 트랜지스터 Q97의 트랜지스터 사이즈 는 트랜지스터 Q98의 n 배로 설정되어 있다. 각 트랜지스터 Q97, Q98의 베이스가, 그 트랜지스터 Q97의 콜렉터에 접속되어 있다.
트랜지스터Q97의 콜렉터가 스위치형 전류앰프의 입력단자 I로 되여 트랜지스터 Q98의 콜렉터가 출력단자O로 되어 있다.
도 11(b)의 스위치형 전류앰프는 공통단자COM에 다이오드 d91을 통해 에미터가 접속된 도 11(a)과 같은 트랜지스터 Q98과 이 공통단자COM에 에미터저항R95를 통해 에미터가 접속된 트랜지스터 Q99를 가지고 있다. 트랜지스터 Q99의 트랜지스터 사이즈는 트랜지스터 Q98과 같게 설정되어 있다. 트랜지스터 Q99의 콜렉터는 그 트랜지스터 Q99의 베이스와 트랜지스터 Q98의 베이스와 접속되어 있다. 트랜지스터 Q99의 콜렉터가 스위치형 전류앰프의 입력단자 I가 되어, 트랜지스터 Q98의 콜렉터가 출력단자O로 되어 있다.
도 11(c)의 스위치형 전류앰프는 공통단자COM에 도 11(a)과 같이 접속된 트랜지스터 Q98, 저항R95 및 트랜지스터 Q97을 가지고 있다. 트랜지스터 Q98의 콜렉터가 이들 트랜지스터 Q97, Q98의 베이스에 접속되어 있다. 트랜지스터 Q97의 콜렉터에는 트랜지스터 Q100의 에미터가 접속되고 트랜지스터 Q98의 콜렉터에는 또 트랜지스터 Q101의 에미터가 접속되어 있다. 트랜지스터 l00의 콜렉터가 그 트랜지스터 Ql00 및 트랜지스터 Ql01의 베이스에 접속되어 있다. 이 스위치형 전류앰프로에서는, 트랜지스터 Ql00의 콜렉터가 입력단자 I를 구성하여 트랜지스터 Ql01의 콜렉터가 출력단자O를 구성하고 있다.
도 11(d)의 스위치형 전류앰프는 공통단자COM에 다이오드 d91을 통해 트랜지스터 Q98의 에미터가 접속되고, 저항R95를 통해 트랜지스터 Q99의 에미터가 접속되어 있다.
트랜지스터 Q98의 콜렉터가 트랜지스터 Q98, Q99의 베이스에 접속되어 있다. 트랜지스터 Q99의 콜렉터에는 트랜지스터 Ql00의 에미터가 접속되고, 트랜지스터 Q98의 콜렉터에는 또한 트랜지스터 Ql01의 에미터가 접속되어 있다.
트랜지스터100의 콜렉터가 그 트랜지스터 Q100 및 트랜지스터 Q101의 베이스에 접속되어 있다. 이 스위치형 전류앰프에서는 트랜지스터 Q100의 콜렉터가 입력단자 I를 구성하고, 트랜지스터Ql01의 콜렉터가 출력단자O를 구성하고 있다.
도 11(a)∼(d)중의 각 트랜지스터 Q97∼Q101은 pnp형 트랜지스터의 경우와 npn형 트랜지스터의 경우가 있고, pnp형 트랜지스터의 경우와 npn형 트랜지스터의 경우로서 역극성(逆極性)이 된다. 도 2(a)∼(d)의 전류미러와 조합시켜서 스위치회로36을 구성할 때에는 한편을 pnp형 트랜지스터, 다른 쪽을 npn형 트랜지스터로 구성하고, 전류미러의 입력단자 I와 스위치형 전류앰프의 출력단자O를 접속하여 전류미러의 출력단자O와 스위치형 전류앰프의 입력단자 I를 접속함으로써 스위치회로36이 실현된다.
도 12는 도 10(h)의 스위치회로36의 구성 예를 게시하는 회로도면이다. 도 12의 스위치회로36은 도 2(a)와 같은 회로형식의 전류미러회로137와 도 11(a)의 스위치형 전류앰프38를 구비하고 있다.
전류미러회로37은 전류미러회로37의 공통단자COM에 에미터끼리 접속된 pnp형 트랜지스터 Q102 및 트랜지스터 Ql03을 가지고 있다.
이들 트랜지스터 Ql02 및 트랜지스터 Ql03의 베이스는 그 트랜지스터 Ql03의 콜렉터에 접속되는 동시에 세트단자S가 되는 단자 Itri-에 접속되어 있다.
전류미러회로37내의 각 트랜지스터 Ql02, Ql03의 콜렉터에 스위치형 전류앰프38의 각 npn형 트랜지스터 Q97, Q98의 콜렉터가 접속되어 있다. 트랜지스터 Q97의 콜렉터에 그 트랜지스터 Q97, Q98의 베이스가 접속되고, 저항R95를 통하는 트랜지스터 Q97의 에미터와 트랜지스터 Q98의 에미터는 스위치형 전류앰프38의 공통단자COM에 접속되어 있다.
스위치형 전류앰프38의 공통단자COM에는 npn형 트랜지스터 Q105의 콜렉터가 접속되고 전류미러회로37의 공통단자COM에는 npn형 트랜지스터 Q104의 콜렉터가 접속되어 있다. 이들 트랜지스터 Q105, Q104의 베이스는 그 트랜지스터 Ql05의 콜렉터에 접속되고 그 트랜지스터 Ql05, Q104의 에미터가 동시에 그라운드단자GND에 접속되는 것으로 된다. 트랜지스터 Ql04의 트랜지스터 사이즈는 트랜지스터105의 k 배로 설정되어 있다. 트랜지스터 Q105, Ql04는 스위치회로36의 전류를 증폭하고 있을 뿐이고 생략도 가능하다.
출력전달수단30은 도 10(a)∼(h)의 구성 예에 한하지 않고, 고전압 검출부10의 출력단자010으로부터의 출력전류를 도시하지 않은 외부회로가 사용하기 쉬운 신호로 변환하는 인터페이스(interface)기능을 가지는 것이 필요하다. 외부회로가 필요로 하는 신호의 형식, 그라운드의 상황에 의해서 출력전달수단의 구성이 선택되어 결정된다. 예를 들면 출력 전달수단30에 도 10(b)∼(d)와같이 포토커플러를 포함하는 회로를 사용하면 그라운드레벨이 다른 회로로 고전압 검출신호S30를 출력할 수 있다. 이상과 같이 이 제 1의 실시형태에서는 고전압 검출부10과 스트로브 입력수단20과 출력전달수단30으로 고전압 검출회로를 구성하고 있다. 그 때문에 예를 들면 다음(a1)부터(a8)의 이점을 가지는 고전압 검출회로가 실현될 수 있다.
(a1) 고전압 검출을 하든 가 아니하던가를 스트로브 제어신호ST에 의해서 제어하는 것이 가능하다.
(a2) 제 1 및 제 2의 정전압회로10a,10c의 양쪽을 사용하여 고전압 검출을 하는 경우 고전압 검출을 하기 위한 설정전압을 순 바이어스다이오드12의 전압 스텝으로 설정할 수 있다.
(a3) 제 1 및 제 2의 정전압회로10a,10c의 양쪽을 사용하여 고전압 검출을 하는 경우, 다른 회로소자에의 인가 전압이 분산되어, 회로 소자에 대한 고전압 인가를 경감할 수 있다.
(a4) 출력전달수단30으로서, 도 10(a)∼(d)와 같이 전류미러32, 포토커플러31 및 그 조합회로 등의 입력전류에 대하여 선형 동작을 하는 회로를 채용하는 것으로, 고전압 검출신호S30의 크기를 스트로브전류ist의 값으로 제어할 수 있다.
(a5)출력전달수단30으로서 도 10(e),(f)와 같은 비 선형앰프33및TTL 변환회로34와 릴레이(relay)회로 등의 입력전류에 대해서 비형선 동작을 하는 회로를 채용하는것으로, 스위칭 동작에 의해서 온, 오프하는 2치의 고전압 검출신호S30 이 얻어진다.
(a6) 출력전달수단30으로서 도 10(g),(h)와 같은 세트단자 S와 리셋단자R을 가지는 플립플롭35와 스위치회로36으로 구성함으로 세트되어 고전압 검출정보를 유지하고 전압 검출신호S30을 출력하여 고전압 검출신호S30이 불필요하게 된 시점에서 리셋할 수 있는 고전압 검출회로가 실현된다.
(a7)스트로브입력수단20과 출력전달수단30과 포토커플러, 릴레이 등의 직류 분리기능을 포함하는 회로를 사용할 경우, 그라운드 레벨이 다른 피검출전압도 취급할 수 있다.
(a8)도 3 및 도 4(a),(b)와 같이 정전압회로10a,10c에 응답속도 제한회로를 설치할 경우, 잡음내력(雜音耐力)이 큰 고전압 검출회로를 실현할 수 잇다.
제 2의 실시형태
도 13은 본 발명의 제 2의 실시형태를 나타내는 벨 신호검출회로의 개략적인 회로도면이다.
텔레메터(telemeter) 등의 벨 신호무명동단말(信號無鳴動端末)에서는 통상 통화가 논-링잉(non-ringing)통신인가를 판정할 필요가 있다. 전화회선L1, L2에는 통상 통화의 경우 대기상태로부터 착신을 나타내는 극성 반전이 행하져, 그 후에 고전압의 벨 신호가 주어진다. 논-링잉통신의 경우에는 그 고전압의 벨 신호가 주어지지 않는다. 도 13의 벨 신호검출회로는 전화회선L1, L2에 극성 반전 후에 주어지는 벨 신호의 유무를 검출하는 회로이다. 이 벨 신호검출회로는, 한 쌍의 전화회선L1, L2를 통한 전원공급을 전파정류하여 일정 극성의 전압을 공급하는 전파정류회로50을 가지고 있다. 전파정류회로50에는 그 전파정류회로(全波整流回路)50으로부터 전원공급을 받아 회선L1, L2 간의 극성반전엣지를 검출하는 전극엣지검출부60과, 그 전극엣지검출부60을 출력하는 엣지검출정보를 외부에서 리셋입력(RESET)이 있느냐 전원공급이 단절될 때까지 유지하여 이것을 극성반전검출신호S70으로서 출력하는 극성반전검출유지회로70이 접속되어 있다. 극성반전검출유지회로70의 출력 측에는 필요에 따라서 설정되고, 극성반전검출정보를 외부로 출력하는 출력수단80이 접속되어 있다. 이들 전파정류회로50, 전극엣지검출부60 및 극성반전검출회로70과는 극성반전검출정보를 생성하는 극성반전검출회로90을 구성하고 있다.
극성반전검출회로90의 출력 측에 제 1의 실시형태로 설명한 고전압 검출부10과 스트로브입력수단20과 출력전달수단30으로 구성된 고전압 검출회로100이 접속되어 있다. 전파정류회로50의 출력하는 전원V +에, 도 1의 전압입력단자IN1이 접속되어 그 전파정류회로50의 설정하는 그라운드에 그라운드단자GND가 접속되어 극성 반전검출회로90의 극성반전검출유지회로70의 출력하는 극성반전검출신호S70이 스트로브단자INst에 입력되는 구성으로 되어 있다.
도 14 및 도15는, 도 13의 동작을 나타내는 파형 도면(그의 1,2)이고, 이들 도 14 및 도 15를 참조하면서, 이 벨 신호검출회로의 동작을 설명한다. 벨 신호의 입력 시에는, 전화회선L1, L2의 급전 직류전압에 그 급전 직류전압보다도 진폭이 큰 벨 교류 신호가 중첩된다. 그 때문에 전화회선L1, L2에는 실효 적으로 벨 신호의 반사이클 마다 극성 반전이 생겨, 전파정류회로50의 출력하는 전압은 반사이클 마다 레벨이 대소가 되는 맥류신호(脈信號)가 된다. 벨 신호는 도 14와 같이 플러스페이스로 시작되는 경우와, 도 15와 같이 마이너스페이스로 시작되는 경우가 있다. 전파정류회로50의 출력전압의 최대 피크치 VpH와 소 피크치 VpL는 대기시의 회선간 전압치에 비하여 고전압이 된다.
제 1의 실시형태의 고전압 검출회로100은 극성반전검출회로90이 출력하는 극성반전검출신호S70을 스트로브 제어신호ST로 하고, 전화회선L1, L2 간의 전압을 전파정류한 전압이 벨 신호입력 시에 대기시의 회선간 전압 Vm보다 고전압이 되는 것을 검출하여 고전압 검출신호S30을 벨 신호검출신호로서 출력한다. 여기서 고전압 검출회로100중의 고전압 검출부10내의 정전압회로에서 설정된 전압 검출 스레숄드레벨(threshold level)Vth를 대기시의 회선간 전압Vm이상, 또한 벨 신호입력시의 고전압 피크치 Vp H 이하의 범위에 설정해 놓는다. 대기 상태에서는, 극성 반전검출회로90의 극성반전검출유지회로70의 출력하는 극성 반전검출신호S70은 제로이고, 고전압 검출회로100의 스트로브 제어신호ST가 제로가 된다. 따라서, 고전압 검출회로100도 제로를 출력한다.
전화회선L1, L2에 통신의 착신(着信)을 나타내는 극성 반전이 있으면 최초에 극성반전검출회로90의 극성반전검출유지회로70으로부터 유효한 극성반전검출신호S70이 출력된다. 이 신호S70이 스트로브 제어신호ST로서 고전압 검출회로100에 주어진다.
스트로브 제어신호ST가 입력된 고전압 검출회로100은 고전압 검출동작에 들어가지만, 이때의 전화회선L1, L2 간의 전압은 대기시의 회선간 전압과 동일하며, 고전압 검출회로l00에어서의 고전압 검출레벨에 달하고 있지 않다. 그 때문에, 고전압 검출회로100으로부터의 출력하는 벨 신호검출신호에 상당하는 고전압 검출신호S30도 제로그대로이다.
벨 신호가 전화회선L1, L2를 통해 입력되면, 그 벨 신호에 의한 극성 반전이 생기어 고전압 검출회로100은 고전압 검출 동작에 들어간다. 고전압 검출회로100의 입력전압Vin이 높아져, 그것이 고전압 검출부10내의 정전압회로에서 결정되는 전압스레숄드레벨 Vth를 넘으면, 그 고전압 검출회로100의 출력전달수단30으로부터 유효한 고전압 검출신호S30이 출력된다. 이것이, 도 14 및 도 15로 S30(A)또는 S30(B)으로 표시된 벨 신호검출신호이고 외부장치 등에 보내어진다. 고 전압 검출부10의 설정전압 스레숄드 레벨 Vth를, S30(A)은 (VpHVthVpL)가 되도록 설정한 경우이며, S30(B)은 (VpLVthVm)가 되도록 설정한 경우이다. 벨 신호에 의한 전파정류회로50의 출력전압의 맥류 치가 내려 가, 그것이 고 전압 검출회로100의 검출 스레숄드 레벨Vth 이하로 하면, 벨 신호검출신호가 다시 제로에 되돌아간다. 전파정류회로50의 출력전압에서의 맥류 치가 더 내려 가서 극성반전검출회로90의 유지출력이 제로로 하면, 스트로브 제어신호ST도 제로가 된다. 벨 신호의 정류 맥류마다, 이상의 동작이 되풀이된다.
벨 신호가 정지하고 극성반전검출회로90이 외부에서 리셋 되어 극성반전검출유지회로70의 출력신호가 제로로 되돌아가면, 스트로브 제어신호ST도 제로가 되어, 대기의 상태로 되돌아간다. 대기시의 회선간 전압보다 전파정류회로50의 출력전압이 높아지는 케이스로서는 회선간의 절연시험이 있다. 이 절연시험에서는, 전화회선L1, L2의 극성반전이 없으며 고전압이 주어질 뿐으로, 극성반전검출회로90으로부터 극성반전검출신호S70, 요컨대 스트로브 제어신호ST가 출력되지 않고 고전압 검출회로100은 고전압 검출 동작을 하지 않는다. 즉, 벨 신호검출신호인 고전압 검출신호S30은 제로의 상태가 유지된다.
여기서, 벨 신호검출회로의 몇 개의 구성 예를 설명한다. 도 16은 벨 신호검출회로의 구성예(그의1)를 나타내는 회로도면이다.
이 벨 신호검출회로는 4개의 다이오드 d111∼d114를 가지고 있다. 다이오드 d111∼ d114가 도 13의 전파정류회로50을 형성하고 있다. 도 13의 전극엣지검출부60은 도 16에 표시된 회선L1 측이 H로 이행하는 극성반전을 검출하는 제 1의 전극엣지검출부61과 회선L2 측이 H로 이행하는 극성반전을 검출하는 제 2의 전극엣지검출부62로 구성되어 있다. 제 1의 전극엣지검출부61은 회선L1에 캐소드가 접속된 제너다이오드 d115를 가지고 있다.
제어다이오드d115의 애노드에는 2개의 트랜지스터 Q111, Q112의 에미터가 접속되어 있다. 각 Q111, Q112의 베이스는 그 트랜지스터 Q112의 콜렉터가 접속되어 있다. 트랜지스터 Q111의 콜렉터에는 2단의 제너다이오드 d116, d117을 통해 트랜지스터 Q113의 콜렉터가 접속되어 있다. 트랜지스터 Q113의 베이스는 그 트랜지스터 Q113의 콜렉터에 접속되고 그 트랜지스터 Q113의 에미터는 저항R111을 통해 전파정류회로50이 설정하는 GND에 접속되어 있다.
트랜지스터 Q112의 콜렉터는 2개의 트랜지스터 Q114, Q115의 에미터에 접속되어 있다. 각 트랜지스터 Q114, Ql15의 베이스는 그 트랜지스터 Q115의 콜렉터에 접속되어 있다. 트랜지스터 Ql14의 콜렉터에는, 2개의 트랜지스터 Q116, Q117의 콜렉터에 접속되어 있다. 트랜지스터 Q116, Q117의 에미터가, 그라운드 GND에 접속되어 있다. 트랜지스터 Q116의 베이스는 트랜지스터 Q113의 콜렉터에 접속되어 있다.
트랜지스터 Q115의 콜렉터에는 트랜지스터 Q118의 콜렉터가 접속되어 있다. 트랜지스터 Q118의 에미터는, 저항R112를 통해 그라운드 GND에 접속되어 있다. 트랜지스터 Q117의 콜렉터는 트랜지스터 Q117, Q118의 베이스에 접속되는 동시에 트랜지스터 Q119의 베이스에 접속되어 있다. 트랜지스터 Q119의 에미터는 그라운드 GND에 접속되어 있다. 이 트랜지스터 Q119의 콜렉터가 제 1의 전극엣지검출부61의 출력단자O로 되어 있다.
제 2의 전극엣지검출부62는 회선L2 에 대하여 제 1의 전극엣지검출부61과 같이 구성되어 있다. 전극엣지검출부61,62의 출력단자O 끼리는 접속되고, 와이어드(wired) OR회로가 형성되어 있다. 접속된 전극엣지검출부61,62의 출력단자O가, 극성반전검출유지회로70의 세트단자S에 접속되어 있다.
극성반전검출유지회로70은, 정전류를 온, 오프 하여 출력하는 형식의 회로에서 구성되어 있다. 극성반전검출유지회로70에는 포토커플러71을 통해 리셋신호RESET가 주어지게 되어 있다.
출력수단80은 포토커플러81로 구성되어 있다. 극성반전검출유지회로70은 세트단자S에 베이스에 접속된 3개의 트랜지스터 Q120∼ Q122를 가지고 있다. 각 트랜지스터 Q120∼Q122의 에미터는 출력수단80인 포토커플러81의 입력 측을 통해서 전파정류회로50의 설정하는 전원V+에 접속되어 있다.
트랜지스터 Q120의 콜렉터 및 베이스는 트랜지스터 Q123의 콜렉터에 접속되고 트랜지스터 Q121의 콜렉터는 트랜지스터 Q123의 베이스와 트랜지스터 Q124의 베이스 및 콜렉터에 접속되어 있다.
트랜지스터 Q123의 에미터는 저항R113을 통해 트랜지스터 Q125의 콜렉터에 접속되고, 트랜지스터 Q124의 에미터는 직접트랜지스터 Q125의 콜렉터에 접속되어 있다. 한편, 트랜지스터 Q122의 콜렉터는 트랜지스터 Q126의 콜렉터와 베이스에 접속되어 있다. 이 트랜지스터 Q126의 콜렉터는, 트랜지스터 Q125의 베이스에도 접속되어 있다. 트랜지스터 Q125의 에미터는 직접 트랜지스터 Q127의 콜렉터 및 베이스에 접속되어 있다. 트랜지스터 Q126의 에미터는 저항R114를 통해 트랜지스터 Q127의 콜렉터 및 베이스에 접속되어 있다. 이 극성반전검출유지회로70에는 트랜지스터 Q128이 설치되어 있다. 트랜지스터 Q128의 콜렉터도 포토커플러81의 입력 측을 통해 전원V+에 접속되어 있다. 트랜지스터 Q128의 베이스는 트랜지스터 Q127의 베이스 및 콜렉터에 접속되고, 이 트랜지스터 Q128의 에미터와 트랜지스터 Q127의 에미터가 그라운드 GND에 접속되어 있다. 고전압 검출회로100에서의 스트로브입력수단20은 극성반전검출유지회로70내의 트랜지스터 Q127과 트랜지스터 Q130으로 구성되어 있다. 트랜지스터 Q130의 베이스는 트랜지스터 Q127의 베이스 및 콜렉터에 접속되어 이 트랜지스터 Q130의 에미터는 그라운드 GND에 접속되고 도 7(a)의 전류미러회로가 구성되어 있다.
고전압 검출부10은 도 1에서의 제너다이오드11을 생략한 구성이고 전원V+에 직접 애노드가 접속된 다이오드12에, 트랜지스터 Q 1, Q2로 이루어지는 전류미러부10b의 공통단자(트랜지스터 Q1, Q2의 에미터)가 접속되어 있다. 전류미러부10b의 출력인 트랜지스터 Q2의 콜렉터에 정전압회로의 제너다이오드13이 접속되어 있다.
전류미러부10b의 입력인 트랜지스터 Q1의 콜렉터에 스트로브입력수단20의 트랜지스터 Q130의 콜렉터가 접속되어 있다.
출력전달수단30은 도 10(d)의 회로가 사용되고 있다.
이상의 구성의 벨 신호 검출회로에서는 벨 신호가 주어지면, 도 14 및 도 15에 S30(A)또는 S30(B)으로서 표시된 파형의 벨 신호검출신호를 출력하는 것으로 된다.
도 17은 벨 신호검출회로의 구성예(그의 2)를 나타내는 회로도면이다. 이 벨 신호검출회로는 도 16과 같은 제 1의 전극엣지검출부61 및 제 2의 전극엣지검출부62와 포토커플러71,81과, 도 16과는 다른 구성의 극성반전검출유지회로70A로 구성된 극성반전검출회로90을 가지며, 또한, 극성반전검출회로90의 그 유지회로70A내의 트랜지스터를 입력트랜지스터로 하는 전류미러회로로 이루어지는 스트로브입력수단20과, 도 1의 전류미러부10b와 제 1의 정전압회로10a와 제 2의 정전압회로10c로 구성된 고전압 검출부10과, 도 16과는 다른 출력전달수단30A를 구비하고 있다.
극성반전검출유지회로70A는 포토커플러81의 입력 측을 통해 에미터가 전원V+에 접속된 2개의 트랜지스터 Q131, Q132를 가지고 있다.
각 트랜지스터 Q131, Q132의 베이스는 그 트랜지스터 Q131의 콜렉터에 접속되어 있다. 트랜지스터 Q131의 콜렉터는 트랜지스터 Q133, Q134의 에미터에 접속되어 있다. 각 트랜지스터 Q133, Q134의 베이스는 그 트랜지스터 Q134의 콜렉터에 접속되는 동시에 세트단자S에 접속되어 있다. 트랜지스터 Q133의 콜렉터에는 트랜지스터 Q135의 콜렉터가 접속되고 트랜지스터 Q134의 콜렉터에는 트랜지스터 Q136의 콜렉터가 접속되어 있다. 각 트랜지스터 Q135, Q136의 베이스는 그 트랜지스터 Q135의 콜렉터가 접속되어 있다.
트랜지스터 Q135의 에미터에는 저항R116을 통해 트랜지스터 Ql37의 콜렉터가 접속되어 있다. 트랜지스터 Q136의 에미터는 직접트랜지스터 Q137의 콜렉터가 접속되어 있다. 트랜지스터 Q137의 에미터는 저항R117을 통해 그라운드 GND에 접속되어 있다.
한편, 트랜지스터 Q132의 콜렉터에 도 16과 같이 스트로브입력수단20의 일부가 되는 트랜지스터 Q127의 콜렉터가 접속되어 있다. 또한, 포토커플러81의 입력 측에는 트랜지스터 Q138의 콜렉터가 접속되어 있다. 각 트랜지스터 Q127, Q138의 에미터는 그라운드 GND에 접속되어 있다.
각 트랜지스터 Q127, Q137, Q138의 베이스가 스트로브입력수단20의 트랜지스터 Q130의 베이스와 함께, 트랜지스터 Q138의 콜렉터 및 리셋단자R에 접속되어 있다. 트랜지스터 Q130의 에미터는 그라운드 GND에 접속되어 있다.
출력전달수단30A는 트랜지스터 Q139 및 트랜지스터 Q140으로 구성되는 전류미러회로를 가지고 있다. 트랜지스터 Q139의 콜렉터가 고전압 검출부10의 출력단자O10에 접속되고, 각 트랜지스터 Q139, Q140의 베이스가 그 트랜지스터 Q139의 콜렉터에 접속되고 그 각 트랜지스터 Q139, Q140의 에미터가 그라운드 GND에 접속되어 있다. 트랜지스터 Q140의 콜렉터가 포토커플러31의 입력 측의 일단에 접속되어 있다. 포토커플러31은 벨 신호검출신호S30(C)를 출력하는 것이다.
이 출력전달수단30A에는, 포토커플러31의 출력하는 벨 신호검출신호S30(C)의 펄스 폭을 확대하는 펄스폭 확대회로110이 설치되어 있다. 펄스폭 확대회로110은 전원V+에 애노드가 접속된 다이오드 d118를 가지고 있다.
다이오드 d118의 캐소드에는 제너다이오드 d119의 캐소드와 커패시터 C111의 한편의 전극과, 2개의 트랜지스터 Q141, 트랜지스터 Q142의 에미터가 접속되어 있다. 제너다이오드 d119의 애노드와 커패시터 C111의 다른 쪽의 전극이 트랜지스터 Q140의 콜렉터와 포토커플러31의 접속 점에 접속되어 있다. 각 트랜지스터 Q141, Q142의 베이스는 그 트랜지스터141의 콜렉터에 접속되어 있다. 트랜지스터 Q141의 콜렉터에는, 트랜지스터 Q143의 콜렉터가 접속되고 , 트랜지스터 Q142의 콜렉터에는 트랜지스터 Q144의 콜렉터가 접속되어 있다. 각 트랜지스터 Ql43, Q144의 베이스는 그 트랜지스터 Q144의 콜렉터에 접속되어 있다. 트랜지스터 Q143의 에미터가, 저항R118을 통해 포토커플러31의 입력측의 타단에 직접 접속되어 있다. 트랜지스터 Q144의 에미터는 포토커플러31의 입력측의 타단에 직접접속되어 있다.
이들 트랜지스터 Q141∼Q144와 저항R118은, 포토커플러31의 정전류원을 구성하고 있다.
벨 신호가 주어질 경우 고전압 검출부10으로부터는 벨 신호의 맥류에 대응하는 전류가 출력된다. 이 출력전류가 트랜지스터 Q139와 트랜지스터 Q140으로 구성되는 전류미러회로에 입력된다. 전원V+의 전압치가 높으면 H 트랜지스터 Q141∼Q144와 저항R118로 이루어지는 정전류원이 정전류를 출력하여 그것이 포토커플러31에 흘러 트랜지스터 Q140을 통해 그라운드 GND에 흐른다. 전류미러회로의 출력인 트랜지스터 Q140의 콜렉터전류가 트랜지스터 Q141∼Q144와 R118로 구성하는 정전류원의 정전류보다 큰 설정으로 해 놓으면, 이 때의 잉여 전류로 커패시터 C111이 충전된다. 제너다이오드 d119는 커패시터 C111의 과충전을 방지하도록 기능 한다. 커패시터 C111이 충전된 상태로 고전압 검출부10의 출력전류가 순간적으로 끊어지더라도, 정전류원은 커패시터 C111의 충전전하를 전원으로서 포토커플러31에 전류를 흘린다. 요컨대, 펄스 폭이 확대된다.
펄스 폭 확대회로110를 채용하지 않은 도 16의 회로에서는 출력신호S30(A),S30(B)와 같이 16Hz 또는 32Hz 가되는, 벨 신호에 동기하는 펄스열신호가 되지만 도17의 회로예로서는, 고전압 검출회로100의 출력전달수, 단30A에 부가된 펄스폭확대회로110에 의해, 벨신호검출신호의 펄스폭이 확대되어 벨 신호에 의해서 전파정류회로50의 출력전압이 맥류하는 사이를 1펄스로 할 수 있다.
도 18은, 벨 신호검출회로의 구성예(그의 3)의 주요부를 나타내는 회로도면이고, 도 19는, 도 18의 구체적 회로 예를 게시하는 도면이며, 도 16 및 도 17중과 공통하는 요소에는 공통하는 부호가 첨부되고 있다.
이 벨 신호검출회로는 유지출력하는 신호가 정전류가 되는 극성반전검출유지회로70을, 그대로 고전압 검출회로100의 스트로브입력수단20으로 한 것이다. 전류미러부10b와 제 1의 정전압회로10a와 제 2의 정전압회로10c로 그 고전압 검출회로100의 고전압 검출부10으로 하고, 포토커플러31을 고전압 검출회로100의 출력 전달수단30으로서 벨 신호검출회로로 구성되어 있다.
도 19의 구체적 회로에서는 도 16 및 도 17과 같은 전파정류회로50, 제 1 및 제 2의 전극엣지검출부61,62 및 포토커플러71,81과, 도 17과 같은 극성반전검출유지회로70A와 도 16과 같은 고전압 검출부10과 도 10(b)의 포토커플러31로 구성된 출력전달수단30을 구비하고 있다.
이와 같이 극성반전검출유지회로70을 그대로 스트로브입력수단20으로 할 경우, 전극엣지검출부60이 극성반전엣지검출트리거를 출력할 때, 극성반전검출유지회로70이 온 할 수 있도록, 고전압 검출부10의 제 1의 정전압회로10a의 정전압을 작게 설정해야만 한다는 제약이 생기지만 가장 심플하게 구성할 수 있다.
도 20은 벨 신호검출회로의 구성예(그의 4)의 주요부를 나타내는 회로도면이고, 도21(a),(b)는, 도 20의 벨 신호검출회로의 구체적 회로예를 표시 하는 도면이며, 도 16 및 도 17중과 공통의 요소에는 공통 부호가 첨부되어 있다. 이 벨 신호 검출회로에서는 극성반전검출유지회로70를 ON/OFF 하는 정전류를 출력하는 회로로 하여, 이 극성반전검출유지회로70을 고전압 검출회로100의 스트로브입력수단20으로 하여, 전류미러부10b와 제l의 정전압회로10a와 제 2의 정전압소자10c로 고전압 검출회로100의 고전압 검출부10로 하고, 고전압 검출부10의 출력단자O10을 출력전달수단30의 구성요소인 도 10(e)의 비 선형전류앰프33 의 입력단자12에 접속한 것이다.
비 선형전류앰프33 의 공통단자COM가 그라운드 GND에 접속되어 있다. 극성반전검출유지회로70의 역극성측출력단자의 출력전류를 출력수단인 포토커플러81에 흘려, 또, 포토커플러81에 흐른 전류를 다이오드로 구성하는 전압클램프회로112에 흘리어 클램프전압을 작성하는 구성으로 되어 있다.
그 전압클램프회로112에 출력전달수단30의 별도 구성요소인 포토커플러31의 입력 측의 일단이 접속되고 그 포토커플러31의 입력측의 타단이 비 선형전류앰프33 의 출력단자에 접속되어 있다.
비 선형전류앰프33 의 입력전류(고전압 검출부10의 출력전류)값은 비 선형전류앰프33가 스위치 동작이 되도록 설정한다. 전압클램프회로112에 의한 클램프전압은 포토커플러31의 온할 때의 입력전압보다 충분히 크게 설정하여 포토커플러31이 온 할 때의, 전압클램프회로112의 다이오드에 흐르고 있는 전류(극성반전검출유지회로70의 출력전류)가 거의 포토커플러31의 입력부에 흐르도록 해 놓는다. 또, 고전압 검출회로100의 고전압 검출부10의 출력단자와 비 선형전류앰프33 의 입력단자의 사이에, 도 21(b)과 펄스폭확대회로110을 부가함으로, 벨신호 검출신호S30의 출력 펄스파형을 또 개선(극성반전 시의 순단(瞬斷)만)할 수 있다. 도 20 및 도 21(a),(b)의 벨 신호검출회로에서는 극성 반전검출회로90의 출력수단80인 포토커플러81에 흐르는 전류를, 벨 신호검출신호S30(C)를 출력하는 포토커플러31의 구동에도 사용하게고, 전류의 효율적사용을 할 수 있다. 또, 고전압이 인가되는 소자수의 감소화(포토커플러31을 구동하는 비 선형전류앰프33 에는 고전압이 인가되지 않음)를 할 수 있다.
도 22는 벨 신호검출회로의 구성예(그의 5)의 주요부를 나타내는 회로도면이고, 도 23은 도 22의 벨 신호검출회로의 구체적 회로예를 게시하는 도면이다. 이들의 도 22 및 도 23의 도 16 및 도 17중 공통되는 요소에는 공통 부호가 첨부되어 있다. 이 벨 신호검출회로에서는 정전류를 출력하는 극성반전검출유지회로70이 고전압 검출회로100의 스트로브입력수단20으로 되고, 전류미러부10b와 제 1의 정전압회로10a와 제 2의 정전압회로10c로 고전압 검출회로100의 고전압 검출부10이 구성되어 있다. 고전압 검출부10의 출력단자 O10에 출력전달수단30이 접속되어 있다.
출력전달수단30은 고전압 검출부10의 출력단자O10이 세트입력단자S에 접속되고, 또한 외부에서 리셋신호가 리셋입력단자R에 입력되는 접속으로 세트/리셋입력신호에 의해서 정전류를 온, 오프 하여 흘리는 벨 신호검출유지부113으로 구성되어 있다. 이 벨 신호검출유지부113의 출력하는 정전류의 벨신호검출신호로 포토커플러51을 구동하는 구성으로 되어 있다.
도 23의 구체적 구성 예로서는 스트로브입력수단20이 되는 극성반전검출유지회로를 도 17에 사용한 극성반전검출유지회로70A로서, 그 리셋단자R에는 에미터를 그라운드 GND에 접속하는 트랜지스터 Q151의 콜렉터를 접속하고, 그 트랜지스터 Q151의 베이스에는 리셋신호RESET를 입력 측에 입력하는 포토커플러71의 출력측이 저항R119를 통해 접속되어 있다. 벨 신호검출유지부113에는 단자 T가 포토커플러51의 입력측에 접속되어 단자 Itri+가 세트 및 리셋단자S/R로 된 도 9(c)의 플립플롭이 사용되고 있다. 벨 신호검출유지부113의 세트/리셋단자S/R가 고전압 검출부10의 출력단자O10에 접속되는 동시에 트랜지스터 Q150의 콜렉터에 접속되어 있다. 트랜지스터 Q150의 에미터는 그라운드 GND에 접속되고, 그 트랜지스터 Q150의 베이스에는, 포토커플러71의 출력측이 저항R120을 통해 접속되어 있다. 출력전달수단30을 벨 신호검출유지부113과 같이 고전압 검출부10의 검출신호를 유지하는 플립플롭으로 구성하는 것으로 커패시터를 사용하는 일없이, 극성반전에 의한 전압크로스점까지, 벨신호검출신호S30(D)에 나타내는바와 같이 펄스폭을 연장시킬 수 있다.
그 때문에, 외부장치 등으로 벨 신호검출신호를 인식하기 쉽게 된다. 단지, 벨 신호의 최후가 플러스국면으로 종료한 경우에는 벨 신호검출신호S30(D)이 유지되기 때문에 적당한 시기에 RESET 신호를 주어서 리셋 할 필요가 있다.
도 16∼도 23으로, 제 1의 실시형태의 고전압 검출회로를 사용한 벨 신호검출회로가 예를 나타내 였지만, 고전압 검출회로에서의 검출스레숄드전압Vth를, 대기시의 회선간 전압Vm 에 대하여 높게 설정하면, 노이즈마진 높아진다. 단지, 검출스레숄드전압Vth를 높게 설정하면 정류맥류중의 검출스레숄드전압Vth를 넘는 시간 범위가 좁게 되어, 벨 신호검출신호S30의 펄스열이 가늘어진다. 역으로, 대기시의 회선간 전압Vm에 가까운 낮게 전압Vth를 설정하면, 벨 신호검출신호S30의 펄스열이 굵게 되어 외부회로에서 인식하기 쉽게 되지만 노이즈 마진이(noise margin) 작아진다. 도 16으로부터 도 23의 구성예로서는 고전압 검출회로의 고전압 검출부10에 응답속도 제한회로가 부가되어 있지 않지만, 도 3, 도 4(a),(b),도 5 및 도 6같은 응답속도 제한회로를 부가함으로서, 노이즈 마진의 확보와, 검출스레숄드전압Vth를 대기시의 회선전압Vm에 가까이 하는 문제를 양립시킬 수 있다. 또, 도 22 및 도 23과 같이 고전압 검출을 실질적으로 엣지트리거로서 사용하는 케이스, 혹은 도 17 혹은 도 21(b)와 같이 펄스폭확대회로110를 사용하는 케이스로서는 상승 입력이되는 노이즈는 오동작의 원인이되지만, 하강 입력이 되는 노이즈에 의한 입력순단(入力瞬斷)은 문제가 되지 않는다.
따라서, 도 4(a),도 5 및 도 6 같은 응답속도 제한회로를 부가하는 것이 유효하게 된다. 이상과 같이, 이 제 2의 실시형태의 각종 벨 신호검출회로는 제 1의 실시형태로 설명한 스트로브 첨부 고전압회로를 이용하고 있기 때문에 다음과 같은 이점이 있다.
(b1) 극성반전검출유지회로70,70A에서 유지출력된 극성반전검출결과와, 고전압의 검출을 AND 처리하는 구성으로 되어 있기 때문에 대기시의 잡음의 고전압과 극성반전을 수반하지 않은 절연시험시의 고전압은 전혀 무시할 수 있고, 오동작을 방지할 수 있다.
(b2) 고전압 검출회로100의 출력전달수단30에, 예를 들면 멀스폭 확대회로110을 부가함으로, 벨 신호정류맥류입력구간을 1펄스로 하는 벨 신호검출신호S30(C)을 얻을 수 있다.
(b3) 고전압 검출회로100의 출력전달수단30에, 세트/리셋신호에 의해 정전류가 온, 오프하는 플립플롭을 벨 신호유지부113로서 사용하는 것에 의해, 커패시터를 사용하지 않고서 벨 신호검출신호의 펄스 파형을 개선할 수 있다.
(b4) 고전압 검출회로100의 고전압 검출부10에 응답속도제한회로를 부가함으로, 노이즈에 의한 오동작을 경감할 수 있다.
(b5) 극성반전검출회로의 유지회로를 직접 고전압 검출회로100의 스트로브입력수단20으로서 사용하는 것으로, 회로 부품 수를 감소할 수 있다).
(b6) 극성반전검출회로90에서의 출력수단80의 출력용 포토커플러81의 구동전류와, 벨 신호검출신호S30를 출력하기위한 포토커플러31의 구동전류를 공용함으로, 회선L1, L2에 흐르는 회선전류의 효율적 사용, 혹은 포토커플러전류의 2배화(2倍化)가 실현되는 동시에 고전압이 인가되는 회로의 감소가 가능하게 된다.
제 3의 실시형태
도 24는 본 발명의 제 3의 실시형태를 나타내는 논-링잉 착신검출회로의 개략적인 회로도면이다. 전화회선L1, L2에는 통상통화의 경우 대기 상태로부터 착신을 나타내는 극성반전이 행하여져 그 후에 고전압의 벨 신호가 주어진다. 논-링잉 통신의 경우에는 그 고전압의 벨 신호가 주어지지 않는다.
도 24의 논-링잉 착신 검출회로는 회선L1, L2의 극성반전을 검출하여 극성반전정보를 생성하며 그 직후에 주어지는 벨 신호를 검출하여 그 극성반전정보를 클리어(리셋)하고, 극성반전정보를 수염 모양의 펄스 또는 제로 상태(적어도 벨 교류신호입력중)로 하는 회로이다. 논-링잉 통신의 착신, 요컨대, 논-링잉 착신으로서는 극성반전후에 벨 신호가 도래하지 않기 때문에, 극성반전 정보가 외부에서 리셋 할 때까지 유지되기를 계속한다. 따라서, 착신을 나타내는 극성반전을 검출후 통상 통화의 착신이면 벨 신호가 도래할 것이다 일정한시간을 두고, 극성반전정보가 수염모양의 펄스(또는, 제로상태)가 되든가, 직류적인 신호로 되어 있느냐를 다시 체크함으로, 통상 통화의 착신인가 논-링잉 착신인가를 식별할 수 있다.
도 24의 논-링잉 착신 검출회로는 4개의 다이오드 d201∼d204로 이루어져, 쌍으로 되는 전화회선L1, L2로부터의 급전을 전파정류(全波整流)하여 일정극성의 전압을 공급하는 전파정류회로200을 가지고 있다. 전파정류회로200에는 그 전파정류회로200으로부터 전원공급을 받아 회선L1, L2 간의 극성반전엣지를 검출하는 전극엣지검출부210이 접속되어 있다. 전극엣지검출부210에는 그 전극엣지검출부210의 출력하는 엣지검출정보를 외부에서 리셋 입력이 있던가 급전이 단절이 될 때까지 유지하여 이것을 극성반전검출신호S220으로서 출력하는 극성반전검출유지회로220이 접속되어 있다.
전파정류회로200, 전극엣지검출부210 및 극성반전검출유지회로220이 극성반전검출회로230을 구성하고 있다.
극성반전검출유지회로220에는 2개의 출력단자를 가지고 있다. 그 한편의 출력단자에는 극성반전정보를 외부에 출력하는 극성반전검출 출력전달수단240이 접속되어 있다. 극성반전검출 출력전달수단240은 예를 들면 포토커플러241이 사용되고, 포토커플러241의 입력 측의 일단이 극성반전검출유지회로220에 접속되어, 타단이 전파정류회로200의 설정하는 전원V+에 접속되어 있다. 극성반전검출유지회로220의 다른쪽의 출력단자에는 고전압 검출회로250이 접속되어 있다.
고전압 검출회로250은 제 1의 실시형태로 설명한 고전압 검출회로에서 선택된 것으로 구성되어, 고전압 검출부10과 스트로브 입력수단20과 출력전달수단30을 가지고 있다. 도 24에는 출력전달수단30을 도 10(e)으로 구성한 예가 표시되어 있다.
고전압 검출회로250의 전압입력단자IN1이 전원V+에 접속되어 , 스트로브단자INst가 극성반전검출유지회로220의 출력단자에 접속되어, 그라운드단자GND가 전파정류회로200 의 설정하는 그라운드 GND에 접속되어 있다.
고전압 검출회로250중의 출력전달수단30의 출력측은 OR 수단인 2입력의 OR 회로260의 한편의 입력 측에 접속되어 있다. OR 회로260의다른쪽(타면)의 입력측에는 외부에서의 리셋신호RESET를 그 OR 회로260에 전하는 리셋 입력수단270의 출력측이 접속되어 있다.
리셋입력수단 270은 예를 들면 포토커플러271로 구성되어 있다. OR 회로260의 출력단자가 극성반전검출유지회로220의 리셋단자R에 접속되어 있다.
도 25 및 도 26은 도 24의 논-링잉 착신 검출회로의 동작을 나타내는 파형 도면(그의1,2)이고, 이들 도 25 및 도 26을 참조하면서 도 24의 회로의 동작을 설명한다. 고전압 검출회로250의 검출스레숄드전압Vth를, 대기시의 회선간전압Vm 이상, 또한, 벨 신호의 전파정류맥류의 대소2개의 피크값 중의 피크값 VpL 이하에 설정하여 놓는다.
대기의 상태에서는 극성반전검출회로230의 극성반전검출유지회로220은 그것보다도 전의 통신종료 시에 외부에서의 리셋신호RESET에 의해서 리셋 되어, 극성반전검출신호S220은 제로의 상태(전류가 흐르지 않음)에 있다.
유효한 극성반전검출신호S220이 출력되면, 이 신호S220은 고전압 검출회로250의 스트로브 제어신호ST 가 되지만, 제로의 상태에서는 고전압 검출회로250이 고전압 검출의 동작을 하지 않는다. 즉 고전압 검출신호S30이 출력되지 않는다.
회선L1, L2 사이에 착신을 나타내는 극성반전이 생기면, 극성반전검출회로230은 전극엣지검출부210으로 극성반전엣지를 검출하며 그 정보를 극성반전검출유지회로220이 유지하고, 출력전류S220으로 극성반전검출 출력전달수단240을 구동한다. 극성반전검출 출력전달수단240을 구동함으로써 외부에 극성반전정보S240이 보내어진다. 또, 극성반전검출유지회로220은 고전압 검출회로250에 유효한 극성반전검출신호S220을 보낸다. 극성반전검출신호S220이 스트로브 제어신호ST로되고, 고전압 검출회로250은 고전압 검출동작을 개시한다.
여기서, 착신시의 극성반전후의 회선L1, L2 간의 전압은 대기시의 회선간 전압과 동일하며 검출 스레숄드 Vth 이하를 때문에, 그 고전압 검출회로250의 출력신호S30은 제로의 상태를 유지한다.
논-링잉 착신에서는 벨 신호가 오지 않기 때문에 외부에 직류 적인 극성반전검출신호S240이 보내어지고, 이 상태가 유지된다. 통상통화의 착신에서는 극성반전신호에 계속 벨 신호가 도래한다. 벨 신호가 입력되면 벨 신호의 진폭은 대기시의 회선간 전압보다도 크기 때문에 벨 신호의 반파(半波)마다 극성반전이 생겨, 전파정류회로200의 출력전압관, 큰 피크와 작은 피크가 교대로 나타나는 맥류가된다.
극성반전검출회로230은 극성반전의 전위 크로스 시에 일단 해제되면서, 계속적으로 극성반전을 검출하여 , 전술과 같이 극성반전검출 출력전달수단240을 구동하여 외부에 극성반전정보S240을 보낸다.
이와 동시에, 극성반전검출회로230은 고전압 검출회로250에 스트로브제어신호ST를 주는 것으로 된다.
고전압 검출회로250은 스트로브 제어신호ST를 수신하는 것으로 액티브 되어, 전파정류회로200의 출력전압이 검출 스레숄드 Vth를 초과 시 유효한 고전압 검출신호S30를 출력전달수단30으로부터 출력한다. 출력전달수단30의 출력하는 유효한 고전압 검출신호S30은 OR 회로260을 지나, 극성반전검출유지회로220의 리셋단자R에 주어진다.
극성반전검출유지회로220은, 극성반전검출정보의 유지를 해제하여, 극성반전검출 출력전달수단240에의 전류공급을 정지한다. 이로 인해 극성반전검출 출력전달수단240으로부터 외부에 출력되는 극성반전정보S240이 제로가 된다.
벨 신호가 입력하고 있는 동안, 극성반전엣지검출→ 그 정보의 유지→고전압 검출의 처리와, 극성반전검출정보의 유지의 해제가 반복되어, 극성반전검출 출력전달수단240의 출력하는 극성반전정보S240은, 가는 수염모양의 펄스로 된다. 벨 신호가 정지한 동안의 벨 신호의 위상의 정부에 의해서 극성반전검출신호S240은 극성반전정보를 유지할 때의 상태(도 25),또는 해제의 상태(도 26)가 남는다. 극성반전정보를 유지할 때의 상태가 남은 경우라도, 외부에서 리셋신호RESET에 의해서 해제의 상태가 된다.
착신 시의 극성반전검출의 후의 극성반전검출신호S240이 중지를 포함하는 수염모양의 펄스 열이 되느냐(제로 상태의 있음을 검출하면 된다), 직류 적인 신호대로인가를 외부장치에 의해 체크함으로써 통상통화의 착신인가 논-링잉 착신인가를 식별할 수 있다.
외부장치로 착신을 인식· 식별 후 적당한 시점에 그 외부장치회로에서 내어진 리셋신호RESET가 리셋입력수단270에 주어지고, OR 회로260을 지나, 극성반전검출유지회로220의 리셋단자R에 입력된다. 극성반전검출유지회로220은, 극성반전검출정보를 해제하여 대기 상태로 되돌아간다.
도 27은 도 24의 구체적 구성 예를 나타내는 회로도면이다. 도 27의 논-링잉 착신검출회로의 전파정류회로200은 4개의 다이오드 d201∼d204로 구성되어 있다. 전극엣지검출부210은 회선L1측이 H로 이행하는 극성반전을 검출하는 제 1의 전극엣지검출부211과, 회선L2 측이 H로 이행하는 극성반전을 검출하는 제 2의 전극엣지검출부212로 구성되어 있고, 도 16의 전극엣지검출부61 및 62가 마찬가지인 구성이다. 전극엣지검출부211,212의 출력단자O 끼리는 접속되고 와이어드 OR회로가 형성되어 있다. 접속된 전극엣지검출부211,212의 출력단자O가, 극성반전검출유지회로220의 세트단자S에 접속되어 있다. 극성반전검출유지회로220은 정전류를 온, 오프하여 출력하는 형식의 회로로 구성되어 스트로브입력수단20으로서도 사용되하도록 되어 있다.
극성반전검출유지회로220의 하나의 출력단자O1이 극성반전검출 출력전달수단240의 포토커플러241의 입력 측에 접속되고 다른 출력단자O2가 고전압 검출회로250중의 고전압 검출부10에 접속되어 있다. 극성반전검출유지회로220은, 에미터가 출력단자O2에 접속된 2개의 트랜지스터 Q211∼Q212를 가지고 있다. 각 트랜지스터 Q211, Q212의 베이스는, 그 트랜지스터 Q211 콜렉터에 접속되어 있다. 트랜지스터 Q211의 콜렉터는 트랜지스터 Q213, Q214의 에미터에 접속되어 있다. 각 트랜지스터 Q213, Q214의 베이스는 그 트랜지스터 Q214의 콜렉터에 접속되는 동시에 세트단자S에 접속되어 있다. 트랜지스터 Q213의 콜렉터에는 트랜지스터 Q215의 콜렉터가 접속되고 트랜지스터 Q214의 콜렉터에는 트랜지스터 Q216의 콜렉터가 접속되어 있다.
각 트랜지스터 Q215, Q216의 베이스는, 그 트랜지스터 Q215의 콜렉터가 접속되어 있다. 트랜지스터 Q215의 에미터에는 저항R203을 통해 트랜지스터 Q217의 콜렉터가 접속되어 있다. 트랜지스터 Q216의 에미터는 직접 트랜지스터 Q217의 콜렉터가 접속되어 있다. 트랜지스터 Q217의 에미터는 저항R204를 통해 출력단자O1에 접속되어 있다.
한편, 트랜지스터 Q212의 콜렉터에는 트랜지스터 Q218의 콜렉터와 베이스가 접속되어 있다. 트랜지스터 Q218의 콜렉터는 트랜지스터 Q217의 베이스에, 접속되어 있다. 트랜지스터 Q218의 에미터도, 출력단자O1에 접속되어 있다. 출력단자O1과 전원V+의 사이에는 트랜지스터 Q219의 에미터와 콜렉터가 접속되어 있다.
이 트랜지스터 Q219의 베이스는 트랜지스터 Q218의 콜렉터에 접속되어 있다. 고전압 검출부250의 고전압 검출부10은 제너다이오드11과 다이오드12로 구성된 제 1의 정전압회로10a와, 트랜지스터 Q1, Q2 로 이루어지는 전류미러10b의 공통 단자가 접속되어 있다. 전류미러10b의 출력트랜지스터 Q2의 콜렉터에 제 2의 정전압회로10c의 제너다이오드13이 접속되어 있다.
전류미러10b의 입력트랜지스터 Q1의 콜렉터에 극성반전검출유지회로220의 출력단자O2가 접속되어 있다. 출력전달수단30은 도10(e)의 비 선형앰프33이 사용되고 있다. 비 선형전류앰프33 의 출력트랜지스터 Q93의 콜렉터가 극성반전검출유지회로220의 리셋단자R 인 트랜지스터 Q218의 콜렉터에 접속되어 있다.
리셋입력수단270을 구성하는 포토커플러271의 출력 측의 일단이 그라운드 GND에 접속되고, 타단이 트랜지스터 Q218의 콜렉터에 접속되어 있다(와이어드 OR). 요컨대, 트랜지스터 Q93의 출력신호와 포토커플러271의 출력신호의 OR 처리을 하는 OR 회로260이 형성되어 있다.
논-링잉 착신검출회로는 도 24 및 도 27의 회로에 한정되지 않고 예를 들면, 고전압 검출회로의 출력전달수단30으로서의 비 선형전류앰프33을 사이리스터(thyristor)로 변경하는 것도 가능하다. 도 28은 사이리스터를 사용한 논-링잉 착신 검출회로의 회로도면이고, 도 24와 공통의 요소에는 공통의 부호가 첨부되어 있다. 이 논-링잉 착신 검출회로에서는, 출력전달수단39가 사이리스터30C로 구성되어 있다.
그리고, 극성반전검출 출력전달수단240에 있어서의 포토커플러241의 입력단자에 대하여 레벨쉬프트다이오드 d208이 직렬접속되어, 또, 시정수 커패시터 C201이 병렬접속된 회로가 정전류가 온, 오프 하는 극성반전검출유지회로220의 유출전류출력단자O1과 그라운드 GND 사이에 접속되어 있다. 또한, 이 논-링잉 착신 검출회로에는 고전압 검출회로250의 사이리스터30C의 출력단자 전압이 내려갔을 때에, 커패시터 C201의 충전전하를 방전할 수 있도록, 극성반전검출유지회로220의 유출전류 출력단자O1과 그 커패시터C201과의 접속점과 사이리스터30C의 출력단자와의 사이에 다이오드209가 접속되어 있다. 다른 부분은 도 24와 같이 되어있다.
극성반전검출회로220의 출력정전류와, 커패시터C201과 포토커플러241의 입력전류와, 레벨 쉬프트다이오드 d208의 직렬접속회로의 온 전압으로 결정되는 포토커플러241의 온 지연시간을 벨 신호의 주기의1/32(sec)보다 충분히 길게 설정해 놓으면, 벨 신호입력시의 극성반전정보S240(B)이 1/32(sec)주기의 수염 펄스로 되는 것을 방지하여, 적어도 벨 신호가 입력하고 있는 사이를 제로 레벨로 할 수 있다. 도 29는 도 28의 구체적 회로예를 표시하는 도면이고 도 27과 공통되는 요소에는 공통된 부호가 첨부되어 있다. 도 27의 논-링잉 착신 검출회로에 대하여 도 28과 같이 사이리스터30C를 사용하면, 도 29와 같은 회로구성이 된다.
도 24 및 도 27∼도29의 회로구성예에서는 고전압 검출회로250의 고전압 검출부10에 응답속도 제한회로가 부가되어 있지 않지만, 도 3, 도 4(a),(b),도 5 및 도 6과 같은 응답속도 제한회로를 부가함으로, 노이즈 마진의 확보와, 검출스레숄드전압Vth를 대기시의 회선전압Vm에 가까이 하는 문제를 양립시킬 수 있다. 또, 도 24 및 도 27∼도 29의 회로구성 예에서는, 고전압 검출을 실질적으로 엣지트리거로서 사용하기 때문에, 하강하여 입력이 되는 노이즈는 오동작의 원인이 되지 않는다.
따라서, 도 4(a),도 5 및 도 6과 같은 응답속도 제한회로를 부가하는 것이 유효하게 된다. 1이상과 같이 이 제 3의 실시형태에서는 제 1의 실시형태로 설명한 스트로브 기능을 가진 고전압 검출회로250을 사용하여 논-링잉 착신검출회로를 구성하고 있기 때문에, 다음과 같은 효과를 얻을 수 있다.
(c1) 종래의 극성반전검출과 벨 신호검출의 양쪽의 결과를 출력하는 방식이과, 종래의 완전극검출방식(緩轉極檢出方式)과 비교하여 심플한 구성으로 논-링잉 착신을 검출할 수 있다.
(c2) 종래의 극성반전검출과 벨 신호검출과 각각 독립하고 있는 방식에서는 포토커플러 등의 외부회로에의 출력전달수단이 2개 이상(극성반전검출신호와 벨 신호검출신호를 각각 출력하는 출력전달수단)필요했지만, 극성반전정보S240, S240(B)을 출력하는 것만으로 좋다.
(c3) 완전극검출방식에서는 l∼2개의 커패시터가 필요하고 고집적화가 곤란했지만 커패시터를 사용하지 않고서 논-링잉 착신을 검출할 수 있다.
(c4) 극성반전검출 출력전달수단240에 커패시터를 사용한 지연회로를 부가하여 고전압 검출회로250의 출력전달수단30에 사이리스터30C를 사용하여 극성반전검출유지회로220을 리셋 하는 동시에 지연회로의 커패시터C201을 방전시키는 구성으로 하면, 벨 신호입력 시의 수염펄스를 커트할 수 있다.
(c5) 고전압 검출회로250의 고전압 검출부10에 응답속도 제한회로를 부가함으로, 노이즈에 의한 오동작을 경감할 수 있다.
또, 본 발명은 상기 실시형태에 한정되지 않고, 여러가지의 변형이 가능하다. 예를 들면, 벨 신호검출회로와 논-링잉 착신검출회로를 구성하는 고전압 검출회로는 제 1의 실시형태로 설명한 바와 같이, 제 1의 정전압회로10a와 제 2의 정전압회로10c중의 한편만을 구비한 구성으로 해도 좋다. 또한, 전극엣지검출부6Q,210등도, 다른 구성으로 해도 좋다.
이상 상세히 설명한 바와 같이, 제 1∼제 16의 발명에 의하면 전류미러부와 스트로브입력수단과 출력전달수단과 정전압회로 혹은 제 1 및 제 2의 정전압회로를 설치하고 있기 때문에 스트로브 제어신호가 주여지고 있는 기간에만 고전압을 검출하여 고전압 검출신호를 출력하는 고전압 검출회로가 실현된다.
제 17∼제 22의 발명에 의하면 제 1∼제 6의 발명의 고전압 검출회로중의 선택된 고전압 검출회로를 사용하여 벨 신호검출회로를 구성하고, 극성반전이 생긴 후에만 전화회선의 고전압을 검출하지 않도록 하였기 때문에, 대기 시에 고전압의 잡음이 있어도, 그것을 벨 신호로서 검출하지 않은 벨 신호검출회로가 실현된다. 게다가 절연시험이 실시되더라도, 그것에 대한 고전압 검출이 행하여지지 않기 때문에 절연시험을 클리어할 수 있는 동시에 벨 신호만을 검출할 수 있다.
제 23∼제 25의 발명에 의하면 극성반전검출회로, 극성반전검출 출력전달수단, 제 1∼제 6의 발명의 고전압 검출회로중의 선택된 고전압 검출회로, 리셋입력수단 및 OR 수단을 사용하여 논-링잉 착신검출회로를 구성하였기 때문에 예를 들면 집적화를 곤란하게 하는 커패시터를 사용하지 않은 간소화된 회로에서 논-링잉 통신의 착신을 검출하는 것이 가능하게 된다.

Claims (25)

  1. 전압입력단자가 있으며 그 전압입력단자에 입력된 입력전압이 설정 전압치 이상인 경우에 고전압 검출신호를 생성하여 외부회로로 출력하는 고전압 검출회로에 있어서. 입력된 스트로브전류를 흘리는 전류입력단자와,
    출력전류를 흘리는 전류출력단자와,
    상기 전압입력단자에 접속되어 그 전류입력단자 및 전류출력단자에 흐르는 전류의 합의 전류를 흘리는 공통단자가 있으며, 그 스트로브전류를 선형 증폭한 그 출력전류를 생성하여 그 전류출력단자로부터 출력하는 전류미러부와,
    상기 전류미러부의 전류입력단자와 그라운드단자와의 사이에 접속되어 외부에서 스트로브제어신호가 주어지고 있는 기간에 상기 스트로브전류를 발생하여 상기 전류입력단자에 제공하는 스트로브입력수단과,
    상기 전류미러부의 전류출력단자에 접속되어, 상기 공통단자 및 그 전류출력단자를 통해 제공된 상기 입력전압의 전압치을 검출하여, 그 검출결과가 상기 설정 전압치 이상이면 도통 상태로 되어 정전압 특성을 나타내는 정전압회로와 상기 정전압회로와 상기 그라운드단자와의 사이에 접속고, 도통 상태의 그 정전압회로를 통해 입력된 상기 전류미러부의 출력전류에 근거하여 상기 고전압 검출신호를 생성하는 출력전달수단을 구비한 것을 특징으로 하는 고전압 검출회로.
  2. 제 1 항에 있어서,
    상기 정전압회로에서의 상기 입력전압의 상승 또는 하강에 대한 응답속도를 제한하는 응답속도 제한회로를 설치한 것을 특징으로 하는 고전압 검출회로.
  3. 전압입력단자가 있으며 그 전압입력단자에 입력된 입력전압이 설정 전압치 이상의 경우에 고전압 검출신호를 생성하여 외부회로로 출력하는 고전압 검출회로에 있어서, 상기 전압입력단자에 접속되며 상기 입력전압의 전압치가 상기 설정전압치 이상의 경우에 도통 상태로 되어 정전압 특성을 나타내는 정전압회로와,
    입력된 스트로브전류를 흘리는 전류입력단자와,
    출력전류를 흘리는 전류출력단자와,
    상기 정전압회로에 접속되어 그 전류입력단자 및 전류출력단자에 흐르는 전류의 합의 전류를 흘리는 공통단자가 있고, 그 스트로브전류를 선형 증폭한 그 출력전류를 생성하여 그 전류출력단자로부터 출력하는 전류미러부,
    상기 전류미러부의 전류입력단자와 그라운드단자와의 사이에 접속되어 외부에서 스트로브제어신호가 제공되고 또한 상기 정전압회로가 도통 상태의 기간에, 상기 스트로브전류를 발생하여 그 전류미러부의 전류입력단자에 제공하는 스트로브입력수단과, 상기 전류미러부의 전류출력단자와 상기 그라운드단자와의 사이에 접속되어, 입력된 그 전류미러부의 출력전류에 근거하여 상기 고전압 검출신호를 생성하는 출력전달수단을 구비한 것을 특징으로 하는 고전압 검출회로.
  4. 제 3 항에 있어서,
    상기 정전압회로에서의 상기 입력전압의 상승 또는 하강에 대한 응답속도를 제한하는 응답속도 제한회로를 설치한 것을 특징으로 하는 고전압 검출회로.
  5. 전압입력단자가 있고 그 전압입력단자에 입력된 입력전압이 설정 전압치 이상인 경우에 고전압 검출신호를 생성하여 외부회로에 출력하는 고전압 검출회로에 있어서,
    상기 전압입력단자에 접속되며 상기 입력전압의 전압치가 제 1의 전압치 이상의 경우에 도통 상태로 되어 정전압 특성을 나타내는 제 1의 정전압회로와,
    입력된 스트로브전류를 흘리는 전류입력단자와,
    출력전류를 흘리는 전류출력단자와,
    상기 제 1의 정전압회로에 접속되어 그 전류입력단자 및 전류출력단자에 흐르는 전류의 합의 전류를 흘리는 공통단자가 있으며, 그 스트로브전류를 선형 증폭한 그 출력전류를 생성하여 그 전류출력단자로부터 출력하는 전류미러부와,
    상기 전류미러부의 전류입력단자와 그라운드단자와의 사이에 접속되어, 외부에서 스트로브제어신호가 제공되고 또한 상기 제 1의 정전압회로가 도통 상태인 기간에 상기 스트로브전류를 발생하여 그 전류미러부의 전류입력단자에 주는 스트로브입력수단과, 상기 전류미러부의 전류출력단자에 접속되어, 상기 공통단자 및 그 전류출력단자를 통해 제공된 제 1의 정전압회로의 출력전압을 검출하고, 그 검출결과가 제 2의 전압치 이상이면 도통 상태로 되어 정전압 특성을 나타내는 제 2의 정전압회로와, 상기 제 2의 정전압회로와 상기 그라운드단자와의 사이에 접속되어 도통 상태의 그 제 2의 정전압회로를 통해 입력된 상기 전류미러부의 출력전류에 근거하여 상기 고전압 검출신호를 생성하는 출력전달수단을 구비하며 상기 설정전압치은 제 1의 전압치과 제 2의 전압치로 설정하는 구성으로 한 것을 특징으로 하는 고전압 검출회로.
  6. 제 5 항에 있어서,
    상기 제 1의 정전압회로, 상기 제 2의 정전압회로 또는 그 제 1의 정전압회로와 제 2의 정전압회로와의 양쪽의 회로에서의 상기 입력전압의 상승 또는 하강에 대한 응답속도를 제한하는 응답속도 제한회로를 설치한 것을 특징으로 하는 고전압 검출회로.
  7. 제 1,2,3,4,5 항 또는 제 6 항에 있어서,
    상기 출력전달수단은 입력된 상기 전류미러부의 출력전류에 대하여 선형인 상기 고전압 검출신호를 생성하는 회로에서 구성한 것을 특징으로 하는 고전압 검출회로.
  8. 제 7 항에 있어서,
    상기 출력전달수단에서의 상기 입력된 전류미러부의 출력전류에 대하여 선형인 상기 고전압 검출신호를 생성하는 회로는 그 전류미러부의 출력전류를 선형 증폭하는 전류미러회로, 그 입력한 전류미러부의 출력전류를 광신호로 변환하여 출력 측에 전하고 이 그 출력 측으로부터 그 광신호에 대응하는 상기 고전압 검출신호를 발생하는 포토커플러, 또는 그 전류미러회로와 그 포토커플러를 조합하여 형성한 회로로 구성한 것을 특징으로 하는 고전압 검출회로.
  9. 제 1,2,3,4,5 항 또는 제 6 항에 있어서,
    상기 출력전달수단은 입력된 상기 전류미러부의 출력전류에 대한 비선형인 상기 고전압 검출신호를 생성하는 회로로 구성한 것을 특징으로 하는 고전압 검출회로.
  10. 제 9 항에 있어서,
    상기 출력전달수단에서의 상기 입력된 전류미러부의 출력전류에 대한 비선형인 상기 고전압 검출신호를 생성하는 회로는 그 전류미러부의 출력전류에 따라서 온, 오프하는 2값의 상기 고전압 검출신호를 생성하는 비 선형전류앰프, TTL 변환회로, 또는 릴레이로 구성한 것을 특징으로 하는 고전압 검출회로.
  11. 제 1,2,3,4,5 항 또는 제 6 항에 있어서,
    상기 출력전달수단은 상기 전류미러부의 출력전류를 입력하는 세트단자와 외부에서의 리셋전류를 입력하는 리셋단자가 있으며, 그 세트단자 혹은 리셋단자로부터 입력된 전류에 의해서 세트 또는 리셋 되는 2값의 상기 고전압 검출신호를 출력하는 회로로 구성한 것을 특징으로 하는 고전압 검출회로.
  12. 제 11 항에 있어서,
    상기 출력전달수단에서의 세트 또는 리셋 되어 2값의 상기 고전압 검출신호를 출력하는 회로는 플립플롭 또는 스위치회로로 구성한 것을 특징으로 하는 고전압 검출회로.
  13. 제 1,2,3,4,5 항 또는 제 6 항에 있어서,
    상기 스트로브입력수단은 상기 스트로브제어신호를 입력하는 입력 측과 그 입력 측과는 직류결합하지않은 출력측을 가지며, 그 출력측으로부터 그 스트로브제어신호에 대응하는 상기 스트로브전류를 출력하는 회로로 구성한 것을 특징으로 하는 고전압 검출회로.
  14. 제 13 항에 있어서,
    상기 스트로브전류를 출력하는 회로는 상기 스트로브제어신호를 입력 측에 입력하고, 그것을 광신호로 변환하여 출력측에 전하며, 그 출력측으로부터 그 광신호에 대응하는 상기 스트로브전류를 출력하는 포토커플러, 혹은 입력 측에 입력된 스트로브제어신호에 따라서 온, 오프하여, 전류원의 출력하는 상기 스트로브전류를 공급하는 릴레이로 구성한 것을 특징으로 하는 고전압 검출회로.
  15. 제 1,2,3,4,5 항 또는 제 6 항에 있어서,
    상기 출력전달수단은 상기 전류미러부의 출력전류를 입력하는 입력 측과 그 입력측과는 직류결합하지않은 출력측을 가지며, 그 출력측으로부터 그 전류미러부의 출력전류에 대응하는 상기 고전압 검출신호를 출력하는 회로로 구성한 것을 특징으로 하는 고전압 검출회로.
  16. 제 15 항에 있어서,
    상기 고전압 검출신호를 출력하는 회로는 상기 전류미러부의 출력전류를 입력측에 입력하고, 그것을 광신호로 변환하여 출력측에 전하며, 그 출력측으로부터 그 광신호에 대응하는 상기 고전압 검출신호를 출력하는 포토커플러, 혹은 입력 측에 입력된 전류미러부의 출력전류에 따라서 온, 오프하여 전류원의 출력전류를 상기 고전압 검출신호로서 공급하는 릴레이로 구성한 것을 특징으로 하는 고전압 검출회로.
  17. 쌍을 이룬 전화회선에 접속되며, 그 전화회선의 극성반전후에 제공되는 고전압의 벨 신호를 검출하고, 벨 신호검출신호를 발생하는 벨 신호검출회로에서 상기 전화회선으로부터의 급전을 전파정류하여, 일정 극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 상기 전파정류회로에서 전원공급을 받아 상기 전화회선간의 극성반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주어지든지, 또는 상기 전파정류회로에서의 전원공급이 단절될 때까지 상기 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가진 극성반전검출회로와,
    상기 전원전위에 전압입력단자가 접속되어 상기 그라운드전위에 그라운드단자가 접속되어, 상기 극성반전검출유지회로에서의 극성반전검출신호를 스트로브제어신호로서 입력하여, 출력전달수단으로부터 고전압 검출신호를 상기 벨 신호검출신호로서 출력하는 제 1,3또는5 항의 고전압 검출회로를 구비한 것을 특징으로 하는 벨 신호검출회로.
  18. 쌍을 이룬 전화회선에 접속되고, 그 전화회선의 극성반전후에 주어지는 고전압의 벨 신호를 검출하며, 벨신호검출신호를 발생하는 벨 신호검출회로에서, 상기 전화회선으로부터의 급전을 전파정류하고, 일정 극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 상기 전파정류회로에서 전원공급을 받아, 상기 전화회선간의 극성반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주어지든지, 또는 상기 전파정류회로에서의 전원공급이 단절될 때까지 상기 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가진 극성반전검출회로와, 상기 전원전위에 전압입력단자가 접속되어 상기 그라운드전위에 그라운드단자가 접속되어, 상기 극성반전검출유지회로부터의 극성반전검출신호를 스트로브제어신호로서 입력하여, 출력전달수단으로부터 고전압 검출신호를 상기 벨신호검출신호로서 출력하는 제 2 항,4 또는 6 항의 고전압 검출회로를 구비한 것을 특징으로 하는 벨 신호검출회로.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 고전압 검출회로의 출력전달수단에 상기 벨 신호검출신호에서의 펄스 폭을 확대하는 펄스 폭 확대회로를 설치한 것을 특징으로 하는 벨 신호검출회로.
  20. 제 17,18 항 또는 제 19 항에 있어서,
    상기 극성반전검출유지회로는 정전류가 온, 오프 하는 극성반전검출신호를 출력하는 회로에서 형성되며, 상기 고전압 검출회로의 상기 스트로브입력수단을 겸하여 그 정전류가 온, 오프 하는 극성반전검출신호를 상기 스트로브전류로서 출력하는 구성으로 한 것을 특징으로 하는 벨 신호검출회로.
  21. 제 20 항에 있어서,
    상기 고전압 검출회로의 출력전달수단은 상기 벨 신호검출신호를 출력하는 포토커플러를 가지며, 상기 극성반전검출유지회로의 출력하는 전류를 흘려 클램프전압을 발생하는 전압클램프회로를 설치하고, 상기 포토커플러는 상기 전압클램프회로의 발생하는 클램프전압을 전원으로서 구동하는 구성으로 한 것을 특징으로 하는 벨 신호검출회로.
  22. 제 17,18 항에 있어서,
    외부장치에 벨 신호의 도래를 나타내는 포토커플러를 설치하며, 상기 출력전달수단은 상기 전류미러부의 출력전류를 입력하는 세트단자와 외부에서의 리셋신호를 입력하는 리셋단자를 가지고, 세트 또는 리셋 되어 정전류가 온, 오프하는 벨신호검출신호를 출력하며 그 벨신호검출신호로 상기 포토커플러를 구동하는 플립플롭으로 형성한 것을 특징으로 하는 벨 신호검출회로.
  23. 쌍을 이룬 전화회선에 접속되고, 착신을 나타내는 그 전화회선의 극성반전을 검출하여 극성반전정보를 출력하며, 그 극성반전정보의 상태로 논-링잉통신의 착신을 외부장치에 나타내는 논-링잉 착신검출회로에서, 상기 전화회선으로부터의 전원공급을 전파정류하고, 일정극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 상기 전파정류회로에서 전원공급을 받아, 상기 전화회선간의 극성반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주지든지, 또는 상기 전파정류회로에서의 전원공급이 단절될 때까지 상기 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가진 극성반전검출회로와, 상기 극성반전검출유지회로에서 상기 극성반전검출신호가 주어질 때에, 상기 극성반전정보를 상기 외부장치로 출력하는 극성반전검출 출력전달수단과, 상기 전원전위에 전압입력단자가 접속되어, 상기 그라운드전위에 그라운드단자가 접속되어, 상기 극성반전검출유지회로에서의 극성반전검출신호를 스트로브제어신호로서 입력하여, 고전압 검출출력전달수단으로부터 고전압 검출신호를 출력하는 제 1,3 또는 5 항의 고전압 검출회로와,
    외부로부터의 리셋입력신호를 받는 리셋입력수단과,
    상기 리셋입력수단을 통해 주어진 리셋입력신호와 상기 고전압 검출회로의 출력하는 고전압 검출신호와의 OR 논리를 구하여, 그 OR 논리를 구한 결과를 상기 리셋신호로서 상기 극성반전검출유지회로에 주는 OR 수단을 구비한 것을 특징으로 하는 논-링잉 착신검출회로.
  24. 쌍을 이룬 전화회선에 접속되고, 착신을 나타내는 그 전화회선의 극성반전을 검출하여 극성반전정보를 출력하고, 그 극성반전정보의 상태로 논-링잉통신의 착신을 외부장치에 나타내는 논-링잉 착신검출회로에 있어서,
    상기 전화회선으로부터의 전원공급을 전파정류하여, 일정극성의 전압으로 전원전위와 그라운드전위를 설정하여 공급하는 전파정류회로와, 상기 전파정류회로에서 전원공급을 받아, 상기 전화회선간의 극성 반전엣지를 검출하는 전극엣지검출부와, 외부장치로부터 리셋신호가 주어지던가, 또는 상기 전파정류회로에서의 전원공급이 단절 될 때까지 상기 극성반전엣지검출정보를 유지하여 출력단자로부터 극성반전검출신호를 출력하는 극성반전검출유지회로를 가진 극성반전검출회로와 상기 극성반전검출유지회로에서 상기 극성반전 검출신호가 주어질 때에, 상기 극성반전정보를 상기 외부장치로 출력하는 극성반전검출 출력전달수단과,
    상기 전원전위에 전압입력단자가 접속되어 상기 그라운드전위에 그라운드단자가 접속되고, 상기 극성반전검출 유지회로로부터의 극성반전검출신호를 스트로브 제어신호로서 입력하여 고전압 검출 출력전달수단으로부터 고전압 검출신호를 출력하는 제 2,4 또는 6 항의 고전압 검출회로와,
    외부에서의 리셋입력신호를 받는 리셋입력수단과,
    상기 리셋입력수단을 통해 주어진 리셋입력신호와 상기 고전압 검출회로의 출력하는 고전압 검출신호와의 OR 논리를 구하고, 그 OR 논리를 구한 결과를 상기 리셋신호로서 상기 극성반전 검출유지회로에 주는 OR 수단을 구비한 것을 특징으로 하는 논-링잉 착신검출회로.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 극성반전검출 출력전달수단에 상기 극성반전정보를 지연시키는 커패시터를 가지는 지연회로를 설치하고, 상기 고전압 검출회로의 출력전달수단은 상기 고전압 검출신호를 출력하는 사이리스터로 구성하며,
    상기 사이리스터의 출력단자와 상기 커패시터의 단자와의 사이에 접속되어, 그 커패시터에서의 지연동작시의 축적전하를 방전시키는 다이오드를 설치한 것을 특징으로 하는 논-링잉 착신검출회로.
KR1019970053457A 1996-11-25 1997-10-17 고전압검출회로와벨신호검출회로와논-링잉착신검출회로 KR100335974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP313936 1996-11-25
JP31393696A JP3599503B2 (ja) 1996-11-25 1996-11-25 高電圧検出回路とベル信号検出回路とノーリンギング着信検出回路

Publications (2)

Publication Number Publication Date
KR19980041949A true KR19980041949A (ko) 1998-08-17
KR100335974B1 KR100335974B1 (ko) 2002-08-24

Family

ID=18047304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053457A KR100335974B1 (ko) 1996-11-25 1997-10-17 고전압검출회로와벨신호검출회로와논-링잉착신검출회로

Country Status (6)

Country Link
US (1) US5875245A (ko)
EP (1) EP0844770A3 (ko)
JP (1) JP3599503B2 (ko)
KR (1) KR100335974B1 (ko)
CN (1) CN1185695A (ko)
TW (1) TW346725B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075407B2 (ja) * 2002-02-28 2008-04-16 沖電気工業株式会社 ゼロクロス検出回路
US7747293B2 (en) * 2006-10-17 2010-06-29 Marvell Worl Trade Ltd. Display control for cellular phone
EP3266110B1 (en) * 2015-03-02 2019-05-22 Telefonaktiebolaget LM Ericsson (publ) Loopback testing in frequency division duplex systems
US11196250B2 (en) * 2017-10-20 2021-12-07 Texas Instruments Incorporated Bidirectional precision surge clamp with near-zero dynamic resistance and ultra-low leakage current
CN112956130A (zh) * 2018-08-13 2021-06-11 Apex微电子科技有限公司 具有跟踪电源的功率放大器
US11196248B2 (en) * 2018-11-02 2021-12-07 Texas Instruments Incorporated Bidirectional flat clamp device with shared voltage sensor circuit
CN111556204B (zh) * 2020-04-22 2021-05-25 深圳震有科技股份有限公司 模拟电话系统线路故障检测处理方法、装置、设备及介质
CN116660614B (zh) * 2023-08-01 2023-09-22 苏州贝克微电子股份有限公司 一种提高开关速度的电压检测电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4406929A (en) * 1981-02-26 1983-09-27 Motorola Inc. Hook status detector for a subscriber loop interface circuit
US4659944A (en) * 1985-04-08 1987-04-21 Motorola, Inc. High voltage detection circuit
US5202916A (en) * 1990-08-10 1993-04-13 Telegenics Inc. Signal proessing circuit for use in telemetry devices
JP2900093B2 (ja) * 1991-01-28 1999-06-02 富士電機株式会社 ノーリンギング着信検出回路
US5745563A (en) * 1992-02-25 1998-04-28 Harris Corporation Telephone subscriber line circuit, components and methods
CA2135350A1 (en) * 1994-11-08 1996-05-09 David Myers Telemetry interface unit
JPH08139802A (ja) * 1994-11-10 1996-05-31 Fujitsu Ltd リングトリップ判定回路
US5636273A (en) * 1995-06-07 1997-06-03 Advanced Micro Devices Inc Integrated ring detection circuit and power cross detection circuit with persistence timers

Also Published As

Publication number Publication date
TW346725B (en) 1998-12-01
KR100335974B1 (ko) 2002-08-24
US5875245A (en) 1999-02-23
EP0844770A2 (en) 1998-05-27
JPH10164186A (ja) 1998-06-19
EP0844770A3 (en) 2003-10-29
JP3599503B2 (ja) 2004-12-08
CN1185695A (zh) 1998-06-24

Similar Documents

Publication Publication Date Title
US4995111A (en) Ring trip circuit for subscriber telephone
KR100242615B1 (ko) 디지탈 루프 전송 시스템
EP0651541B1 (en) Telephone subscriber circuit with galvanic isolating element for driving the on/off states of a telephone line
KR100335974B1 (ko) 고전압검출회로와벨신호검출회로와논-링잉착신검출회로
WO1997032429A1 (en) Integrated loop current detector apparatus for a pstn modem
US6028464A (en) Transient signal detector
FR2735631A1 (fr) Procede de commutation d'une charge et dispositif destine a la mise en oeuvre de ce procede
US3683118A (en) Interruptor for ringing signals from automatic telephone exchanges
JPH11326459A (ja) 半導体試験装置
JP2000332592A (ja) レベル変換方法及びレベル変換回路
EP1309088B1 (fr) Dispositif de commutation muni de moyens d'inversion de polarité
CN116094877B (zh) 差分信号传输电路及数据传输装置
US6212365B1 (en) Push-to-talk interface circuit for a radio communication system
JP4079671B2 (ja) 給電装置
JP2000013203A (ja) パルス整形装置及びパルス整形方法
GB2075798A (en) Central office interface circuit
JP2005045729A (ja) 通信装置
KR100189774B1 (ko) 전원전압의 변화에 무관한 펄스변환회로
JP3743125B2 (ja) クランプ回路
JP3290212B2 (ja) ノーリンギング着信用網制御装置
KR100240882B1 (ko) 가입자 회로의 라인 드라이버
KR950002107Y1 (ko) 전화기의 기생펄스 방지회로
EP0829997B1 (en) Circuit for generating a metering signal in a communication system
JP2925409B2 (ja) ノーリンギング端末アナログフロントエンド
JPH05130650A (ja) 有線回線におけるオンフツクトランスミツシヨン回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee