JP2000332592A

JP2000332592A - レベル変換方法及びレベル変換回路

Info

Publication number: JP2000332592A
Application number: JP11140858A
Authority: JP
Inventors: Masakazu Kurisu; 正和栗栖
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-05-20
Filing date: 1999-05-20
Publication date: 2000-11-30
Anticipated expiration: 2019-05-20
Also published as: DE10024705A1; JP3255154B2; US6333642B1

Abstract

(57)【要約】【課題】回路内部に負電源を直接使用することなく、
被駆動回路へのＤＣ接続を達成する。【解決手段】正電源に接続されたソースホロワ回路１
４の出力にクランプ回路１８及びレベルシフト回路１６
を接続し、レベルシフト回路１６の出力端に伝送線路２
２、終端抵抗２４を介して負電源を印加する。ソースホ
ロワ回路１４に入力されたＣＭＯＳレベルの論理信号を
負電源側へレベルシフトさせる。その際にその信号をク
ランプ回路１８でクランプしつつ、レベルシフトされた
信号をレベルシフト回路１６でさらに負電源側にレベル
シフトし、ＥＣＬレベルの信号を伝送線路２２を介して
終端抵抗２４の両端に生じさせてＥＣＬロジック回路２
６に印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、レベル変換方法
及びレベル変換回路に係り、具体的には、ＣＭＯＳロジ
ック回路の出力レベルをＥＣＬロジック回路の入力レベ
ルに変換するのに好適なレベル変換方法及びレベル変換
回路に関する。

【０００２】

【従来の技術】従来からＣＭＯＳロジック回路の出力信
号を伝送線路を経てＥＣＬロジック回路へ供給する信号
伝送系が知られている。ＣＭＯＳロジック回路とＥＣＬ
ロジック回路とは、それぞれで取り扱う信号のレベル
（以下、論理レベルと略称する。）が相違するので、Ｃ
ＭＯＳロジック回路から出力された信号を伝送線路を経
てＥＣＬロジック回路に供給してそのＥＣＬロジック回
路に所定の論理動作を生じさせるには、ＣＭＯＳロジッ
ク回路から出力された信号の論理レベルをＥＣＬロジッ
ク回路の論理レベルに変換して該信号をＥＣＬロジック
回路へ供給する必要がある。

【０００３】図４は、この種のレベルシフト回路の第１
の従来例である。図４に示す例は、レベルシフト対象と
なる論理信号を出力するＣＭＯＳロジック回路１２は正
電源Ｖ_ＤＤ（通常５ボルト又は３．３ボルト）と大地電
位との間に接続され、その入力に印加された論理信号に
対してＶ_ＤＤと大地電位との間でのフルスイング動作を
する。そして、レベルシフトされた論理信号を受信する
ＥＣＬロジック回路２６は、大地電位と負電源Ｖ
_ＥＥ（通常−５．２ボルト又は−４．５ボルト）との間
に接続され、その入力端子に入力論理信号の論理的な判
別を行うのに適合した値として設定されたＤＣバイパス
を印加した状態において、入力信号に対して大地電位と
負電源Ｖ_ＥＥとの間の信号レベルで論理動作をする。

【０００４】ＣＭＯＳロジック回路１２から伝送線路２
２を経てＥＣＬロジック回路２６へ供給される論理信号
の論理レベルをＥＣＬロジック回路２６の論理レベルに
レベルシフトしてＥＣＬロジック回路の入力に印加する
のに、ソースフォロワ回路５０（ｎＭＯＳトランジスタ
Ｍ５０で構成される）の入力端子５１がＣＭＯＳロジッ
ク回路の出力に接続され、ソースフォロワ回路５０の出
力端子５３が伝送線路２２の送端に接続される。伝送線
路２２の受端に終端抵抗２４の一端が接続される一方、
その他端が負電源Ｖ_ＴＴ（通常Ｖ_ＤＤ−２ボルト）に接
続された終端抵抗２４の両端に論理振幅８００ミリボル
トの直流論理レベル（いわゆるＰＥＣＬレベル）が発生
される。この直流論理レベルをキャパシタを介してＥＣ
Ｌロジック回路の入力にＡＣ接続することにより、正電
源で論理動作するＣＭＯＳロジック回路と負電源で論理
動作するＥＣＬロジック回路との信号レベルのインタフ
ェースが取られている、すなわち、ＣＭＯＳロジック回
路から出力された論理信号の論理レベルをＥＣＬロジッ
ク回路の論理動作に適合した論理レベルにレベルシフト
させている。

【０００５】また、図５は、レベルシフト回路の第２の
従来例である。この従来例は、第１の従来例が、ＡＣ的
な信号伝達を行う例であったが、第２の従来例は、ＥＣ
Ｌロジック回路へのＤＣ的な信号伝達を行う例である。
すなわち、第１の従来例と同様に構成されるＣＭＯＳロ
ジック回路１２及びＥＣＬロジック回路２６の間に配置
され、信号レベルのインタフェースが取られた論理信号
をＥＣＬロジック回路の入力にＤＣ的に伝達するように
構成したレベルシフト回路である。ただし、正電源Ｖ
_ＤＤは、３ボルトとし、負電源は、−４．５ボルトとす
る例である。

【０００６】このレベルシフト回路６０は、オープンド
レイン回路６２と、オープンドレイン回路６２の出力端
子６３に送端を接続した伝送線路２２と、伝送線路２２
の受端に接続され、伝送線路２２を終端する大地電位と
負電源Ｖ_ＴＴ（−２ボルト）との間を抵抗Ｒ６１、Ｒ６
２でテブナン終端することにより構成されている。テブ
ナン終端とは、抵抗Ｒ６１と抵抗Ｒ６２の合成抵抗値を
伝送線路２２の特性インピーダンスと等しくすることを
いう。レベルシフト回路６０の終端が直接ＥＣＬロジッ
ク回路２６の入力に接続されている。なお、オープンド
レイン回路６２は、ＣＭＯＳロジック回路１２の出力に
接続された入力端子６１にゲート電極が接続され、ドレ
イン電極が出力端子６３に接続され、ソース電極が負電
源Ｖ_ＴＴに接続されたｎＭＯＳトランジスタＭ６２で構
成されている。このように、オープンドレイン回路６２
の出力に接続される伝送線路２２を大地電位と負電源Ｖ
_ＴＴとの間を抵抗Ｒ６１，Ｒ６２でテブナン終端し、そ
の終端を直接ＥＣＬロジック回路の入力に接続すること
により、上述のＥＣＬロジック回路へのＤＣ的な信号伝
達を可能にしている。

【０００７】また、図６は、レベルシフト回路の第３の
従来例である。この従来例も、第２の従来例と同様の、
ＥＣＬロジック回路へのＤＣ的な信号伝達を行う例であ
る。すなわち、第１の従来例と同様に構成されるＣＭＯ
Ｓロジック回路１２及びＥＣＬロジック回路２６の間に
配置され、信号レベルのインタフェースが取られた論理
信号をＥＣＬロジック回路の入力にＤＣ的に伝達するよ
うに構成したレベルシフト回路である。ただし、正電源
Ｖ_ＤＤは５ボルトとし、負電源は−４．５ボルトとする
例である。このレベルシフト回路７０は、ＣＭＯＳロジ
ック回路１２の出力端子に入力端子７１を接続したｎＭ
ＯＳインバータ７２と、インバータ７２の出力端子に接
続されたクランプ回路７４と、インバータ７２の出力端
子に接続されたレベルシフト回路７６と、レベルシフト
回路７６の出力端子に接続されたソースホロワ回路７８
と、ソースホロワ回路７８の出力端子７９の出力端子に
送端を接続した伝送線路２２と、伝送線路２２の受端に
一方の端子を接続し、他方の端子を負電源Ｖ_ＴＴ（−２
ボルト）に接続した終端抵抗８０とから構成されてい
る。

【０００８】ｎＭＯＳインバータ７２は、ｎＭＯＳトラ
ンジスタＭ７２と抵抗Ｒ７２とから構成され、ｎＭＯＳ
トランジスタＭ７２のゲートは、入力端子７１に接続さ
れ、ｎＭＯＳトランジスタＭ７２のソースは、大地（Ｇ
ＮＤ）に接続され、また、ｎＭＯＳトランジスタＭ７２
のドレインは、抵抗７２を介して正電源Ｖ_ＤＤに接続さ
れている。また、クランプ回路７４はＰＮ接合ダイオー
ドＤ７４と抵抗Ｒ７４とから構成され、ＰＮ接合ダイオ
ードＤ７４のアノードは大地に接続され、ＰＮ接合ダイ
オードＤ７４のカソードは抵抗Ｒ７４を介してｎＭＯＳ
インバータ７２の出力端子に接続されている。レベルシ
フト回路７６は、正電源Ｖ_ＤＤと負電源Ｖ_ＥＥとの間に
ＮＰＮバイポーラトランジスタＱ７６Ａ、抵抗Ｒ７６
Ａ、ＮＰＮバイポーラトランジスタＱ７６Ｂ及び抵抗Ｒ
７６Ｂが直列に接続されている。ＮＰＮバイポーラトラ
ンジスタＱ７６Ａのベースは、ｎＭＯＳインバータ７２
の出力端子に接続され、ＮＰＮバイポーラトランジスタ
Ｑ７６Ｂのベースは、ＶＣＳ信号が供給される。ＶＣＳ
信号は、定電流源用のバイアス電圧である。ソースホロ
ワ回路７８を構成するＮＰＮバイポーラトランジスタＱ
７８のベースは、レベルシフト回路７６の出力（抵抗Ｒ
７６ＡとＮＰＮバイポーラトランジスタＱ７６Ｂのコレ
クタとの接続点）に接続され、そのコレクタは大地に接
続され、そのエミッタは、ソースホロワ回路７８の出力
端子８９となる。そして、ソースホロワ回路７８の出力
端子８９は、伝送線路２２の送端に接続されている。

【０００９】このように、ＣＭＯＳロジック回路１２か
ら出力されるフルスイングのＣＭＯＳ信号の信号レベル
は、ｎＭＯＳインバータ７２とクランプ回路７４とで正
電源Ｖ_ＤＤ側から振幅８００ミリボルト程度の信号レベ
ルに変換され、レベルシフト回路７６で負電源Ｖ_ＴＴ側
へのレベルシフトがなされ、ソースホロワ回路７８でさ
らに負電源Ｖ_ＴＴ側へレベルシフトされると共にインピ
ーダンス変換され、そのソースホロワ回路７８から出力
された信号は、伝送線路２２を経て負電源Ｖ_Ｔ _Ｔに接続
された終端抵抗８０で終端される。終端抵抗８０にはＥ
ＣＬロジック回路２６が判別可能な信号レベルが現れ、
ＣＭＯＳ信号レベルのＥＣＬロジック回路２６へのＤＣ
的な信号伝達を可能にしている。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た第１の従来例にあっては、ＣＭＯＳロジック回路１２
から出力されたＣＭＯＳ信号の信号レベルは、レベル変
換回路５０でレベル変換され、ＥＣＬロジック回路２６
の入力にＡＣ結合で供給するようにしているから、その
信号伝達に制約が生ずる。例えば、伝達しようとする信
号に対して信号にスクランブルを施す、すなわち、伝送
する信号のマ−ク（高レベル）またはスペース（低レベ
ル）の信号期間が時定数（キャパシタの静電容量と終端
抵抗で決まる時定数）と同程度に長い期間と成らないよ
うにマ−クとスペースとを取り合わせる必要性が生じた
り、８Ｂ１０Ｂの符号化方式において、そのマ−ク率
（伝送しようとする信号のマ−クとスペースとの割合）
を５０％に維持する必要性が生じたりする。これらの措
置を執る必要性は、ＥＣＬロジック回路の入力にＡＣ結
合する場合に、時定数と同程度に長い期間に亘って、同
一符号（例えば、論理０）の信号期間が継続するように
なると、ＥＣＬロジック回路２６の入力に印加される信
号のレベルがＥＣＬロジック回路のバイアス電圧の方へ
推移してしまうため、論理判別が不能になるので、これ
を回避するためである。

【００１１】また、上記第２及び第３の従来例では、Ｄ
Ｃ的な接続を行うために、レベル変換回路に負電源を印
加しなければならないことである。なお、第３の従来例
では、定電流源用バイアス電圧Ｖ_ＣＳを印加する必要も
あるので、そのための負電源も含む。この負電源の印加
が必要になることは、レベル変換回路をＡＳＩＣの出力
バッファとしてＣＭＯＳロジック回路と混載しよう場
合、負電源の供給上その電源のための電源バスをチップ
周辺部に張り巡らせなければならないという電源配分の
問題、正電源Ｖ_ＤＤと負電源Ｖ_ＴＴとの間に逆バイアス
のＥＳＤ（Electro Static Discharge）保護ダイオード
を設けければならないという電源間のＥＳＤ保護の問
題、正電源Ｖ_ＤＤと負電源Ｖ_ＴＴとの投入順序を遵守し
なければならないという電源投入シーケンスの問題が生
じる。

【００１２】これらの問題は、第２及び第３の従来例の
レベル変換回路をそのままでは、標準的なＡＳＩＣ設計
手法の中に取り込めないことを示しており、標準的なＡ
ＳＩＣ設計手法の中で第２及び第３の従来例のレベル変
換回路を用いるには、上述した問題点の解決を図りつ
つ、標準的なＡＳＩＣ設計手法の中で用いるしか無くな
る。したがって、第２及び第３の従来例のレベル変換回
路は、標準的なＡＳＩＣ設計手法の中で上記の問題が生
じないように特別の手段を講じて初めて標準的なＡＳＩ
Ｃ設計手法の中で用い得るに過ぎないという親和性が低
いという不具合がある。

【００１３】この発明は、上述の事情に鑑みてなされた
もので、回路内部への動作電圧の給電を必要とすること
なく、送信ロジック回路の出力を受信ロジック回路の入
力へのＤＣ接続を可能にするレベル変換方法及びレベル
変換回路を提供することを目的としている。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、第１のロジック回路から出
力された第１の論理信号をレベル変換し、前記第１の論
理レベル信号と電圧レベル範囲を異にする第２の論理信
号を第２のロジック回路に供給するレベル変換方法に係
り、前記第１のレベルシフト回路の動作電圧給電端に第
１の電圧を給電した状態において、前記第２の論理レベ
ル信号を前記第２のレベルシフト回路の出力端に接続さ
れた終端抵抗に出力させるのに必要な第２の電圧を該終
端抵抗を介して前記第２のレベルシフト回路の出力端に
給電し、前記第１のロジック回路から出力された前記第
１の論理信号を、前記第２の論理信号の電圧レベル範囲
に至らない中間の電圧レベル範囲の信号にレベルシフト
させ、該レベルシフトにおいて、当該中間の電圧レベル
範囲の信号に対応する前記第２の論理信号が前記第２の
ロジック回路の動作性能を低下させる信号レベルに達す
るとき、当該中間の電圧レベル範囲の信号を、前記信号
レベル未満となるように設定された所定の電圧レベルに
クランプさせ、レベルシフトつれる際に前記クランプを
与えられることがある前記中間の電圧レベル範囲の信号
を前記第２の論理レベル信号にレベルシフトさせること
を特徴としている。

【００１５】請求項２記載の発明は、第１の論理信号で
動作する第１のロジック回路と、前記第１の論理レベル
信号と電圧レベル範囲を異にする第２の論理信号で動作
する第２のロジック回路との間に介設され、前記第１の
ロジック回路から出力される前記第１の論理信号を前記
第２の論理信号にレベル変換して前記第２のロジック回
路に供給するレベル変換回路に係り、入力端が前記第１
のロジック回路の出力端に接続され、前記第１のロジッ
ク回路から該入力端に入力される第１の論理信号を前記
第２の論理信号の電圧レベル範囲に至らない中間の電圧
レベル範囲の信号にレベルシフトさせて出力端に出力す
る第１のレベルシフト回路と、該第１のレベルシフト回
路の出力端に接続され、該出力端に出力される前記中間
の電圧レベル範囲の信号に対応する前記第２の論理信号
が前記第２のロジック回路の動作性能を低下させる信号
レベルに達するとき、当該中間の電圧レベル範囲の信号
を、前記信号レベル未満となるように設定された所定の
電圧レベルにクランプさせるクランプ回路と、入力端が
前記該第１のレベルシフト回路の出力端に接続され、該
出力端に出力される前記中間の電圧レベル範囲の信号を
前記第２の論理信号にレベルシフトさせて出力端に出力
する第２のレベルシフト回路と、前記第１のレベルシフ
ト回路の動作電圧給電端に第１の電圧が給電された状態
において、前記第２の論理信号を前記第２のレベルシフ
ト回路の出力端に接続された終端抵抗に出力させるのに
必要な第２の電圧を該終端抵抗を介して前記第２のロジ
ック回路の出力端に給電する電源手段とを備えたことを
特徴としている。

【００１６】請求項３記載の発明は、請求項２記載のレ
ベル変換回路に係り、前記第１のレベルシフト回路の動
作電圧給電端は正電源又は負電源に接続され、前記電源
手段は負電源又は正電源に接続されることを特徴として
いる。

【００１７】請求項４記載の発明は、請求項２記載のレ
ベル変換回路に係り、前記第１のレベルシフト回路の動
作電圧給電端は正電源に接続され、前記電源手段は負電
源に接続され、前記第１のレベルシフト回路は、ｎＭＯ
Ｓトランジスタを用いたソースホロワ回路であり、前記
クランプ回路は、ダイオード接続のｎＭＯＳトランジス
タであり、第２のレベルシフト回路は、ダイオード接続
のｎＭＯＳトランジスタであることを特徴としている。

【００１８】請求項５記載の発明は、請求項２記載のレ
ベル変換回路に係り、前記第１のレベルシフト回路の動
作電圧給電端は正電源に接続され、前記電源手段は負電
源に接続され、前記第１のレベルシフト回路は、ソース
ホロワ接続したｎＭＯＳトランジスタであり、前記クラ
ンプ回路及び前記第２のレベルシフト回路は、ＰＮ接合
ダイオードであることを特徴としている。

【００１９】請求項６記載の発明は、請求項２記載のレ
ベル変換回路に係り、前記第１のレベルシフト回路の動
作電圧給電端は正電源に接続され、前記電源手段は負電
源に接続され、前記第１のレベルシフト回路は、バイポ
ーラトランジスタを用いたエミッタホロワ回路であり、
前記クランプ回路及び前記第２のレベルシフト回路は、
ダイオード接続のバイポーラトランジスタであることを
特徴としている。

【００２０】請求項７記載の発明は、請求項２乃至６の
いずれか１に記載のレベル変換回路に係り、前記電源手
段は、送端を前記第２のレベルシフト回路の出力端に接
続した伝送線路と、該伝送線路の受端に一端を接続し、
他端を負電源に接続した終端抵抗とから構成したことを
特徴としている。

【００２１】請求項８記載の発明は、請求項４、５又は
６記載のレベル変換回路に係り、前記第１のレベルシフ
ト回路、前記クランプ回路及び前記第２のレベルシフト
回路は同一の半導体基板上に集積されたことを特徴とし
ている。

【００２２】また、請求項９記載の発明は、請求項４又
は５記載のレベル変換回路に係り、前記第１のレベルシ
フト回路、前記クランプ回路及び前記第２のレベルシフ
ト回路は同一の半導体基板上にＣＭＯＳ製造プロセスで
形成されたことを特徴としている。

【００２３】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例図１は、この発明の第１実施例であるレベル変換回路を
示す図である。この実施例のレベル変換回路は、負電源
を回路内部に直接印加することなく、ＣＭＯＳ信号のレ
ベルをＥＣＬ信号のレベルに変換する回路であり、この
レベル変換回路１０は、ソースホロワ回路１４と、レベ
ルシフト回路１６と、クランプ回路１８と、伝送線路２
２と、終端抵抗２４とで構成されている。ソースホロワ
回路１４は、ｎＭＯＳトランジスタＭ１で構成され、そ
のゲートは、入力端子１３を介してＣＭＯＳロジック回
路１２の出力端子に接続されている。

【００２４】レベルシフト回路１６は、ゲート電極とド
レイン電極とを短絡したダイオード接続のｎＭＯＳトラ
ンジスタＭ２で構成され、そのドレイン電極は、ｎＭＯ
ＳトランジスタＭ１のソース電極に接続され、ソース電
極は、出力端子１９を経て伝送線路２２の送端に接続さ
れている。クランプ回路１８は、ゲート電極とドレイン
電極とを短絡したダイオード接続のｎＭＯＳトランジス
タＭ３で構成され、短絡された電極は、ｎＭＯＳトラン
ジスタＭ１のソース電極に接続されている。そのソース
電極は、大地（ＧＮＤ）に接続されている。伝送線路２
２の受端は、終端抵抗２４の一端に接続され、その他端
は負電源Ｖ_ＴＴに接続されている。終端抵抗２４に現れ
る信号がＥＣＬロジック回路２６の入力に印加される。

【００２５】次に、図１を参照して、この実施例の動作
について説明する。ＣＭＯＳロジック回路１２から出力
されるＣＭＯＳレベルの信号は、ソースホロワ回路１４
のソースホロワ動作により低インピーダンスに変換され
ると共に、ＣＭＯＳレベルの信号は、正電源の電圧Ｖ
_ＤＤからｎＭＯＳトランジスタＭ１のしきい値電圧とド
レイン電流に対応するゲート・ソース間電圧だけ低い電
圧へレベルシフトされる。そして、ソースホロワ回路１
４から出力された電圧信号の電圧レベルは、クランプ回
路１８によって大地電位から一定の電圧レベル（ダイオ
ード１段分低い電圧）にクランプされつつ、レベルシフ
ト回路１６（ダイオードとして動作しているｎＭＯＳト
ランジスタＭ２）により、さらに低い電圧レベルへレベ
ルシフトされる。レベルシフト回路１６から出力される
信号は、伝送線路２２を経て終端抵抗２４に、ＥＣＬロ
ジック回路２６が判別可能な信号レベル（通常、高レベ
ルが−０．９ボルトで，低レベルが−１．７ボルトの信
号レベル）に変換される。

【００２６】このように、この実施例の構成によれば、
ＣＭＯＳロジック回路１２から出力されるＣＭＯＳレベ
ルの信号は、ソースホロワ回路１４の出力信号をクラン
プ回路１８により一定の電圧レベルにクランプされつ
つ、レベルシフト回路１６でさらにレベルシフトされて
伝送線路２２を経て終端抵抗２４で終端された後に、Ｅ
ＣＬロジック回路２６に印加されるから、終端された信
号をＥＣＬ回路にＤＣ接続することがてきる。したがっ
て、伝送する信号に対して、スクランブルの処理や、信
号の符号化の処理、例えば、８Ｂ１０Ｂの符号化におい
てマ−ク率を５０％にする処理を不要となる。それ故、
伝送する信号に制約が課せられることも無くなり、信号
は、冗長となる信号分を含まないので、信号のオーバー
ヘッドは無くなる。また、負電源Ｖ_ＴＴの電圧が終端抵
抗２４を介してレベル変換回路の能動素子に供給する構
成となっているから、レベル変換回路に負電源の電圧を
直接印加する構成においては必要であった電源分配、電
源間のＥＤＳ保護及び電源投入シーケンスの遵守の問題
は無くなり、ゲートアレイ等で用いられる標準的なＡＳ
ＩＣ設計手法と馴染み易く、それとの親和性が高く、Ａ
ＳＩＣの出力バッファとして用いられるＣＭＯＳロジッ
ク回路との混載が容易になる。

【００２７】さらに、クランプ回路１８のクランプ作用
がソースホロワ回路１４の出力に働くので、ｎＭＯＳト
ランジスタＭ１が、その製造バラツキによるしきい値電
圧の減少や、Ｖ_ＤＤ、温度等の使用環境条件の変動に起
因して高レベル出力が過度に上昇するのを抑えることが
でき、これにより、ＥＣＬロジック回路の入力バッファ
を構成するバイポーラトランジスタが飽和領域に突入し
て速度が低下してしまうのを防止することができる。

【００２８】◇第２実施例図２は、この発明の第２実施例であるレベル変換回路を
示す図である。この実施例の構成が、第１実施例のそれ
と大きく異なる点は、第１実施例のレベルシフト回路を
ダイオードで構成し、クランプ回路をダイオードで構成
した点である。すなわち、この実施例のレベル変換回路
１６Ａは、２つのダイオードを直列接続し、クランプ回
路１８Ａは、１つのダイオードで構成している。なお、
これ以外の点では、この例の構成は、第１実施例と同一
の構成であるので、図２においては、図１の構成部分と
同一の各部には同一の符号を付してその説明を省略す
る。

【００２９】次に、図２を参照して、この実施例の動作
について説明する。ＣＭＯＳロジック回路１２から出力
されるＣＭＯＳレベルの信号が、ソースホロワ回路１４
によって低インピーダンスに変換され、ＣＭＯＳレベル
の信号は、正電源の電圧Ｖ_ＤＤからｎＭＯＳトランジス
タＭ１のしきい値電圧及びドレイン電流に対応するゲー
ト・ソース間電圧だけ低い電圧へレベルシフトされるこ
とは、第１実施例と同じである。ソースホロワ回路１４
から出力された信号の電圧レベルは、さらに、クランプ
回路１８Ａによって大地電位からダイオード１段分の電
圧（通常−０．８ボルト程度）にクランプされつつ、レ
ベルシフト回路１６Ａ（ダイオードＤ１、Ｄ２）によ
り、ダイオード２段分（通常１．６ボルト程度）だけ低
い電圧レベルへレベルシフトされる。

【００３０】レベルシフト回路１６Ａから出力される信
号は、伝送線路２２を経て終端抵抗２４に、ＥＣＬロジ
ック回路２６が判別可能な信号レベル（通常、高レベル
が−０．９ボルトで，低レベルが−１．７ボルトの信号
レベル）に変換される。このように、この実施例の構成
によれば、ＣＭＯＳロジック回路１２から出力されるＣ
ＭＯＳレベルの信号は、ソースホロワ回路１４の出力信
号がクランプ回路１８Ａにより一定の電圧レベルにクラ
ンプされ、かつレベルシフト回路１６Ａでさらにレベル
シフトされて伝送線路２２を経て終端抵抗２４で終端さ
れた後、ＥＣＬロジック回路２６に印加されるから、終
端された信号をＥＣＬ回路にＤＣ接続することがてき
る。

【００３１】したがって、伝送する信号に対して、スク
ランブルの処理や、伝送する信号の符号化、例えば、８
Ｂ１０Ｂの符号化においてマ−ク率を５０％にする処理
を不要となる。それ故、伝送する信号に制約が課せられ
ることも無くなり、信号は、冗長となる信号分を含まな
いので、信号のオーバーヘッドは無くなる。また、負電
源Ｖ_ＴＴの電圧が終端抵抗２４を介してレベル変換回路
の能動素子に供給する構成となっているから、レベル変
換回路に負電源の電圧を直接印加する構成においては必
要であった電源分配、電源間のＥＤＳ保護及び電源投入
シーケンスの遵守の問題は無くなり、ゲートアレイ等で
用いられる標準的なＡＳＩＣ設計手法と馴染み易く、そ
れとの親和性が高く、ＡＳＩＣの出力バッファとして用
いられるＣＭＯＳロジック回路との混載が容易になる。

【００３２】さらに、クランプ回路１８Ａのクランプ作
用がソースホロワ回路１４の出力に働くので、ｎＭＯＳ
トランジスタＭ１が、その製造バラツキによってそのし
きい値電圧の減少や、Ｖ_ＤＤ、温度などの使用環境条件
の変動に起因する高レベル出力が過度に上昇するのを抑
えることができ、これにより、ＥＣＬロジック回路の入
力バッファを構成するバイポーラトランジスタが飽和領
域に突入して速度が低下してしまうのを防止することが
できる。

【００３３】◇第３実施例図３は、この発明の第３実施例であるレベル変換回路を
示す図である。この実施例の構成が、第１実施例のそれ
と大きく異なる点は、第１実施例のレベルシフト回路及
びクランプ回路のいずれをも、バイポーラトランジスタ
で構成した点である。すなわち、この実施例のレベル変
換回路１０Ｂは、エミッタホロワ回路１４Ｂと、レベル
シフト回路１６Ｂと、クランプ回路１８Ｂとで構成され
ている。エミッタホロワ回路１４Ｂは、ＮＰＮバイポー
ラトランジスタＱ１で構成されている。レベルシフト回
路１６Ｂは、ベースとコレクタとを短絡した４つのＮＰ
ＮバイポーラトランジスタＱ２１、Ｑ２２、Ｑ２３、Ｑ
２４を直列に接続して構成されている。クランプ回路１
８Ｂは、ベースとコレクタとを短絡した１つのＮＰＮバ
イポーラトランジスタＱ３で構成され、その短絡点は、
レベルシフト回路１６ＢのＮＰＮバイポーラトランジス
タＱ２２とＮＰＮバイポーラトランジスタＱ２３との接
続点に接続される一方、エミッタは大地（ＧＮＤ）に接
続されている。

【００３４】次に、図３を参照して、この実施例の動作
について説明する。ＣＭＯＳロジック回路１２から出力
されるＣＭＯＳレベルの信号は、エミッタホロワ回路１
４Ｂによって低インピーダンスに変換され、ＣＭＯＳレ
ベルの信号は、正電源の電圧Ｖ_ＤＤからＮＰＮバイポー
ラトランジスタＱ１のオン電流に対応するベース・エミ
ッタ間電圧だけ低い電圧へレベルシフトされる。そし
て、エミッタホロワ回路１４Ｂから出力された信号の電
圧レベルは、さらに、クランプ回路１８Ｂによって大地
電位からダイオード１段分の電圧（通常−０．８ボルト
程度）にクランプされつつ、レベルシフト回路１６Ｂ
（ダイオード接続の４つのＮＰＮバイポーラトランジス
タＱ２１、Ｑ２２、Ｑ２３及びＱ２４）により、ダイオ
ード４段分（通常３．２ボルト程度）だけ低い電圧レベ
ルへレベルシフトされる。

【００３５】レベルシフト回路１６Ｂから出力される信
号は、伝送線路２２を経て終端抵抗２４に、ＥＣＬロジ
ック回路２６が判別可能な信号レベル（通常、高レベル
が−０．９ボルトで，低レベルが−１．７ボルトの信号
レベル）に変換される。このように、この実施例の構成
によれば、ＣＭＯＳロジック回路１２から出力されるＣ
ＭＯＳレベルの信号は、エミッタホロワ回路１４Ｂの出
力信号がクランプ回路１８Ｂにより一定の電圧レベルに
クランプされつつ、レベルシフト回路１６Ｂでさらにレ
ベルシフトされて伝送線路２２を経て終端抵抗２４で終
端された後、ＥＣＬロジック回路２６に印加されるか
ら、終端された信号をＥＣＬ回路にＤＣ接続することが
てきる。

【００３６】したがって、伝送する信号に対して、スク
ランブルの処理や、信号の符号化処理、例えば、８Ｂ１
０Ｂの符号化においてマ−ク率を５０％にする処理が不
要となる。それ故、伝送する信号に制約が課せられるこ
とも無くなり、信号は、冗長となる信号分を含まないの
で、信号のオーバーヘッドは無くなる。また、負電源Ｖ
_ＴＴの電圧が終端抵抗２４を介してレベル変換回路の能
動素子に供給する構成となっているから、レベル変換回
路に負電源Ｖ_ＴＴの電圧を直接印加する構成においては
必要であった電源分配、電源間のＥＤＳ保護及び電源投
入シーケンスの遵守の問題は無くなり、ゲートアレイ等
で用いられる標準的なＡＳＩＣ設計手法と馴染み易く、
それとの親和性が高く、ＡＳＩＣの出力バッファとして
用いられるＣＭＯＳロジック回路との混載が容易にな
る。さらに、クランプ回路１８Ｂのクランプ作用がレベ
ルシフト回路１６Ｂ中のＮＰＮバイポーラトランジスタ
Ｑ２のエミッタから出力される信号に働くので、レベル
シフト回路１６Ｂを構成するＮＰＮバイポーラトランジ
スタＱ２４に現れる高レベルの電圧が、大地電位からダ
イオード１段分低い電圧（通常−０．８ボルト）よりも
上昇するのを防止することができ、これにより、ＥＣＬ
ロジック回路の入力バッファを構成するバイポーラトラ
ンジスタが飽和領域に突入して速度が低下してしまうの
を防止することができる。

【００３７】以上、この発明の実施例を図面を参照して
詳述してきたが、この発明の具体的な構成は、これらの
実施例に限られるものではなく、この発明の要旨を逸脱
しない範囲の設計の変更等があってもそれらはこの発明
に含まれる。例えば、第１乃至第３の実施例において
は、レベル変換回路をＣＭＯＳロジック回路とＥＣＬロ
ジック回路との間に設ける例について説明したが、いず
れの実施例に示すレベル変換回路もＴＴＬロジック回路
とＧａＡｓロジック回路との間に設けることもできる
し、ＣＭＯＳロジック回路とＧａＡｓロジック回路との
間に設けることもできる。また、ＴＴＬロジック回路と
ＧａＡｓロジック回路との間に設けることもできる。ま
た、上述した変形を含めて、論理レベルの信号を送信す
る送信ロジック回路と該信号を受信する受信ロジック回
路との間の距離が短い場合には、伝送線路２２を用いる
ことなく、送信ロジック回路の出力端に終端抵抗の一端
を接続し、外終端抵抗の他端を負電源Ｖ_ＴＴに接続する
構成でもよい。

【００３８】また、第１及び第２の実施例において、ｎ
ＭＯＳトランジスタをバイポーラトランジスタで代替す
ることもできる。また、第３の実施例において、バイポ
ーラトランジスタをユニポーラトランジスタで代替する
こともできる。そして、レベルシフト回路１６、１６
Ａ、１６Ｂのトランジスタ数も各実施例でのトランジス
タ数以外のトランジスタ数としてもよい。さらに、いず
れの実施例においても、また、いずれの変形において
も、ロジック回路の大地電位をその他の電位（電圧）に
してそれぞれのレベル変換回路を構成するようにしても
よい。

【００３９】

【発明の効果】以上説明したように、この発明の構成に
よれば、回路内部への動作電圧の給電を必要とすること
なく、送信ロジック回路の出力を受信ロジック回路の入
力へのＤＣ接続が可能になる。そのＤＣ接続において、
レベル変換回路内に動作電圧を直接給電する構成におい
ては必要であった電源分配、電源間のＥＳＤ保護及び電
源投入シーケンス遵守の問題は無くなり、標準的なＡＳ
ＩＣ設計手法との親和性が高く、ＣＭＯＳロジック回路
等とＥＣＬロジック回路等との混載が容易になる。ま
た、ＤＣ接続により、ＥＣＬロジック回路等における論
理判別が不能になるのを回避する特別の信号処理が不要
になる。また、クランプ回路によりＥＣＬロジック回路
等に入力される信号レベルをその動作性能の低下（トラ
ンジスタを飽和領域で動作させること）を防止すること
ができる。

【図面の簡単な説明】

【図１】この発明の第１実施例であるレベル変換回路を
示す図である。

【図２】この発明の第２実施例であるレベル変換回路を
示す図である。

【図３】この発明の第３実施例であるレベル変換回路を
示す図である。

【図４】従来のレベル変換回路の第１の例を示す図であ
る。

【図５】従来のレベル変換回路の第２の例を示す図であ
る。

【図６】従来のレベル変換回路の第３の例を示す図であ
る。

【符号の説明】

１０、１０Ａ、１０Ｂレベル変換回路１２ＣＭＯＳロジック回路１４、１４Ａ、１４Ｂソースホロワ回路（第１の
レベルシフト回路）１６、１６Ａ、１６Ｂレベルシフト回路（第２の
レベルシフト回路）１８、１８Ａ、１８Ｂクランプ回路２２伝送線路２４終端抵抗２６ＥＣＬロジック回路

Claims

【特許請求の範囲】

【請求項１】第１のロジック回路から出力された第１
の論理信号をレベル変換し、前記第１の論理レベル信号
と電圧レベル範囲を異にする第２の論理信号を第２のロ
ジック回路に供給するレベル変換方法であって、前記第１のレベルシフト回路の動作電圧給電端に第１の
電圧を給電した状態において、前記第２の論理レベル信
号を前記第２のレベルシフト回路の出力端に接続された
終端抵抗に出力させるのに必要な第２の電圧を該終端抵
抗を介して前記第２のレベルシフト回路の出力端に給電
し、前記第１のロジック回路から出力された前記第１の論理
信号を、前記第２の論理信号の電圧レベル範囲に至らな
い中間の電圧レベル範囲の信号にレベルシフトさせ、該レベルシフトにおいて、当該中間の電圧レベル範囲の
信号に対応する前記第２の論理信号が前記第２のロジッ
ク回路の動作性能を低下させる信号レベルに達すると
き、当該中間の電圧レベル範囲の信号を、前記信号レベ
ル未満となるように設定された所定の電圧レベルにクラ
ンプさせ、レベルシフトつれる際に前記クランプを与えられること
がある前記中間の電圧レベル範囲の信号を前記第２の論
理レベル信号にレベルシフトさせることを特徴とするレ
ベル変換方法。
【請求項２】第１の論理信号で動作する第１のロジッ
ク回路と、前記第１の論理レベル信号と電圧レベル範囲
を異にする第２の論理信号で動作する第２のロジック回
路との間に介設され、前記第１のロジック回路から出力
される前記第１の論理信号を前記第２の論理信号にレベ
ル変換して前記第２のロジック回路に供給するレベル変
換回路であって、入力端が前記第１のロジック回路の出力端に接続され、
前記第１のロジック回路から該入力端に入力される第１
の論理信号を前記第２の論理信号の電圧レベル範囲に至
らない中間の電圧レベル範囲の信号にレベルシフトさせ
て出力端に出力する第１のレベルシフト回路と、該第１のレベルシフト回路の出力端に接続され、該出力
端に出力される前記中間の電圧レベル範囲の信号に対応
する前記第２の論理信号が前記第２のロジック回路の動
作性能を低下させる信号レベルに達するとき、当該中間
の電圧レベル範囲の信号を、前記信号レベル未満となる
ように設定された所定の電圧レベルにクランプさせるク
ランプ回路と、入力端が前記該第１のレベルシフト回路の出力端に接続
され、該出力端に出力される前記中間の電圧レベル範囲
の信号を前記第２の論理信号にレベルシフトさせて出力
端に出力する第２のレベルシフト回路と、前記第１のレベルシフト回路の動作電圧給電端に第１の
電圧が給電された状態において、前記第２の論理信号を
前記第２のレベルシフト回路の出力端に接続された終端
抵抗に出力させるのに必要な第２の電圧を該終端抵抗を
介して前記第２のロジック回路の出力端に給電する電源
手段とを備えたことを特徴とするレベル変換回路。
【請求項３】前記第１のレベルシフト回路の動作電圧
給電端は正電源又は負電源に接続され、前記電源手段は
負電源又は正電源に接続されることを特徴とする請求項
２記載のレベル変換回路。
【請求項４】前記第１のレベルシフト回路の動作電圧
給電端は正電源に接続され、前記電源手段は負電源に接
続され、前記第１のレベルシフト回路は、ｎＭＯＳトラ
ンジスタを用いたソースホロワ回路であり、前記クラン
プ回路は、ダイオード接続のｎＭＯＳトランジスタであ
り、第２のレベルシフト回路は、ダイオード接続のｎＭ
ＯＳトランジスタであることを特徴とする請求項２記載
のレベル変換回路。
【請求項５】前記第１のレベルシフト回路の動作電圧
給電端は正電源に接続され、前記電源手段は負電源に接
続され、前記第１のレベルシフト回路は、ソースホロワ
接続したｎＭＯＳトランジスタであり、前記クランプ回
路及び前記第２のレベルシフト回路は、ＰＮ接合ダイオ
ードであることを特徴とする請求項２記載のレベル変換
回路。
【請求項６】前記第１のレベルシフト回路の動作電圧
給電端は正電源に接続され、前記電源手段は負電源に接
続され、前記第１のレベルシフト回路は、バイポーラト
ランジスタを用いたエミッタホロワ回路であり、前記ク
ランプ回路及び前記第２のレベルシフト回路は、ダイオ
ード接続のバイポーラトランジスタであることを特徴と
する請求項２記載のレベル変換回路。
【請求項７】前記電源手段は、送端を前記第２のレベ
ルシフト回路の出力端に接続した伝送線路と、該伝送線
路の受端に一端を接続し、他端を負電源に接続した終端
抵抗とから構成したことを特徴とする請求項２乃至６の
いずれか１に記載のレベル変換回路。
【請求項８】前記第１のレベルシフト回路、前記クラ
ンプ回路及び前記第２のレベルシフト回路は同一の半導
体基板上に集積されたことを特徴とする請求項４、５又
は６記載のレベル変換回路。
【請求項９】前記第１のレベルシフト回路、前記クラ
ンプ回路及び前記第２のレベルシフト回路は同一の半導
体基板上にＣＭＯＳ製造プロセスで形成されたことを特
徴とする請求項４又は５記載のレベル変換回路。