KR0169369B1 - 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로 - Google Patents

주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로 Download PDF

Info

Publication number
KR0169369B1
KR0169369B1 KR1019950044305A KR19950044305A KR0169369B1 KR 0169369 B1 KR0169369 B1 KR 0169369B1 KR 1019950044305 A KR1019950044305 A KR 1019950044305A KR 19950044305 A KR19950044305 A KR 19950044305A KR 0169369 B1 KR0169369 B1 KR 0169369B1
Authority
KR
South Korea
Prior art keywords
signal
carrier
sampling pulse
input signal
modulator
Prior art date
Application number
KR1019950044305A
Other languages
English (en)
Other versions
KR970031288A (ko
Inventor
최재홍
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044305A priority Critical patent/KR0169369B1/ko
Publication of KR970031288A publication Critical patent/KR970031288A/ko
Application granted granted Critical
Publication of KR0169369B1 publication Critical patent/KR0169369B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplitude Modulation (AREA)

Abstract

이 발명은 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로에 관한 것으로, 캐리어 입력신호를 입력받아 샘플링 펄스신호를 발생시키기 위한 샘플링 펄스 발생기와; 캐리어 입력신호 및 변조되는 신호를 입력받아 주파수를 변조하기 위한 평형 변조기와; 상기 평형 변조기에서 출력되는 주파수가 변조된 신호를 일정 레벨로 증폭하기 위한 증폭기와; 상기 증폭기의 출력신호와 상기 샘플링 펄스 발생기의 출력신호를 입력받아 비교한 후에 입력신호 오프셋에 의해 발생되는 캐리어 리크 성분을 검파하여 직류로 변환하여 평형 변조기로 귀환시키기 위한 비교기를 포함하여 구성되어, 평형 변조기에서 조정단자가 필요없이 자동적으로 캐리어 성분을 크게 감소시키며, 실용적인 것을 특징으로 하는 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로에 관한 것이다.

Description

주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생 회로
제1도는 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치의 구성 블록도.
제2도는 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치에 이용되는 샘플링 펄스 발생회로의 상세 회로도.
제3도는 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치에 이용되는 샘플링 펄스 발생회로의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 샘플링 펄스 발생기 2 : 평형 변조기
3 : 증폭기 4 : 비교기
이 발명은 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로에 관한 것으로 더욱 상세하게 말하자면, 아날로그 통신(Analog Communication)회로와 주파수 변환을 하는 회로에 많이 사용되는 평형 변조기(Balanced Modulator)에서 조정단자가 필요없이 자동으로 캐리어 리크(Carrier Leak) 성분을 크게 감소시키는 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로에 관한 것이다.
일반적으로 아날로그 통신회로와 주파수 변환을 하는 회로에 많이 이용되는 평형 변조기는 국부 발진기(Local Oscillator)에서 발생되는 일정한 주파수를 가진 신호(Carrier Input)와 주파수 변환을 원하는 신호(Modulating Input)를 입력으로하여 변환된 주파수를 생성하게 된다.
이때, 평형 변조기는 주파수 변환 회로의 출력에 캐리어 신호의 리키지(Leakage)를 억압(최소화)하는 역할을 하고 있다.
그러나, 실제 사용되고 있는 대부분의 평형 변조기의 적용에 있어서는 평형 변조기를 구성하는 각 구성요소(Descrete 소자 또는 IC내의 소자)의 불일치(Mismatch) 및 오프셋 전압(디바이스의 불일치에 의하여 발생함)에 의하여 캐리어의 억압 능력이 현저히 저하되고 있다.
따라서, 이 캐리어 성분을 제거하기 위해 평형 변조기에 조정단자(Chip 외부의 조정단자)를 설치하여 입력 오프셋을 조정함으로써 캐리어 성분을 제거하는 방법이 있다.
그러나, 상기 방법은 별도의 조정단자가 있기 때문에 제품화하기에 실용적이지 못한 단점이 있다.
또한, 평형 변조기의 출력에 밴드 스탑 필터(Band Stop Filter)를 구현하여 캐리어 성분을 제거하는 방법이 있으나, 밴드 스탑 필터의 스탑 부분이 매우 정교하여야 하므로, 이러한 필터의 구현은 회로가 매우 복잡하여 일단 회로가 구현되어도 가격이 매우 비싸게 되는 단점이 있다.
또한, 칩 내부에서의 이러한 필터의 구현은 칩 사이즈의 증가를 가져오게 되고, 그에 따른 집적회로의 제조원가의 상승으로 인하여 상기한 종래의 기술은 실용적이지 못한 단점이 있다.
그러므로 본 발명의 목적은 종래의 단점을 해결하고자 하는 것으로, 평형 변조기에서 조정단자가 필요없이 자동적으로 캐리어 성분을 크게 감소시키며, 실용적인 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로를 제공하고자 하는데 있다.
상기 목적을 달성하고자 하는 이 발명의 구성은, 캐리어 입력신호를 입력받아 샘플링 펄스신호를 발생시키기 위한 샘플링 펄스 발생기와; 캐리어 입력신호 및 변조되는 신호를 입력받아 주파수를 변조하기 위한 평형 변조기와; 상기 평형 변조기에서 출력되는 주파수가 변조된 신호를 일정 레벨로 증폭하기 위한 증폭기와; 상기 증폭기의 출력신호와 상기 샘플링 펄스 발생기의 출력신호를 입력받아 비교한 후에 입력신호 오프셋에 의해 발생되는 캐리어 리크 성분을 검파하여 직류로 변환하여 평형 변조기로 귀환시키기 위한 비교기를 포함하여 이루어진다.
상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제1도는 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치의 구성 블록도이고, 제2도는 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치에 이용되는 샘플링 펄스 발생회로의 상세 회로도이고, 제3도는 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치에 이용되는 샘플링 펄스 발생회로의 각부 파형도이다.
제1도에 도시되어 있듯이, 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치의 구성은, 캐리어 입력신호를 입력받아 샘플링 펄프신호를 발생시키기 위한 샘플링 펄스 발생기(1)와; 캐리어 입력신호 및 변조되는 신호를 입력받아 주파수를 변조하기 위한 평형 변조기(2)와; 상기 평형 변조기(2)에 연결되어, 주파수가 변조된 신호를 일정 레벨로 증폭하기 위한 증폭기(3)와; 상기 증폭기(3)와 상기 샘플링 펄스 발생기(1)에 연결되어, 그 출력을 입력 받아 비교한 후에, 입력신호 오프셋에 의해 발생되는 캐리어 리크 성분을 검파하여 직류로 변환하여 평형 변조기(2)로 귀환시키기 위한 비교기(4)로 이루어진다.
상기한 샘플링 펄스 발생기(1)의 구성은, 커패시턴스를 이용하여 충전시간을 설정함으로써 샘플링 펄스를 생성하기 위한 중간신호를 생성하는 회로와; 상기 중간신호를 생성하는 회로에서 변형된 노드(NODE C)신호와 노드(NODE D)신호를 우리가 원하는 샘플링 펄스로 생성하는 회로를 포함하여 구성되어 진다.
상기 구성에 의한 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면, 이 발명의 실시예에 따른 주파수 변환기의 캐리어 리크 제거 장치의 동작이 시작된다.
동작이 시작되면, 평형변조기(2)에서 변조하기 위한 신호 즉, 변조되는 신호를 입력받으며, 캐리어 신호는 샘플링 펄스 발생기(1) 및 평형 변조기(2)로 입력된다.
다음, 평형 변조기(2)에서 출력되는 신호는 캐리어 신호와 변조되는 신호에 의하여 주파수가 변조되며, 출력되는 파형의 모양은 캐리어 입력신호의 파형을 따르게 된다.
다음, 평형 변조기(2)에 포함되어 있는 증폭기(3)를 거친 캐리어 성분의 신호를 캐리어 입력신호로부터 생성된 샘플링 펄스 신호와의 레벨 검파를 비교기(4)에서 실시함으로써, 평형 변조기(2)의 입력신호 오프셋에 의하여 발생하는 캐리어 리크 성분을 검파하여 직류로 변환 시켜 평형 변조기(2)에 귀환시킨다.
따라서, 평형 변조기(2) 입력신호의 직류 오프셋을 제거하여 평형 변조기(2)에서의 캐리어 리크 성분을 제거하게 된다.
상기한 샘플링 펄스 발생회로의 동작을 제2도 및 제3도를 참조로 하여 상세히 설명하기로 한다.
캐리어 입력신호의 파형은 제3도의 (a)에 도시되어 있으며, 제3도의 (b)는 증폭기(3)외 리미터(Limiter)를 통과한 후의 변형된 캐리어 신호의 파형이다(NODE A의 파형).
제24트랜지스터(Q24), 제25트랜지스터(Q25), 제26트랜지스터(Q26), 제27트랜지스터(Q27), 제28트랜지스터(Q28), 제29트랜지스터(Q29), 제30 트랜지스터(Q30), 제20저항(R20), 제21저항(R21), 제1커패시터(C1), 제2커패시터(C2)를 포함하여 구성된 회로는 커패시턴스를 이용하여 충전시간을 설정함으로써 샘플링 펄스를 생성하기 위한 중간신호를 생성하는 회로이다.
회로의 동작을 자세히 기술하면 다음과 같다.
먼저 노드(NODE A)에서의 신호가 하이일 때, 제24트랜지스터(Q24), 제26트랜지스터(Q26), 제29트랜지스터(Q29)는 동작을 하며, 제26트랜지스터(Q26)에 흐르는 전류는 제29트랜지스터(Q29)의 컬렉터를 통하여 흐르고, 제24트랜지스터(Q24)에 의하여 흐르는 전류는 커패시턴스를 충전하게 되는데, 충전될 때는 제24트랜지스터(Q24)의 컬렉터를 통하여 전류가 흐르고 있기 때문에 노드(NODE C)의 전압은 'VCC-(R20의 저항치＊ICQ24)'이 되고, 충전이 끝나고 나면 노드(NODE C)의 전압은 VCC가 된다. 이때의 파형을 제3도의 (c)에 도시하였다.
충전시간은 다음 식에 의하여 구해진다.
충전시간=Q24 또는 Q27의 Re저항 ＊ (C2 + C3)
Re =VT/IE,VT는 26mV IE는 에미터 전류
반대로, 커패시턴스에 충전이 끝난 상태에서 노드(NODE B)에서의 전압이 충전전압으로 유지되고 있을 때, 노드(NODE A)의 파형에 의하여 신호가 로우로 천이하면, 제29트랜지스터(Q29)가 오프 되고, 제28트랜지스터(Q28)는 온 되어, 노드(NODE B)에 충전되어 있던 전류가 제28트랜지스터(Q28)의 컬렉터를 통하여 방전하게 된다.
다음, 제25트랜지스터(Q25), 제27트랜지스터(Q27)가 동작하며, 제25트랜지스터(Q25)에 의하여 흐르는 전류는 제28트랜지스터(Q28)의 컬렉터를 통하여 흐르고, 제27트랜지스터(Q27)에 의하여 흐르는 전류는 다시 커패시턴스를 충전하게 되는데, 충전될 때 노드(NODE D)의 전압 역시 'VCC-(R20의 저항치＊ICQ27)'이 충전된다.
충전이 끝나고 난 후, 노드(NODE D)의 전압도 VCC로 된다. 이때의 파형을 제3도의 (d)에 도시하였다.
제38트랜지스터(Q38), 제39트랜지스터(Q39), 제41트랜지스터(Q41), 제42트랜지스터(Q42)로 구성된 회로는 전단의 중간신호를 생성하는 회로에서 변형된 노드(NODE C)신호와 노드(NODE D)신호를 우리가 원하는 샘플링 펄스로 생성하는 회로이다.
좀더 상세히 설명하면 다음과 같다.
노드(NODE C)에서의 신호가 로우상태일 때 제39트랜지스터(Q39)의 베이스 전압이 상대적으로 높으므로, 제39트랜지스터(Q39)가 동작하며, 제2피모스 트랜지스터(MP2)에 의하여 제2엔모스 트랜지스터(MN2)에 전류가 공급되고, 제6엔모스 트랜지스터(MN6)에는 전류가 공급되지 못한다.
따라서, 제3엔모스 트랜지스터(MN3)의 노드인 제2출력(SP1B)은 로우상태(0V)가 되고, 제7엔모스 트랜지스터(MN7)의 드레인 노드인 제1출력(SP1)은 하이상태(5V)가 된다.
반대로 노드(NODE C)에서의 신호가 하이상태일 때는 제38트랜지스터(Q38)의 베이스 전압이 상대적으로 높으므로, 제38트랜지스터(Q38)가 동작하며, 제1피모스 트랜지스터(MP2)에 의하여 제6엔모스 트랜지스터(MN6)에 전류가 공급되고, 제2엔모스 트랜지스터(MN2)에는 전류가 공급되지 않는다.
그래서, 제3엔모스 트랜지스터(MN3)의 드레인 노드인 제2출력(SP1B)은 하이상태(5V)가 되고, 제7엔모스 트랜지스터(MN7)의 드레인 노드인 제1출력(SP1)은 로우상태(0V)가 된다.이때의 파형이 제3도의 (e)에 도시되어 있다.
또한, 노드(NODE D)에서의 신호가 로우일 때 제42트랜지스터(Q42)의 베이스 전압이 상대적으로 높으므로, 제42트랜지스터(Q42)가 동작하며, 제6피모스 트랜지스터(MP6)에 의하여 제4엔모스 트랜지스터(MN4)에 전류가 공급되고, 제8엔모스 트랜지스터(MN8)에는 전류가 공급되지 못한다.
따라서, 제5엔모스 트랜지스터(MN5)의 드레인 노드인 제4출력(SP2B)은 로우상태(0V)가 되고, 제9엔모스 트랜지스터(MN9)의 드레인 노드인 제3출력(SP2)은 하이상태(5V)가 된다.
반대로 노드(NODE C)에서의 신호가 하이상태일 때는 제41트랜지스터(Q41)의 베이스 전압이 상대적으로 높으므로, 제41트랜지스터(Q41)가 동작하며, 제5피모스 트랜지스터(MP5)에 의하여 제8엔모스 트랜지스터(MN8)에 전류가 공급되고, 제4엔모스 트랜지스터(MN4)에는 전류가 공급되지 않는다.
그래서, 제5엔모스 트랜지스터(MN5)의 드레인 노드인 제4출력(SP2B)은 하이상태(5V)가 되고, 제9엔모스 트랜지스터(MN9)의 드레인 노드인 제3출력(SP2)은 로우상태(0V)가 된다. 이때의 파형이 제3도의 (f)에 도시되어 있다.
한편, 커패시턴스 충전시간의 설정은 평형 변조기의 출력파형에 따라서 다르게 설정되며, 충전시간은 커패시턴스의 용량을 수정함으로써 변경할 수 있다.
공정의 변화에 따른 커패시턴스의 변화 및 파라미터의 변화에 대해서는 공정의 변화에 대하여 전류의 변화로 변환시켜 IGM단자로 귀환시키는 시스템 및 회로를 적용함으로써 샘플링 펄스의 듀티를 공정의 변화에 따른 평형 변조기 출력의 변화에 자동적으로 대응시켜 변화시킬 수 있다.
이상에서와 같이, 이 발명의 실시예에서, 평형 변조기에서 조정단자가 필요없이 자동적으로 캐리어 상분을 크게 감소시키는 효과를 가진 실용적인 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로를 제공할 수 있다.

Claims (4)

  1. 캐리어 입력신호를 입력받아 샘플링 펄스신호를 발생시키기 위한 샘플링 펄스 발생기와; 캐리어 입력신호 및 변조되는 신호를 입력받아 주파수를 변조하기 위한 평형 변조기와; 상기 평형 변조기에서 출력되는 주파수가 변조된 신호를 일정 레벨로 증폭하기 위한 증폭기와; 상기 증폭기의 출력신호와 상기 샘플링 펄스 발생기의 출력신호를 입력받아 비교한 후에 입력신호 오프셋에 의해 발생되는 캐리어 리크 성분을 검파하여 직류로 변환하여 평형 변조기로 귀환시키기 위한 비교기를 포함하여 이루어지는 것을 특징으로 하는 주파수 변환기의 캐리어 리크 제거 장치.
  2. 제1항에 있어서, 상기한 비교기는 평형 변조기에 포함되어 있는 캐리어 성분의 신호를 캐리어 입력신호로부터 생성된 샘플링 펄스 신호와의 레벨 검파를 실시함으로써, 평형 변조기의 입력신호 오프셋에 의하여 발생하는 캐리어 리크 성분을 검파하여 직류로 변환 시켜 평형 변조기에 귀환시킴으로써 평형 변조기 입력신호의 직류 오프셋을 제거하여, 평형 변조기에서의 캐리어 리크 성분을 제거하게 되는 것을 특징으로 하는 주파수 변환기의 캐리어 리크 제거 장치.
  3. 캐리어 입력신호를 입력받아 샘플링 펄스신호를 발생시키기 위한 샘플링 펄스 발생기와; 상기 캐리어 입력신호 및 변조되는 신호를 입력받아 주파수를 변조하기 위한 평형 변조기와; 상기 평형 변조기에서 출력되는 주파수가 변조된 신호를 일정 레벨로 증폭하기 위한 증폭기와; 상기 증폭기의 출력신호와 상기 샘플링 펄스 발생기의 출력신호를 입력받아 비교한 후에, 입력신호 오프셋에 의해 발생되는 캐리어 리크 성분을 검파하여 직류로 변환하여 평형 변조기로 귀환시키기 위한 비교기를 포함하며, 상기한 샘플링 펄스 발생기는, 상기 캐리어 입력신호에 따라 스위칭을 하는 제1, 제2트랜지스터와, 상기 제1, 제2 트랜지스터의 스위칭에 따라 충방전 동작을 하는 커패시터 커패시터를 구비하고, 상기 제1트랜지스터가 온 상태에서 상기 커패시터의 충전시간동안 로우상태인 제1노드신호를 출력하고, 상기 제2트랜지스터가 온 상태에서 상기 커패시터의 충전시간동안 로우상태인 제2노드신호를 출력하는 중간신호 생성부와; 상기 중간신호 생성부의 제1, 제2노드신호를 각각 입력받아 반전하여 상기 샘플링 펄스신호를 출력하는 샘플링 펄스 발생부를 포함하는 것을 특징으로 하는 것을 특징으로 하는 주파수 변환기의 캐리어 리크 제거 장치에 이용되는 샘플링 펄스 발생회로.
  4. 제3항에 있어서, 상기한 제1, 제2노드신호를 생성하는 중간신호 생성부의 커패시터의 충전시간은 상기 평형 변조기의 출력파형에 따라서 다르게 설정되며, 충전시간은 커패시턴스의 용량을 수정함으로써 변경할 수 있는 것을 특징으로 하는 주파수 변환기의 캐리어 리크 제거 장치에 이용되는 샘플링 펄스 발생회로.
KR1019950044305A 1995-11-28 1995-11-28 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로 KR0169369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044305A KR0169369B1 (ko) 1995-11-28 1995-11-28 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044305A KR0169369B1 (ko) 1995-11-28 1995-11-28 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로

Publications (2)

Publication Number Publication Date
KR970031288A KR970031288A (ko) 1997-06-26
KR0169369B1 true KR0169369B1 (ko) 1999-03-20

Family

ID=19436096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044305A KR0169369B1 (ko) 1995-11-28 1995-11-28 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로

Country Status (1)

Country Link
KR (1) KR0169369B1 (ko)

Also Published As

Publication number Publication date
KR970031288A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
EP0377897A2 (en) Duty ratio control circuit apparatus
US4634895A (en) CMOS peak detector and AC filter
KR970067266A (ko) 위상 에러 신호 발생기
EP3852268A1 (en) Oscillation circuit, chip, and electronic device
KR19980081431A (ko) 전원 전압 검출 장치
US11201617B1 (en) Local interconnect network (LIN) driver circuit
KR0169369B1 (ko) 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로
US7345609B2 (en) Current steering d/a converter with reduced dynamic non-linearities
US4736152A (en) Load current interference reducing apparatus
US6191639B1 (en) Gating circuit for analog values
US6445219B1 (en) Method and circuit configuration for converting a frequency signal to a DC voltage
KR900003075B1 (ko) 합성비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로
US6087876A (en) Time delay generator and method
KR970068175A (ko) 오프셋 조정회로를 가지는 디지털/아날로그 변환 출력회로
KR100200775B1 (ko) 전압제어발진장치
JPH04273602A (ja) 発振制御回路
KR100446276B1 (ko) 펄스 신호 발생기
JP2989276B2 (ja) Ｉｃ回路
KR100712497B1 (ko) 고속 비교회로
KR100189774B1 (ko) 전원전압의 변화에 무관한 펄스변환회로
JP2000013193A (ja) 定電流回路およびパルス幅変換回路
KR970022328A (ko) 잡음 필터를 갖는 전류 감지 회로
KR0142742B1 (ko) 평형 변조기의 반송파 누설 제거 회로
JPH09294141A (ja) デジタル光信号受信回路
KR890004061B1 (ko) 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee