SU1714794A1 - Формирователь логических уровней с третьим состо нием - Google Patents

Abstract

Изобретение относитс  к радиоизмерительной технике и может быть использовано в системах контрол  статических и динамических параметров цифровых интегральных схем и Ц14фровых узлов дл  задани  стимулирующих воздействий на испытуемое устройство. Цель изобретени  - упрощение формировател  и увеличение выходного сопротивлени  в высокоимпедансном состо нии. Поставленна  цель достигаетс  тем, что анод второго диода подключен к источнику напр жени  низкого логического уровн , коллектор третьего транзистора'- к общей шине, а объединенные между собой катод третьего диода и анод четвертого диода  вл ютс  выходом формирователи логических уровней трех состо ний.2 ил.

Description

Изобретение относитс  к радйоизмерительной технике и может быть использовано в системах контрол  статических и динамических параметров цифровых интегральных схем и цифровых узлов дл  задани  стймулирующих воздействий на испытуемое уст-, ройство.

Целью изобретени   вл етс  упроще ние формировател  и увеличение выходного сопротивлени  в высокоимпедансном состо нии .

На фиг. 1 представлена принципиальна  схема предлагаемого формировател  логических уровней; на фиг. 2 - один из вариантов реализации блока управлени .

Формирователь логических уровней (фиГ. 1) содержит блок 1 управлени , вход логического управлени  и вход выключени  которого подключены к источникам соответствующих сигналов, первый 2, второй 3 и

третий 4 транзисторы, базы которых подсоединены соответственно к первому, второму и третьему выходам блока 1 управлени , эмиттер первого транзистора 2 через первый резистор 5 и первый вход блока 1 управлени  подключены к источнику роложительного напр жени , а объединенные между собой змиттеры второго 3 и третьего 4 транзисторов через второй резистор 6 и второй вход блока 1 управлени  подключены к источнику отрицательного напр жени , причем коллектор транзистора 4 подключен к общей шине, первый 7, второй 8, третий 9 и четвертый 10 диоды, причем катод первого диода 7 подключен к источнику напр жени  высокого логического уровн  UB, аноды первого 7 и третьего 9 диодов объединены между собой и подключены к коллектору первого транзистора 2, а объединенные катоды второго 8 и четвертого 10 диодов подключены к коллектору второго транзистора 3, анод второго диода 8 подключен к источнику напр жени  низкого логического уровн  UH, а объединенные между собой катод третьего диода 9 и анод четвертого диода 10  вл етс  выходом формировател  логических уровней с третьим состо нием.

Блок 1 управлени  (фиг. 2) содержит элементы ИЛИ 11 и 12, транзистор 13, диод 14, резисторы 15-21. При этом Т1ервый и второй входы элемента ИЛИ 11, объединённые с первым и вторым входами элемента ИЛИ 12,  вл ютс  входом выключени  блока 1 управлени , а третий вход второго элемента ИЛИ 12  вл етс  входом логического управлени  блока 1 управлени . Инвертирующий выход элемента ИЛИ 11 соединен с баэой транзистора 13. котора  через резистор 15 подключена к источнику отрицательного напр жени . Неинвертирующий выход элемента ИЛИ 11 через диод 14 соединен с эмиттером TpaH3«ctopa 13, который через резистор 19 подключен к источнику отрицательного напр жени , к которому тоже подключены неинвертирующий выход элемента ИЛИ 12 через резистор 16 и инвертирующий выход элемёнта ИЛИ 12 через резистор 17. Коллектор транзистора 13  вл етс  первым выходом блока 1 управлени  и через резистрр 18 подключен к источнику положительного на пр жени . Неинвертирующий выход элемента 12 через резистор 20 соединен с вторым выходом блока 1 управлени , а .инвертирующий вь1хид через резистор 21 с третьим выходом блока 1 управлени .

Формирователь логических уровней с третьим состо нием работает следующим образом.. .

Формирование статических логических сигналов происходит при отсутствии на входе выключени  блока 1 управлени  сигнала выключени . Вне зависимости от вида сигнала на входе логического управлени  блок

1управлени  вырабатывает напр жение, открывающее (Транзистор 2, т.е. транзистор

2переводитс  в режим генератора тока, причем напр жени , поступающие на базу транзистора 2 и токозадающий резистор 5, подобраны такими, что генератор тока на транзисторе 2 вырабатывает вытекающий ток величиной I. При поступлении на вход логического управлени  блока 1 сигнала, включающего высокий логический уровень Uc. блок 1 управлени  вырабатываетнапр  жений, закрывающие транзистор 3 и открывающие TpaH3Vi(vvop 4, т.е. транзистор 4 переводитс  п режим генератора тока. При этом напр жени , поступающие на базу

транзистора А и токозадающий резистор 6. подобраны такими, что генератор тока на транзисторе 4 вырабатывает ток величиной 2. Ввиду этого коммутатор, выполненный на встречно включенных диодах 8 i 10, оказываетс  закрытым, а коммутатор, выполненный на встречно включенных диодах 7 и 9, оказываетс  открытым током t. Ввиду этого напр жение от источника высокого уровн  UB проходит на выход формировател  в качестве высокого логического уровн .

При поступлении на вход логического управлени  сигнала, включающего низкий

5 логический уровень. UH, блок 1 управлени  вырабатывает напр жени , открывающие транзистор 3 и закрывающие транзистор 4, т.е. транзистор 3 переводитс  в режим генератора тока. При этом напр жени ,

0 поступающие на базу транзистора 3 и токозадающий резистор 6, подобраны такими, что генератор тока на транзисторе 3 вырабатывает втекающий ток величиной 21. Ввиду того, что генератор тока на транзисторе

5 2 вырабатывает вытекающий ток величиной I, а генератор тока на транзисторе 3 вырабатывает втекающий ток величиной. 21. то оказываетс , что в цепи коммутатора, выполненного на диодах, преобладает втекающий ток величиной 1-2 Вследствие этого втекающим током величиной I оказь ваетс  открытым коммутатор, выполненный на встречно включенных диодах 8 и 10, и напр жение от источника низкого

5 уровн  UH поступает на выход формировател  9 качестве низкого логического уровн . Напр жение источника высокого уровн  Ьказываетс  отключённым от выхода формировател  задержки диодом 7, так

0 что вытекающий ток 1, вырабатываемой генератором тока на транзисторе 2, течет через диод 9, поддерживает его в открытом состо нии и вследствие этого к аноду диода 7 оказываетс  приложенное напр жение

5 (ин+0,7 В),где 0,7 В - напр жение падени  на открытом диоде 9, которое по своему значению всегдэ меньше или в крайнем случае равно напр жению источника высокого уровн  UB. приложенному к катоду

0 диода 7. Максимальный ток нагрузки при формировании высокого логического уровн  определ етс  величиной вытекающего тока L а при формировании низкого логического уровн  определ етс  величиной

S втекающего тока -}. который в данном случае образуетс  как разница между токами генератора тока на транзисторе 2 и генератора тока на транзисторе 3Формирование импульсных логических сигналов nptsMCxoAHT аналогично, тольков

данном случае на вход логического управлени  блока 1 управлени  подаетс  импульсный сигнал.

Максимальна  возможна  частота формируемых импульсных логических сигналов определ етс  быстродействием блока 1 управлени , типом примененных транзисторов 2-4, диодов 7-10 и величиной токов 1 и-I, которыми перезар жаютс  паразитна  емкость выходной цепи формировани  и емкость цепи нагрузки,

При поступлении на вход выключени  блока 1 управлени  сигнала выключени  блок 1 управлени  вырабатывает напр жений , закрывающие транзисторы 2 .и 3, Вследствие зтогд токи, открывающие коммутаторы , выполненные на встречно включенных диодах 7 и Q и диодах 8 и 10, отсутствуют и выход формировател  оказываетс  отключенным как от источника выЬокого уровн  UB, так и от источника низкого уровн  UH - формирователь переводитс  в высокоимпедансное состо ние (третье состо ние ). Выходное сопротивление формировател  определ етс  обратными токами диодов 7-10, применеинь1х о коммутаторах, и обратными токами коллекторов транзисторов 2 и 3.

Блок 1 управлени  дл  формировател  логи1еских уровней с третьим состо нием, управл емого уровн ми микросхем ЭСЛ серии и вырабатывающего два программируемых логических уровн  в диапазоне 0-58, может быть выполнен, например, Как это показано на фиг. 2.

Блок 1 управлени  работает следующим образом,

При отсутствии на входе выключени  блока 1. управлени  сигнала выключени , т.е. при поступлении низкого логического уровн  на первый и второй входы элемента ИЛИ 11, им вырабатываютс  логические уровни, которые открывают транзистор 13 и перевод т его в режим генератора тока. Величина вырабатываемого тока определ етс  величиной напр жени  на резисто .ре 19 и его сопротивлением. Этот ток создает па.дение напр жени  на резисторе 18, которое подаетс  на первый выход блока 1 управлени .

Одновременно сигнал низкого уровн  с входа выключени  поступает на первый и второй входы элемента ИЛИ 12 тем самым разрешаетс  управление по третьему его входу. Вследствие этого сигналы с входа логического управлени  блока 1 управлени , поступающие на третий вход элемент ИЛИ 12, преобразуютс  им в парафаэные логические уровни, которые через разв зывающие резисторы 20 и 21 поступают на второй и третий выходы формиров.ател .

При поступлении на вход выключени  блока 1 управлени  сигнала выключени  в виде высокого логического уровн  элемент ИЛИ 11 вырабатывает сигналы, закрывающие транзистор 13. Вследствие этого напр жение на первом выходе блока 1 управлени  относительно источника положительного напр жени  отсутствует. Одновременно сигнал выключени  в виде высокого логического уровн  поступает на пераый и второй входы элемента ИЛИ 12 и блокирует его третий вход. Вследствие этого элемент ИЛИ 12 независимо от логического уровн  на его третьем входе вырабатывает на втором выходе блока 1 управлени  высокий логический уровень, а на третьем - низкий логический уровень. Резисторы 15,19 и 16,17  вл ютс  нагрузочными и выходных цеп х элемента ИЛИ 11 и элемента ИЛИ 12 соответственно, а диод 14 применен дл  компенсации падени  напр жени  на переходе база - эмиттер транзистора 13. Формул а изобретени  Формирователь логических уровней с третьим состо нием, содержащий блок управлени , вход логического управлени  и вход выключени , подключенные к источникам соответствующих сигналов, первый, второй и третий транзисторы, базы которых соединены с первым, вторым и третьим выходами блока управление соответственно, эмиттер первого транзистора через первый резистор ц первый вход блока управлени  соединен с источником положительного напр жени , а объединенные между собой эмиттеры второго и третьего транзисторов через второй резистор и второй вход блока управлени  подключены к источнику отрицательного напр жени , первый, второй, третий и четвертый диоды, причем катод переого диода подключен к источнику напр жени  высокого логического уровн , аноды первого и третьего диодов объединены между собой и подключены к коллектору первого транзистора, а объединенные като ды второго и четвертого диодов подключены к коллектору второго транзистора, отличающийс  тем, что, с целью упрощени  и увеличени  выходного сопротивлени  в высокоимпедансном состо нии, анод второго диода подключен к источнику напр жени  низкого логического уровн , коллектор третьего транзистора - к общей шине, а объединеннь1е между собой катод третьего диода и анод четвертого диода  вл ютс  выходом формировател  логических уровней трех состо ний. В.Ьыкл, Bx.AQS.ynf).

Фи2.1

и Bbiwd

Bt Змклтенм

Claims (1)

1. Формула изобретения

   Формирователь логических уровней с третьим состоянием, содержащий блок управления, вход логического управления и вход выключения, подключенные к источникам соответствующих сигналов, первый, второй ^третий транзисторы, базы которых соединены с первым, вторым и третьим выходами блока управления соответственно, эмиттер первого транзистора через первый резистор vi первый вход блока управления соединен с источником положительного напряжения, а объединенные между собой эмиттеры второго и третьего транзисторов через второй резистор и второй вход блока управления подключены к источнику отрицательного напряжения, первый, второй, третий и четвертый диоды, причем катод первого диода подключен к источнику напряжения высокого логического уровня, аноды первого и третьего диодов объединены между собой и подключены к коллектору первого транзистора, а объединенные като? ды второго и четвертого диодов подключены к коллектору второго транзистора, отличающийся тем, что, с целью упрощения и увеличения выходного сопротивления в высокоимпедансном состоянии, анод второго диода подключен к источнику напряжения низкого логического уровня, коллектор третьего транзистора - к общей шине, а объединенные между собой катод третьего диода и анод четвертого диода являются выходом формирователя логических уровней трех состояний.