SU1725384A1 - Трехстабильный аналоговый коммутатор - Google Patents
Трехстабильный аналоговый коммутатор Download PDFInfo
- Publication number
- SU1725384A1 SU1725384A1 SU904853622A SU4853622A SU1725384A1 SU 1725384 A1 SU1725384 A1 SU 1725384A1 SU 904853622 A SU904853622 A SU 904853622A SU 4853622 A SU4853622 A SU 4853622A SU 1725384 A1 SU1725384 A1 SU 1725384A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- switch
- transistors
- inputs
- state
- emitters
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к радиоэлект ронным устройствам и может быть использовано в средствах обора и обработки информации и в средствах тестового контрол сверхбольших интегральных схем. Цель изобретени - подьГшениеФыетродей- стви и технологичности; аналогового коммутатора . Трехста&йльный коммутатор содержит преобразователе Т уровней уп- ра в л ю щи х с и гнало в, ком мутатор. 2 и н - формационных входов, токозгадающие элементы 3.-4..Й коммутатор 5 третье го состо ни . Выполнение коммутатора третьего состо ни на двух транзисторах разного типа проводимости и соединение их с транзисторами коммутатора информационных входов , а также с соответствующими выходами блока преобразовани уровней позволило уменьшить задержку ..сигнала в процессе коммутации, т.е. повысить быстродействие всего коммутатора. 1 ил. t
Description
Изобретение относитс к области радиоэлектронных устройств и может быть использовано в средствах сбора и обработки информации ив средствах тестового контрол сверхбольших интегральных схем (СБИС).
Цель изобретени - повышение быстродействи .
Схему транзисторов, содержащуюс в предлагаемом устройстве и представл ющую собой токовые ключи отличает от известной то, что на базы транзисторов подаютс уровни напр жени (уровни управл ющих сигналов), в то врем как в известной схеме на базу одного из трех транзисторов приложено форсированное посто нное напр жение, играющее роль опорного и задающего порог переключени дл других транзисторов.
К тому же коллекторы транзисторов в предлагаемом устройстве подсоединены к разным цеп м, не св занным с нулевой шиной , в отличие от известной, где два коллектора из трех соединены между собой, а все вместе через резисторы подключены к нулевой шине.
На чертеже показан предлагаемый коммутатор ,
Коммутатор содержит преобразователь 1 уровней управл ющих сигналов, коммутатор 2 информационных входов, токозадаю- щие элементы 3 и 4 и коммутатор 5 третьего состо ни .
Преобразователь уровней управл ющих сигналов содержит шесть стабилитронов 6-11, из которых катоды стабилитронов 6-9 через резисторы 12-15 подключены к положительному источнику питани , а аноды стабилитронов 6, 7, 10 и 11 через резисторы 16-19 подключены к отрицательному источнику питани , причем катод стабилитрона 7, точка соединени анода 8 и катода 10, а также точка соединени анода 9 и катода 11 подключены к входам устройства.
Преобразователь 1 уровней имеет шесть выходов, четыре из которых через резисторы 20-23 подключены к базам транзисторов 24-27 коммутатора 2 информационных входов, а два других через резисторы 28 и 29 подключены к базам транзисторов 30 и 13 коммутатора 5 третьего состо ни .
Однотипные транзисторы 24, 25, 30 и 26, 27, 31 коммутаторов 2 и 5 соединены между собой эмиттерами и через токозада- ющие элементы 3 и 4 подключены к разно- пол рным источникам питани .
Коллекторы разнотипных транзисторов 24, 26 и 25, 27, коммутатора 2 соединены между собой через управл ющие диагонали диодных мостов 32 и 33 соответственно, выходы которых соединены между собой и подключены через вспомогательный резистор к выходу 34 устройства, а входы подключены к первому 35 и второму 36
информационным входам устройства.
Принцип действи предлагаемого устройства состоит в следующем.
На управл ющие входы 37-40 устройства подаетс определенна комбинаци логических управл ющих сигналов/которые с помощью преобразовател 1 преобразуют-, с в уровни, необходимые дл управлени транзисторами коммутаторов 2 и 5.
В зависимости от того, в какую цепь
будет ответвл тьс ток токозадающего элемента 3 (аналогично из какой цепи будет вытекать ток токозадающего элемента 4), выход трехстабильного коммутатора будет подключен или к одному из двух информационных входов, или перейдет в высокоимпедансное состо ние.
Если, например, открыты транзисторы
24и 26, а остальные закрыты, то токи токо- задающих элементов будут протекать через
диодный мост 32, в результате чего потенциал выхода 34 будет соответствовать потенциалу входа 35 (первое состо ние). В другом случае, когда открыты транзисторы
25и 27 и Остальные закрыты (дл транзисто- ров 30 и 31 допускаетс квазивыключенное
состо ние, что не отражаетс на работоспособности схемы), токи протекают через диодный мост 33, в результате чего потенциал выхода 34 соответствует потенциалу входа
36 (второе состо ние).
И, наконец, если открыты транзисторы 30 и 31, а остальные закрыты, то ток через диодные мосты отсутствует, следовательно, выход переходит в высокоимпедансное состо ние (третье состо ние) или, иначе говор , оба информационных входа 35 и 36 отключены от выхода.
Пример. Предположим, коммутатор работает в режиме коммутации информационных сигналов с входов 35 и 36 на выход, дл чего на управл ющие входы коммутатора подана комбинаци логических уровней
Эср.логики.
0
Bx.37U -1,6B Вх.38 U
0,8 В Вх.39 U - - 0,8 В
(1)
Bx.40U° -1,6 В
где логическа единица;
U°-логический нуль.5 На входы 38 и 40 по отношению к вхог дам 37 и 39 соответственно всегда подаютс инверсные сигналы.
Тогда, с учетом напр жени стабилизации стабилитронов, напр жени на базах транзисторов 24.25 и 30 будут следующими:
Ub2f UCT9-1,6B
Ш
25
(2)
UcTB-0,8B.(3)
UЈ %UCT -0.8B,(4)
где UCT , UCT , UCT - напр жени стабилизации стабилитронов 7-9.
Напр жение в точке соединени эмиттеров будет приведено к меньшему из напр жений, действующих на базах транзисторов, соединенных эмиттерами.
С учетом св занного и (2), (3) напр же- ние на эмиттере будет
иэ UCT- 1,6 В + 0,7 UCT-0,9. (5) Из сравнени (5)с (2) - (4) видно, что транзисторы 25 и 30 будут закрыты, транзистор 24 открыт, ток токозадающего элемента 3 будет ответвл тьс в цепь с диодным мостом 32 и на выход будет передаватьс сигнал с входа 35.
При другом сочетании сигналов на входах 39 и 40 будет открыт транзистор 25 и ток будет ответвл тьс в цепь с диодным мостом 33, в результате чего на выход будет передаватьс сигнал с входа 36.
Аналогично работают транзисторы 26,. 27 и 31.
В режиме работы коммутатора, когда выход переходит в высокоимпедансное состо ние , транзисторы 30 и 31 открыты, а остальные закрыты.У
Дл того, чтобы закрыть, предположим. транзисторы 24 и 25, необходимо понизить напр жение в точке соединени эмиттеров до значени , приблизительно равного меньшему из значений, действующих на базах выражени (2) и (3). Это достигаетс за счет того, что напр жени стабилизации стабилитронов 6 и 7 выбираютс на 0,3-0,4 В меньше напр жений стабилизации стабилитронов 8,9 и 10, 11, т.е. с учетом услови UcT° UCT9
UcT7-UcT8-(0,3-0,5).(6)
Тогда на базе транзистора 30 приложено напр жение
UB30 Уст7 - 1,6- В Ucr8 - (1,9 - 2,1) В (7) Теперь напр жение в точке соединени эмиттеров прив зываетс к напр жению на базе транзистора 30, которое равно КэЗО Uct8 - (1,9-2,1) В + 0.7 В UcT-(1,2-1,4)B.(8)
Если сравнить (8) и (2), (3), то становитс очевидным то, что транзисторы 24 и 25 надежно закрыты, и, следовательно, ток токозадающего элемента 3 шунтируетс транзистором 30.
Claims (1)
- Аналогично работает транзистор 31 совместно с транзисторами 26 и 27. Формула изобретени Трехстабильный аналоговый коммутатор , содержащий блок преобразовани уровней управл ющих сигналов, входы которого соединены с управл ющими входами устройства, коммутатор информационных входов, содержащий по два транзистора разного типа проводимости, причем однотипные транзисторы соединены между собой эмиттерами и через токозадающие элементы подключены к разнопол рным источникам питани , базы через резисторы подключены к соответствующим выходам блока преобразовани уровней, а коллекторы разнотипных транзисторов соединены между собой через диагонали диодных мостов , выходы которых соединены с выходом устройства, а входы подключены к информационным входам устройства, а также коммутатор третьего состо ни , отличающий- с тем, что, с целью повышени быстродействи , коммутатор третьего состо ни выполнен на двух транзисторах разного типа проводимости, эмиттеры которых соединены с точками соединени эмиттеров транзисторов соответствующего типа проводимости коммутатора информационных входов, базы подключены к соответствующим выходам блока преобразовани уровней , а коллекторы соединены между собой.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904853622A SU1725384A1 (ru) | 1990-07-23 | 1990-07-23 | Трехстабильный аналоговый коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904853622A SU1725384A1 (ru) | 1990-07-23 | 1990-07-23 | Трехстабильный аналоговый коммутатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1725384A1 true SU1725384A1 (ru) | 1992-04-07 |
Family
ID=21528958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904853622A SU1725384A1 (ru) | 1990-07-23 | 1990-07-23 | Трехстабильный аналоговый коммутатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1725384A1 (ru) |
-
1990
- 1990-07-23 SU SU904853622A patent/SU1725384A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1088120, кл. Н 03 К 17/60,1982. Устройство тестового контрол СБИС типа МТС-11, ЧСФР. 1980, рис.1. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4518876A (en) | TTL-ECL Input translation with AND/NAND function | |
EP0372087A1 (en) | Driver circuit | |
KR100292454B1 (ko) | 집적 반도체 회로 | |
KR950002090B1 (ko) | 논리 레벨 변환기 회로 | |
US5485116A (en) | Power diverting circuit | |
SU1725384A1 (ru) | Трехстабильный аналоговый коммутатор | |
WO1992002985A1 (en) | Three terminal non-inverting transistor switch | |
US6518821B2 (en) | Parallel circuit comprising a plurality of IGBTs | |
JPH0573292B2 (ru) | ||
EP0154628A1 (en) | Ttl flip-flop | |
RU2721386C1 (ru) | Триггерный двухступенчатый R-S триггер | |
EP0207429A3 (en) | Input circuit for fet logic | |
DE3280314D1 (de) | Abtast- und halteschaltung. | |
SU1309301A1 (ru) | Схема согласовани уровней ТТЛ-ЭСЛ | |
US5059826A (en) | Voltage threshold generator for use in diode load emitter coupled logic circuits | |
US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
RU1793541C (ru) | Коммутирующее устройство | |
SU869042A1 (ru) | Электронный ключ (его варианты) | |
SU1051717A1 (ru) | Полупроводниковый ключ | |
SU1410006A1 (ru) | Источник тока | |
SU1378049A1 (ru) | Мажоритарный элемент | |
US6420804B1 (en) | Circuit for switching direction of current | |
SU1714794A1 (ru) | Формирователь логических уровней с третьим состо нием | |
KR950005021B1 (ko) | 레벨변환회로 | |
SU1202019A1 (ru) | Двухтактный усилитель мощности |