SU1734122A1

SU1734122A1 - Адресный формирователь

Info

Publication number: SU1734122A1
Application number: SU904802945A
Authority: SU
Inventors: Вячеслав Сергеевич Алисейко; Анатолий Анатольевич Львович; Павел Сергеевич Приходько
Original assignee: Научно-исследовательский институт молекулярной электроники
Priority date: 1990-03-16
Filing date: 1990-03-16
Publication date: 1992-05-15

Abstract

Изобретение относитс к микроэлектронике и может быть использовано при построении адресных формирователей ТТЛ- типа. Целью изобретени вл етс повышение надежности адресного формировател . Поставленна цель достигаетс тем, что формирователь содержит третий резистор 13, второй диод 8, третий диод 9 с соответствующими св з ми. При наличии разбаланса контактных сопротивлений транзистор, имеющий завышенное сопротивление эмиттера, удерживаетс в насыщении за счет уменьшени его тока коллектора. Это обеспечиваетс за счет перераспределени тока, протекающего через третий резистор 13. В результате функционирование формировател не нарушаетс . 1 ил. ч Ё СО ю N

Description

Изобретение относитс к микроэлектронике и может быть использовано при построении адресных формирователей ТТЛ-типа.

Известен адресный формирователь, представл ющий собой два последовательно соединенных сложных инвертора на основе стандартных вентилей типа ТТЛ.

Недостатком такого адресного формировател вл етс большое врем задержки до пр мого выхода, так как необходимо, чтобы последовательно переключились два ТТЛ вентил .

Этот недостаток устран етс при подключении входа второго инвертора к внутренней точке первого инвертора. Дл этого используетс дополнительный транзистор св зи, база-эмиттерный переход которого подключен параллельно база-эмиттерному переходу фазорасщепительного транзистора , а коллектор подключен к входу второго инвертора. Недостаток известного адресного формировател св зан с возможным разбросом сопротивлени контакта к эмиттеру. При этом возникает перехват тока в один из транзисторов, имеющий низкое сопротивление контакта к эмиттеру. Это приводит к тому, что транзистор, имеющий высокое сопротивление эмиттера, не входит в насыщение , напр жение на его коллекторе повышаетс и это может привести к нарушению работы адресного формировател .

Целью изобретени вл етс повышение надежности адресного формировател .

Поставленна цель достигаетс тем, что в адресный формирователь, содержащий первый инвертор, состо щий из четырех транзисторов, двух резисторов и первого диода, анод которого соединен с эмиттером первого транзистора, база которого соединена с первым выводом первого резистора и коллектором второго транзистора, а коллектор соединен с вторым выводом первого резистора и подключен к шине питани первого инвертора, к шине нулевого потенциала которого подключен эмиттер третьего транзистора, коллектор которого соединен с катодом первого диода и вл етс инверсным выходом формировател , а база соединена с эмиттерами второго и четвертого транзисторов и с первым выводом второго резистора, второй вывод которого соединен с эмиттером третьего транзистора, база второго транзистора вл етс входом формировател и соединена с базой четвертого транзистора, второй инвертор, выход которого вл етс пр мым выходом формировател , а вход соединен с коллектором четвертого транзистора первого инвертора, введены в первый инвертор третий резистор , второй и третий диоды, аноды которых соединены с первым выводом третьего резистора , второй вывод которого соединен с коллектором первого транзистора, база которого соединена с катодом второго диода, катод третьего диода соединен с входом второго инвертора.

На чертеже приведена схема устройства .

Устройство содержит первый 1 и второй 2 инверторы. Первый инвертор 1 состоит из четырех транзисторов 3-6, трех диодов 7 - 9, трех резисторов 10 - 12, анод первого диода 7 соединен с эмиттером первого транзистора 3, база которого соединена с первым выводом первого резистора 10 и коллектором второго транзистора 4, а коллектор соединен с вторым выводом первого резистора 10 и подключен к шине питани первого инвертора, к шине нулевого потенциала которого подключен эмиттер третьего

транзистора 5, коллектор которого соединен с катодом первого диода 7 и вл етс инверсным выходом формировател , а база соединена с эмиттерами второго 4 и четвертого 6 транзисторов и с первым выводом

второго резистора 11, второй вывод которого соединен с эмиттером третьего транзистора 5, база второго транзистора 4 вл етс входом формировател и соединена с базой четвертого транзистора 6, выход

второго инвертора 2 вл етс пр мым выходом формировател , а вход соединен с коллектором четвертого транзистора 6 первого инвертора 1, аноды второго 8 и третьего 9 диодов первого инвертора соединены с первым выводом третьего резистора 13, второй вывод которого соединен с коллектором первого транзистора 3, база которого соединена с катодом второго диода 8, а катод третьего диода 9 соединен с входом второго

инвертора.

Устройство работает следующим образом .

При отсутствии разбаланса сопротивле- ний контакта к эмиттеру у транзисторов 4 и 6 ток резистора 13 делитс поровну между коллекторами 4 и 6 (если резисторы 10 и 12 имеют одинаковый номинал). При увеличении контактного сопротивлени к эмиттеру 6 происходит перехват тока в транзистор 4. Так как ток коллектора транзистора 4 ограничен резистором 12, то практически весь ток базы втекает в базу транзистора 4, а ток базы 6 уменьшаетс . Это приводит к выходу из насыщени транзистора 6 (что особенно часто наблюдаетс при снижении коэффициента усилени под воздействием низких температур и радиации). В результате потенциал на коллекторе 6 увеличиваетс , диод 9 закрываетс и весь ток резистора 13 начинает втекать в транзистор 4, что приводит к некоторому увеличению тока базы 6 при одновременном уменьшении тока коллектора 6. Таким образом, транзистор 6 снова стремитс войти в насыщение. Резисторы 10 и 12 необходимо выбрать как можно большего номинала (их номинал определ етс необходимым уровнем лог. 1 на выходе адресного формировател дл конкретной схемотехнической реализации дешифратора), а резистор 13 необходимо выбрать как можно меньшего номинала (он ограничиваетс требовани ми по току потреблени и степени насыщени выходных транзисторов).

Таким образом, введение диодов 8 и 9, катоды которых подключены к коллекторам транзисторов 4 и 6, а аноды которых соединены с резистором 13, второй конец которого соединен с источником питани , позвол ет увеличить надежность и выход годных в процессе производства за счет предотвращени выхода из насыщени транзисторов 4 и 6 при наличии разбаланса сопротивлений в эмиттере одного из этих транзисторов.

Claims

Формула изобретени Адресный формирователь, содержащий два инвертора, первый из которых состоит

из четырех транзисторов, двух резисторов и первого диода, анод которого соединен с эмиттером первого транзистора, база которого соединена с первым выводом первого резистора и коллектором второго транзистора , а коллектор соединен с вторым выводом первого резистора и подключен к шине питани , эмиттер третьего транзистора подключен к шине нулевого потенциала, а коллектор соединен с катодом первого диода и вл етс инверсным выходом адресного формировател , база третьего транзистора соединена с эмиттерами второго и четвертого транзисторов и с первым выводом второго резистора, второй вывод которого соединен с эмиттером третьего транзистора , база второго транзистора вл етс входом адресного формировател и соединена с базой четвертого транзистора, выход второго инвертора вл етс пр мым выходом адресного формировател , а вход соединен с коллектором четвертого транзистора первого инвертора, отличающийс тем. что, с целью повышени надежности, первый инвертор содержит третий резистор, второй и третий диоды, аноды которых соединены с первым выводом третьего резистора , второй вывод которого соединен с коллектором первого транзистора, база которого соединена с катодом второго диода, катод третьего диода соединен с входом второго инвертора.