KR870002584A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR870002584A
KR870002584A KR1019850005763A KR850005763A KR870002584A KR 870002584 A KR870002584 A KR 870002584A KR 1019850005763 A KR1019850005763 A KR 1019850005763A KR 850005763 A KR850005763 A KR 850005763A KR 870002584 A KR870002584 A KR 870002584A
Authority
KR
South Korea
Prior art keywords
low
weed
driver
commissioner
selection
Prior art date
Application number
KR1019850005763A
Other languages
English (en)
Other versions
KR900004633B1 (ko
Inventor
요시노리 오까지마
도모하루 아와야
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870002584A publication Critical patent/KR870002584A/ko
Application granted granted Critical
Publication of KR900004633B1 publication Critical patent/KR900004633B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 다른 ECL 메모리 장치의 개략적 회로도,
제2도내지 2D도는 본 발명 실시예의 주요부의 다이어 그램과 그의 레벨 다이어 그램.
제3도는 ECL 회로에서 온도 제수를 설명 하기 위한 접속 다이어 그램,
도면의 주요부분에 대한 부호의 설명
WD:위드선 드라이버부 6:메모리셀

Claims (9)

  1. 고전위원(V cc ),
  2. 저전위원(VEE),
  3. 상기 고전위원보다 소정 전위 만큼 더 낮은 선택레벨로 선택 위드선의 전위를 만들기 위해 어드레스 신호를 수신하고 상기 고전위원에 접속된 위드선 드라이버부, 및 상기 위드선에 접속된 다수의 메모리셀로 구성되어, 상기 저전위원이 제1 지전위원 또는 더 낮은 제2 저전위원에 접속될수 있고, 다수의 드라이버 트랜지스터는 다수단의 구조를 가능하게 하도록 상기 위드선 드라이버부에 제공되며, 상기 제1 저전위원이 상기 저전위원에 접속될 경우의 드라이버 트랜지스터 단의 수는 상기 제2 전위원이 접속될 경우의 수보다 더작게 이루어지고, 상기 제1 지전위원이 접속될 경우의 위드선의 선택 레벨은 상기 제2 저전위원이 접속될 경우보다 더 높게 이루어지는 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 선택 신호를 상기 위드선 드라이버부에 공급하기 위한 드라이버 게이트 회로를 더 갖추고 있으며, 상기 드라이버 트랜지스터의 각각은 상기 고전위원에 접속된 콜렉터, 상기 선택 신호를 수신하도록 선택된 베이스, 및 상기 위드선에 접속된 에미터로 이루어져 있고, 상기 드라이버 게이트 회로는 고전력 소자 수단(R1, R2)및 저전력 소자 수단(R1′, R2′)으로 이루어져 있으며, 상기 고전력 소자 수단은 상기 제1저전위원이 상기 저전위원에 접속될 경우 접속되어 사용되며, 상기 저전력 소자 수단은 상기 제2저전위원이 상기 저전위원에 접속될 경우 접속되어 사용되어 지는 것을 특징으로 하는 반도체 메모리장치.
  5. 제1항에 있어서, 레벨 시프트 수단(D)은 비트선 드라이버에 제공되며, 상기 레벨 시프트 수단은 상기 제2 저원위원이 접속될 경우 사용되고 상기 제1 저전위원이 접속될 경우 사용되지 않는 것을 특징으로 하는 반도체 메모리장치.
  6. 고전위원(V cc )
  7. 저전위원,
  8. 상기 고전위원 보다 소정전위만큼 더 낮은 선택레벨로 선택 위드선의 전위를 만들기 위해 어드레스 신호를 수신하고 상기 고전위원에 접속된 위드선 드라이버부, 및 상기 위드선에 접속된 다수의 메모리셀로 구성되어, 상기 저전위원이 제1 저전위원 또는 더 낮은 제2 저전위원에 접속될 수 있고, 다수의 드라이버 트랜지스트는 나중에 제공된 배선에 의해 다수단의 구조를 가능하게 하도록 상기 위드선 드라이버부에 제공되며, 상기 제1 저전위원이 사용된 제품에서의 드라이버 트랜지스터 단의 수는 상기 제2 전위원이 사용되는 제폼보다 더 작게 이루어질 수 있는 것을 특징으로 하는 반완성된 반도체 메모리 장치.
  9. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850005763A 1984-08-10 1985-08-09 반도체 메모리 장치 KR900004633B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59167395A JPS6145491A (ja) 1984-08-10 1984-08-10 半導体記憶装置
JP167395 1984-08-10

Publications (2)

Publication Number Publication Date
KR870002584A true KR870002584A (ko) 1987-03-31
KR900004633B1 KR900004633B1 (ko) 1990-06-30

Family

ID=15848901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850005763A KR900004633B1 (ko) 1984-08-10 1985-08-09 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4740918A (ko)
EP (1) EP0171292B1 (ko)
JP (1) JPS6145491A (ko)
KR (1) KR900004633B1 (ko)
DE (1) DE3584594D1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165696A (ja) * 1986-12-27 1988-07-08 日本鋼管株式会社 非開削管推進工法における掘削体の方向修正用機構
JPS63266692A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体記憶装置
JPS6474823A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Emitter follower circuit
US4984211A (en) * 1988-02-16 1991-01-08 Texas Instruments Incorporated Battery backup bus scheme for an ECL BiCMOS SRAM
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
US6198670B1 (en) 1999-06-22 2001-03-06 Micron Technology, Inc. Bias generator for a four transistor load less memory cell
US8929128B2 (en) * 2012-05-17 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and writing method of the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3365707A (en) * 1967-06-23 1968-01-23 Rca Corp Lsi array and standard cells
US3898630A (en) * 1973-10-11 1975-08-05 Ibm High voltage integrated driver circuit
GB1595451A (en) * 1976-11-26 1981-08-12 Solartron Electronic Group Multi function patch pin circuit
DE2855744C3 (de) * 1978-12-22 1982-02-18 Siemens AG, 1000 Berlin und 8000 München MOS-integrierte Schaltungsanordnung zur Unterdrückung von in Wortleitungstreibern von Halbleiterspeicher fließenden Ruheströmen
JPS5843836B2 (ja) * 1979-12-21 1983-09-29 富士通株式会社 デコ−ダ回路
JPS5884445A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 大規模集積回路
US4627034A (en) * 1984-11-09 1986-12-02 Fairchild Camera And Instrument Corporation Memory cell power scavenging apparatus and method

Also Published As

Publication number Publication date
JPS6145491A (ja) 1986-03-05
DE3584594D1 (de) 1991-12-12
EP0171292A2 (en) 1986-02-12
EP0171292A3 (en) 1989-01-25
JPH0467720B2 (ko) 1992-10-29
KR900004633B1 (ko) 1990-06-30
EP0171292B1 (en) 1991-11-06
US4740918A (en) 1988-04-26

Similar Documents

Publication Publication Date Title
KR850000800A (ko) 마스터 슬라이스 집적회로 장치
KR850004879A (ko) 반도체 메모리
KR900003895A (ko) 반도체메모리셀 및 반도체메모리장치
KR850000798A (ko) 반도체 집적회로 장치
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
KR870002584A (ko) 반도체 메모리 장치
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR850000126A (ko) 반도체 메모리장치
US4349895A (en) Decoder circuit of a semiconductor memory device
KR930014992A (ko) 하나이상의 메모리 셀을 구비한 반도체 장치
KR870010550A (ko) 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀
JPS5641584A (en) Semiconductor memory unit
KR840003892A (ko) 동적방전 회로로 이루어진 반도체 메모리
EP0011961A1 (en) Three-state output circuit
KR950010097A (ko) 반도체 집적 회로 장치
KR850008239A (ko) 반도체 기억장치
KR890012319A (ko) 반도체 집적 회로장치
KR920011006B1 (ko) 반도체 집적회로 장치
KR860002827A (ko) 적응성이 향상된 반도체 메모리장치
KR920010945A (ko) 논리회로 및 그것을 사용한 반도체 장치
US4791382A (en) Driver circuit
KR840004308A (ko) 반도체 기억장치
JPH0684345A (ja) デコーダ−ドライバ回路
KR880000970A (ko) 개선된 메모리셀 회로
KR840007196A (ko) 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee