KR860002827A - 적응성이 향상된 반도체 메모리장치 - Google Patents

적응성이 향상된 반도체 메모리장치 Download PDF

Info

Publication number
KR860002827A
KR860002827A KR1019850007053A KR850007053A KR860002827A KR 860002827 A KR860002827 A KR 860002827A KR 1019850007053 A KR1019850007053 A KR 1019850007053A KR 850007053 A KR850007053 A KR 850007053A KR 860002827 A KR860002827 A KR 860002827A
Authority
KR
South Korea
Prior art keywords
output
memory cell
initial data
memory device
input terminal
Prior art date
Application number
KR1019850007053A
Other languages
English (en)
Other versions
KR900000166B1 (en
Inventor
다미오 미야무라
다까시 오오까와
Original Assignee
야마모도 다꾸마
후지쓰 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시기가이샤 filed Critical 야마모도 다꾸마
Publication of KR860002827A publication Critical patent/KR860002827A/ko
Application granted granted Critical
Publication of KR900000166B1 publication Critical patent/KR900000166B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

적응성이 향상된 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 반도체 메모리장치와 블록도.
제4도는 제3도의 반도체 메모리장치의 일부를 보여주는 회로도.
제5도는 제4도의 논리회로와 초기 데이타 메로리셀을 보여주는 회로도 및 진리표.
* 도면의 주요부분에 대한 부호의 설명
14 : 실메모리셀 15 : 멀티플렉서
16 : 스위칭수단 23 : 초기메모리셀
170 : 출력 레지스터: 초기화 입력신호

Claims (6)

  1. 복수개의 실메모리셀을 갖춘 메모리셀 어레이; 상기 메모리셀 어레이의 출력을 선택하기 위한 멀티플렉서수단; 상기 멀티플렉서에 의해 선택된 상기 출력을 수신하여 수신된 데이타를 기억하기 위한 출력 레지스터수단; 데이타의 기입을 가능하게 하는 초기 데이타 메모리셀; 상기 출력 레지스터수단에 상기 초기 데이타 메모리셀로 기록된 데이타를 설정하기 위한 제어신호를 제공하기 위한 초기화 입력단자; 및 상기 제어신호가 상기 초기화 입력단자에 공급될때 상기 초기 데이타 메모리셀에 기록된 데이타에 따라서 소정전위를 가진 출력 신호를 상기 출력 레지스터수단에 공급하기 위한 초기 데이타 스위칭 회로수단으로 구성되며, 상기 초기 데이타스위칭 회로수단의 상기 출력 신호의 소정단위는 상기 메모리셀 어레이로부터 상기 멀티플렉서 수단을 통하여 공급된 출력 신호의 전위와 다르며, 상기 출력 레지스터는 상기 제어신호가 초기화 입력단자에 공급될때 상기 메모리셀 어레이로부터의 출력 신호에 관계없이 상기 초기 데이타 스위칭회로수단의 출력 신호에 의해 설정되도록 적합하게 되어 있는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 초기 데이타 메모리셀은 논리변형 메모리셀로 이루어지며, 상기 초기 데이타 스위칭 회로수단은 제1 및 제2 NAND게이트로 이루어지며, 초기화 입력신호는 상기 제1 및 제2 NAND게이트 양쪽의 제1입력단자에 공급되고, 상기 제2NAND게이트의 출력은 상기 제1NAND게이트의 제2입력단자에 공급되며, 상기 논리변형 메모리셀의 단자는 상기 제2 NAND게이트의 제2입력단자에 접속되어 있는 것을 특징으로 하는 반도체 메모리장치 .
  3. 제1항에 있어서, 상기 초기 데이타 스위칭 회로의 출력은 다이오드(D2,D4)를 통하여 상기 출력 레지스터수단의 입력에 결합되어 있으며 상기 멀티플렉서에 의해 선택된 출력은 다이오드(D5,D6)를 통하여 상기 출력 레지스터수단의 상기 입력에 결합되는 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 초기 데이타 메모리셀은; 제1 N+형층, N+형 에피택셜층, P+형층 및 제2 N+형층이 하부면으로부터 상부면으로 그위에 적층되어 있는 P형 기판; 프로그램 회로에 접속된 제1전극; 접지에 접속된 제2전극; 및 상기 제2전극이 중간에 위치된 제1 및 제2절연층으로 이루어지는 것을 특징으로 하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 실메모리셀은; 제1N+형층, N+형 에피택셜층, P+형층 및 제2 N+형층이 하부면으로부터 상부면으로 그위에 적층되어 있는 P형기판; 프로그램 회로로부터 뻗어있는 비트선에 접속된 제2전극; 워어드선에 접속된 제2전극; 및 상기 제2전극이 중간에 위치된 제1 및 제2절연층으로 이루어지는 것을 특징으로 하는 반도체 메모리장치.
  6. 제1항에 있어서, 상기 출력 레지스터수단은 마스터 플립플롭회로, 입력이 상기 마스터 플립플롭의 출력단자에 접속되어 있는 슬레이브 플립플롭 및 상기 슬레이브 플립플롭 회로의 입력단자와 접지단자 사이에 접속된 고저항의 저항으로 이루어지는 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8507053A 1984-09-25 1985-09-25 Semiconductor memory device promoted the adaptibility KR900000166B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59198607A JPS6177914A (ja) 1984-09-25 1984-09-25 半導体記憶装置
JP59-198607 1984-09-25

Publications (2)

Publication Number Publication Date
KR860002827A true KR860002827A (ko) 1986-04-30
KR900000166B1 KR900000166B1 (en) 1990-01-23

Family

ID=16394003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8507053A KR900000166B1 (en) 1984-09-25 1985-09-25 Semiconductor memory device promoted the adaptibility

Country Status (5)

Country Link
US (1) US4694431A (ko)
EP (1) EP0177395B1 (ko)
JP (1) JPS6177914A (ko)
KR (1) KR900000166B1 (ko)
DE (1) DE3579654D1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879680A (en) * 1985-10-18 1989-11-07 Texas Instruments Incorporated Multi-slave master-slave flip-flop
US5313420A (en) * 1987-04-24 1994-05-17 Kabushiki Kaisha Toshiba Programmable semiconductor memory
US5230058A (en) * 1989-12-05 1993-07-20 Zilog, Inc. IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors
US5270973A (en) * 1990-08-06 1993-12-14 Texas Instruments Incorporated Video random access memory having a split register and a multiplexer
US5535367A (en) * 1991-03-04 1996-07-09 Motorola, Inc. Demultiplexing initialization data to be transferred to memory through a plurality of registers with error detection data
US6445606B1 (en) * 2001-05-10 2002-09-03 Koninklijke Philips Electronics N.V. Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor
US20050127107A1 (en) * 2001-09-21 2005-06-16 Pierre Mbonyumuhire Dosing device with a medium reservoir and a pump device
US7200743B1 (en) 2002-09-30 2007-04-03 Mindspeed Technologies, Inc. Simultaneous initialization of a plurality of memory elements from among a plurality of initialization values
KR20150025782A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 컴퓨터 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346576B2 (ko) * 1974-05-09 1978-12-14
JPS55142475A (en) * 1979-04-23 1980-11-07 Fujitsu Ltd Decoder circuit

Also Published As

Publication number Publication date
DE3579654D1 (de) 1990-10-18
JPS6177914A (ja) 1986-04-21
EP0177395A3 (en) 1988-07-06
US4694431A (en) 1987-09-15
EP0177395B1 (en) 1990-09-12
KR900000166B1 (en) 1990-01-23
EP0177395A2 (en) 1986-04-09

Similar Documents

Publication Publication Date Title
US3703710A (en) Semiconductor memory
JPS6229928B2 (ko)
KR910005315A (ko) 공통제어게이트 구동회로를 갖춘 nand셀형 prom
KR900008526A (ko) 반도체 기억장치
GB2067836A (en) Control signal generating circuit and a semiconductor integrated circuit including such a circuit
US4174541A (en) Bipolar monolithic integrated circuit memory with standby power enable
EP0257926A3 (en) Electronic arrays having thin film line drivers
US4084152A (en) Time shared programmable logic array
KR900003895A (ko) 반도체메모리셀 및 반도체메모리장치
US3623023A (en) Variable threshold transistor memory using pulse coincident writing
JP2569777B2 (ja) 入力信号切り換え回路
KR850004855A (ko) 반도체 메모리 장치
KR860002827A (ko) 적응성이 향상된 반도체 메모리장치
US4458163A (en) Programmable architecture logic
KR920017118A (ko) 불휘발성 반도체 기억장치
EP0098079B1 (en) Semiconductor memory device with redundancy decoder circuit
JPS5911995B2 (ja) 電気的情報記憶装置
US4322640A (en) Three-state output circuit
ATE65339T1 (de) Integrierter halbleiterspeicher.
US3626390A (en) Minimemory cell with epitaxial layer resistors and diode isolation
GB1292355A (en) Digital data storage circuits using transistors
EP0001164A1 (en) Integrated read-only memory
US3725881A (en) Two terminal bipolar memory cell
US4138739A (en) Schottky bipolar two-port random-access memory
JP2020521265A (ja) 相補型抵抗スイッチのための書き込み装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930109

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee