JPS62207021A - トランジスタのベ−ス駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力変換器等にスイッチング素子として利用
されるパワートランジスタのベース駆動回路に関する。

〔従来の技術〕

パワートランジスタの高速スイッチングに通したベース
駆動回路として第５図に示すようなベース電流節約形ベ
ース駆動回路が知られている。第６図はその動作波形図
を示す。

図中１はスイッチ素子としてのパワートランジスタ、２
．３はこのパワートランジスタ１をベース駆動するため
の順バイアス用トランジスタ２と逆バイアス用トランジ
スタ３で、該トランジスタ２．３はベース同士、エミッ
タ同士を接続し、コレクタ間には順バイアス用電源４と
逆バイアス用電源５が直列に接続される。

そしてオン、オフ指令器８は抵抗７を介してトランジス
タ２，３のベース同士の接続中点に接続され、一方エミ
ッタ同士の接続中点はパワートランジスタ１のベースに
、電源４．５の接続中点はパワートランジスタ１のエミ
ッタに接続される。

また、順バイアス用トランジスタ２のベースとパワート
ランジスタ１のコレクタとの間にはコレクタキャッチャ
ダイオード６が接続される。

図中１ａはパワートランジスタ１の逆並列ダイオード、
１ｂはベース、エミッタ間抵抗を示す。

オン、オフ指令器８からのオン指令信号は抵抗７を介し
て順バイアス用トランジスタ２のベースに与えられ、２
をオンさせると順バイアス電源４から２を経てパワート
ランジスタ１をオンさせる。

順バイアス用トランジスタ２に供給されるベース電流の
うち余分なものは、前記コレクタキャッチャダイオード
６を介してパワートランジスタ１のコレクタに流れ、こ
のトランジスタ１のオン動作を活性領域で制御し、ター
ンオフを速くする。

このようなベース電流節約形ベース駆動回路で駆動され
たパワートランジスタ１のベースコレクタ電圧ＶＣＢは
下記（１）式で、またオン電圧ＶＣＥは（２）式で与え
られる。

ＶＣＢ＝ＶＢＥ２ＶＣＤ　　　　−（１）Ｖ　Ｃ［ｉ＝
　Ｖ　ＢＥ＋　Ｖ　ＢＦ２　−　Ｖ　ＣＤ・・・　（２
）ただし、ＶＢＥはパワートランジスタ１のベース、エ
ミッタ間電圧、ＶＢＥ２は順バイアス用トランジスタ２
のベース、エミッタ間電圧であり、ＶＣＤはコレクタキ
ャッチャダイオード６の順方向降下である。

また、パワートランジスタ１の定常状態における（第２
図のｔ３の期間）ベース電流（ｉＢ　）はコレクタ電流
（ｉ　ｃ）をその直流電流増幅率で除算して得られる値
しか流れないので、従来のベース電流一定方式のベース
駆動回路に比べて、ベース電流を減らすことができるの
で、ベース駆動回路の損失も当然減少するし、パワート
ランジスタ１の動作を活性状態にしてターンオフ時間を
短縮できる長所を有する。

〔発明が解決しようとする問題点〕

しかしながら、第５図に示す従来のベース電流節約形ベ
ース駆動回路では、ターンオフタイムが長くなるという
欠点が依然として存在する。

（イ）第１に、パワートランジスタ１がターンオンする
際、その動作遅れがあるため、そのオン電圧が低下し、
コレクタキャッチャダイオード６へ、オン、オフ指令器
８からの電流から順バイアストランジスタ２のベース電
流として必要な分を除いた余分な電流が流れ始めるまで
、即ちパワートランジスタ１のオン電圧が制御され始め
るまでに、〔第２図ではｔｌに相当の〕時間が存在する
。この間順バイアス電流ｔＢは順バイアス用トランジス
タ２等の通電能力で決まる最大値に近い大きな値になる
。パワートランジスタ１のオン電圧が低下し、コレクタ
キャッチャダイオード６ヘオン、オフ指令器８からの電
流が流れ始めると前記ｉＢは減少し始める。順バイアス
トランジスタ２等の遅れ及び順バイアス回路内のインダ
クタンスがあることも手伝ってパワートランジスタ１の
ベースには余分なベース電流が流れるので、パワートラ
ンジスタが飽和状態である期間、第２図ではｔ２の期間
がある。パワートランジスタ１のコレクタ電流が小さい
時程この期間は長くなる傾向がある。

このようにパワートランジスタが飽和している時にター
ンオフ指令がくると、ターンオフ時間が長くなってしま
う。

特にパワートランジスタ１が多重ダーリントン接続の場
合、最前段トランジスタが飽和した状態でターンオフし
、ターンオフ時損失が最前段トランジスタに集中してし
まうと、特に高周波では最前段の素子が破損する恐れが
ある。

（ロ）第２に、パワートランジスタが第４図のようなイ
ンバータ装置に使用され、その負荷がモータ、トランス
等、インダクタンスを含む場合、そのインバータの動作
モードによっては、パワートランジスタがオン期間でも
負荷電流がパワートランジスタに流れず、これと逆並列
に接続されているダイオードに流れる場合がある。例え
ば第４図では、パワートランジスタ１５．１７がオン状
態で矢印方向の負荷電流Ｉｏが流れていて、パワートラ
ンジスタ１５をオフした場合、ベース駆動１８にオン信
号を入れても負荷電流Ｉｏはパワートランジスタ１には
流れずこれと逆並列に接続されたダイオード１ａに流れ
る。

このような場合、当然パワートランジスタ１のオン電圧
は負になっているため、オン、オフ指令器８からの電流
は順バイアス用トランジスタ２のベースには流れず、す
べてコレクタ電圧・ノチャダイオード６の方へ流れる。

従って、パワートランジスタ１のベースにはベース駆動
回路から順バイアス電流を供給されることはない。

しかし、通常、パワートランジスタのベース、エミッタ
間に誤動作防止のため抵抗１ｂが接続されていて、この
抵抗１ｂを通ってパワートランジスタ１のベースからコ
レクタへ電流が流れる。

このようにパワートランジスタのベースからコレクタへ
電流が流れていることは当該パワートランジスタが深（
飽和状態であることを意味するからターンオフタイムが
長くなる。すなわち第４図において負荷電流Ｔｏがダイ
オード１ａに流れていて、パワートランジスタ１５をオ
ンさせるモードに切換える時、パワートランジスタ１が
オフする前にトランジスタ１５をオンさせると、アーム
短絡電流が流れる等の不都合が生じる。従ってパワート
ランジスタ１がオフするまでトランジスタ１５はオンで
きないのでその分高周波スイッチングできないことにな
る。

本発明の目的は前記従来例の不都合を解消し、ターンオ
フタイムを短縮して、パワートランジスタをより高速で
スイッチングできるトランジスタのベース駆動回路を提
供することにある。

〔問題点を解決するための手段〕

本発明は前記目的を達成するため、前段のトランジスタ
として順バイアス用トランジスタ及び逆バイアス用トラ
ンジスタを設け、これら前記トランジスタのオン、オフ
によりパワートランジスタのベース、コレクタ電圧又は
、オン電圧を制御し、また順バイアス用トランジスタの
ベースとパワートランジスタのコレクタ間に、順バイア
ス用トランジスタに供給されるベース電流のうち余分な
ものをパワートランジスタのコレクタに流すコレクタキ
ャッチャダイオードを設けたベース電流節約形のベース
駆動回路において、制御対象の電圧を基準値と比較する
比較回路及びこの比較回路の出力で制御対象電圧が基準
値より低い時はオン期間中でも、最前段トランジスタの
ベースに逆バイアス電圧を印加する回路を設けたことを
要旨とするものである。

〔作用〕 本発明によれば、ターンオン時、パワートランジスタの
動作遅れに起因して、余分なベース電流がパワートラン
ジスタに流れ、パワートランジスタが飽和した時等、制
御対象の電圧がその基準値より低くなった場合、オン期
間中でもパワートランジスタの最前段のベースに逆バイ
アス電圧を印加して、パワートランジスタを飽和状態か
ら直ちに、ターンオフタイムが短い活性状態へ（ただし
、パワートランジスタへ電流が流れていない時はオフ状
態へ）する。

〔実施例〕

以下、図面について本発明の実施例を詳細に説明する。

第１図は本発明のベース駆動回路の実施例を示す回路図
で、前記従来例を示す第５図と同一参照番号を付したも
のである。第５図に示す従来のベース電流節約形ベース
駆動回路に対して、パワートランジスタ１のベース、コ
レクタ間電圧の基準電圧源１０と、この１０の値とコレ
クタキャッチャダイオード６を介して得られるパワート
ランジスタのベース、コレクタ電圧の実際値とを比較す
る比較回路としてのコンパレータ９と、そのコンパレー
タ９の出力と抵抗７等の間に接続されたダイオードエ１
とを付加したものである。

ここで、この基準電圧源１０の値ＶＣａ＊を、オン動作
の定常状態で（１）式で得られるＶＣＨの最小値よりわ
ずかに低めにしてオン動作の定常状態ではコンパレータ
９の出力がハイレベルになりダイオード１１がオフにな
るようにしておく。前記第１図の回路の動作例を第２図
に示す。

このように構成することによりパワートランジスタ１が
ターンオンする際、その動作遅れのためそのオン電圧が
低下しコレクタキャッチャダイオード６ヘオン、オフ指
令器８からの電流が流れ始めるまでに、第２図ではｔｌ
に相当の時間が存在する。この間順バイアス電流は順バ
イアス用トランジスタ２等の通電能力で決まる最大値に
近い大きな値になる。このｔｌの期間はコレクタキャッ
チャダイオード６を介して得られたベース、コレクタ間
電圧ＶＣＢの実際値の方がこの基準電圧源１０の値ＶＣ
Ｂ＊より高いのでコンパレータ９の出力はハイレベルに
なっておりダイオード１１はオフしている。ここまでの
動作は、第５図に示す従来のベース駆動と変わりはない
。

次に第２図のｔ１期間にパワートランジスタ１に流れた
過大な順バイアスベース電流のため、パワートランジス
タ１は直ちに、ベース、コレクタ電圧ＶＣＢはその基準
電圧源１０の値以下の飽和状態になり、コンパレータ９
の出力は反転し、負電位になり逆バイアス用トランジス
タ３のベースはダイオード１１を介して負の電圧が加わ
り、トランジスタ３はオンし、パワートランジスタ１の
ベースには逆バイアス電圧が印加される。

従って、今までパワートランジスタ１のベースに流れて
いた大きな順バイアス電流は急激に減少し始て掻く短時
間に逆バイアス電流へと移行するので、パワートランジ
スタ１が飽和状態になってから流れる余分な順バイアス
電流の時間の積（電荷）は、第５図の従来のベース駆動
回路で駆動した場合に比べて大幅に少なくなる。よって
、パワートランジスタ１の飽和の度合も浅い。このこと
に加え、前記の逆バイアス電流が流れることによりパワ
ートランジスタ１は短時間に飽和状態が解け、通常の活
性状態へ移行する。

第２図のｔ３の期間以降の動作は従来のものと同様であ
る。

また、第４図に示すようなインバータ装置において、負
荷電流がパワートランジスタ１に流れずこれと逆並列に
接続されているダイオード１ａに流れている場合は、当
然パワートランジスタ１のベース、コレクタ電圧はその
基準電圧源１０の値より低くなっている。これにより、
コンパレータ９の出力は負であり、逆バイアス用トラン
ジスタ３はオンしているので、パワートランジスタ１の
ヘースには逆バイアス電圧が印加されており、パワート
ランジスタ１のベース、エミッタに抵抗１ｂが接続され
ていても、パワートランジスタ１のベースからコレクタ
へ流れる電流はない。従って、パワートランジスタ１は
完全にオフ状態であり、アーム短絡電流が流れるなどの
従来の欠点は解消される。

第３図は本発明の第２実施例を示す回路図で、前記第１
実施例の第１図と相違する点は、コレクタキャッチャダ
イオード６のアノードと順バイアス用トランジスタ２の
ベース等とを接続せず、第１図のコンパレータ９の代わ
りに例えばＰＩ調節器などの調節器１２を比較回路とし
て用いたことにある。

第１図のベース駆動回路では、パワートランジスタ１の
ベース、エミッタ間電圧ＶＣＢは前記（１）式で与えら
れるので、このＶＣＢの最適値を無段階に選定できない
。一方、この第３図の回路では、パワートランジスタ１
のベース、コレクタ電圧は、この基準電圧源１０の値に
制御されるので無段階に選定できる。

この第３図の回路でも、パワートランジスタ１のベース
、コレクタ電圧がその基準電圧源１０の値より下がった
場合、調節器１２の出力が下がり、逆バイアス用トラン
ジスタ３はオンになるので、パワートランジスタ１のベ
ースに逆バイアス電圧を印加されることになる等の動作
は、第１図回路の場合と同様である。

〔発明の効果〕

以上述べたように本発明のトランジスタのベース駆動回
路は、前段のトランジスタとして順バイアス用トランジ
スタ及び逆バイアス用トランジスタを設け、これら前記
トランジスタのオン、オフによりパワートランジスタの
ベース、コレクタ電圧又は、オン電圧を制御し、また順
バイアス用トランジスタのベースとパワートランジスタ
のコレクタ間に、順バイアス用トランジスタに供給され
るベース電流のうち余分なものをパワートランジスタの
コレクタに流すベース電流節約形のベース駆動回路にお
いて、パワートランジスタの動作遅れにより、ターンオ
ン時、順バイアス電流が余分に流れ、パワートランジス
タのベース、コレクタ電圧又はオン電圧がその設定値以
下の飽和状態になることがあっても直ちにパワートラン
ジスタのベースに逆バイアス電圧が印加され逆バイアス
電流が流れるので、パワートランジスタの飽和状態の度
合も浅くかつその期間も極く短くなる。従って、ターン
オフ指令が、オン動作中のどの時点で出されてもターン
オフタイムは短くなる。

また、パワートランジスタがインバータ装置等に使用さ
れ、その負荷にインダクタンスが含まれる場合、インバ
ータの動作モードによっては電流がパワートランジスタ
に流れずに逆並列のダイオードに流れている場合、パワ
ートランジスタのベース、エミッタ間に接続される抵抗
があっても、そのベースには、逆バイアス電圧が印加さ
れているためそのベースからコレクタへ流れる電流はな
いので、パワートランジスタはオフしている。従って、
インバータの動作が変わる時このパワートランジス：′
ハ１−ンオフ遅れはなく、アーム短絡電流がこのパワー
トランジスタに流れることばない。

このようにして、いずれの場合でも、パワートランジス
タを更に高周波スイッチングさせることが可能となるも
のである。

【図面の簡単な説明】

第１図は本発明のトランジスタのベース駆動回路の第１
実施例を示す回路図、第２図は第１図回路の動作波形図
、第３図は本発明の第２実施例を示す回路図、第４図は
パワートランジスタの応用回路例であるインバータ装置
の回路図、第５図は従来のベース電流節約形ベース駆動
回路の回路図、第６図は第５図回路の動作波形図である
。 １・・・パワートランジスタ １ａ・・・逆並列ダイオード １ｂ・・・ベース、エミッタ間抵抗 ２・・・順バイアス用トランジスタ ３・・・逆バイアス用トランジスタ ４・・・順バイアス用電源 ５・・・逆バイアス用電源 ６・・・コレクタキャッチャダイオード７・・・抵抗　
− ８・・・オン、オフ指令器 ９・・・コンパレータ １０・・・ベース、コレクタ基準電圧源１１・・・ダイ
オード １２・・・調節器 １３・・・負荷 １４・・・電源 １５〜１７・・・パワートランジスタ １８・・・ベース駆動回路 出願人　　　　富士電機株式会社 第１図 ”）（１−１−イア又用轄） 第２図 第３図 第乙図 １へ 第５図

Claims (1)

【特許請求の範囲】
1. 前段のトランジスタとして順バイアス用トランジスタ及
   び逆バイアス用トランジスタを設け、これら前記トラン
   ジスタのオン、オフによりパワートランジスタのベース
   、コレクタ電圧又は、オン電圧を制御し、また順バイア
   ス用トランジスタのベースとパワートランジスタのコレ
   クタ間に、順バイアス用トランジスタに供給されるベー
   ス電流のうち余分なものをパワートランジスタのコレク
   タに流すコレクタキャッチャダイオードを設けたベース
   電流節約形のベース駆動回路において、制御対象の電圧
   を基準値と比較する比較回路及びこの比較回路の出力で
   制御対象電圧が基準値より低い時はオン期間中でも、最
   前段トランジスタのベースに逆バイアス電圧を印加する
   回路を設けたことを特徴とするトランジスタのベース駆
   動回路。