JPH01202022A

JPH01202022A - パワースイッチング素子のゲート回路

Info

Publication number: JPH01202022A
Application number: JP2637488A
Authority: JP
Inventors: Tadayoshi Kachi; 忠義可知; Kazunari Sekikawa; 和成関川; Michio Terakura; 道生寺倉; Yuichi Mizutani; 友一水谷
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1988-02-05
Filing date: 1988-02-05
Publication date: 1989-08-15
Anticipated expiration: 2013-05-18
Also published as: JP2751179B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の目的（産業上の利用分野）この発明はパワースイッチング素子をスイッチング駆動
するゲート回路に関するものである。

（従来の技術）従来、種々の電気機器をスイッチング駆動するための駆
動回路は、第５図に示すように例えばパワースイッチン
グ素子として静電誘導トランジスタ（以下ＳＩＴという
）が使用され、オンゲート用ｉ・ランジスタＴｒ３のベ
ース端子にオン信号ＳＧ４が入力されると同トランジス
タＴｒ３がオンされ、そのコレクタ電流に基いてパワー
スイッチング素子ＳＩＴに矢印六方向のゲート電流が流
れると同パワースイッチング素子ＳＩＴがオンされる。

一方、このようなオン状態にあるパワースイッチング素
子ＳＩＴをターンオフさせるには同パワースイッチング
素子ＳＩＴに逆方向のゲート電流を流すことにより行わ
れる。すなわち、オフゲート用トランジスタＴｒ４のベ
ース端子にオフ信号ＳＧ５が入力されるとオフゲート用
電源Ｅ５に基いて同トランジスタＴｒ４がオンされ、そ
のコレクタ電流に基いてパワースイッチング素子ＳＩＴ
に矢印Ｂ方向のゲート電流が流れ、同パワースイッチン
グ素子ＳＩＴがターンオフされる。

（発明が解決しようとする課題）上記のようなゲート回路によ゛ればオンゲート用トラン
ジスタＴ″ｒ３によるパワースイッチング素子ＳＩＴへ
のゲート電流は同トランジスタＴｒ３のコレクタ抵抗Ｒ
８に基いて常に一定であるが、パワースイッチング素子
ＳＩＴに流れる飽和トレイン電流は接続される負荷抵抗
により変化する。

従って、大きな負荷抵抗によりドレイン電流が小さくな
る場合にはゲート電流が必要以上に大きなものとなって
無用な電力を消費することになり、小さな負荷抵抗では
ドレイン電流が大きくなるとともに場合によってはゲー
ト電流が不足し、パワースイッチング素子が不飽和状態
となって電力損失が増えるという問題点があった。

また、第６図に特性曲線Ｃで示すようにパワースイッチ
ング素子ＳＩＴの飽和状態において、パワースイッチン
グ素子ＳＩＴのターンオフ時間はゲート電流が一定の場
合にドレイン電流が小さくなるほど、すなわち過飽和で
あるほど良くなるという性質がある。従って、パワース
イッチング素子Ｓ’ｌＴの負荷抵抗の変化によってドレ
イン電流が変化すると、同パワースイッチング素子ＳＩ
Ｔのターンオフ時間が変化するため、機器の制御動′作
が不安定となるという問題点があった。この発明の目的
はパワースイッチング素子の負荷抵抗の変化にともなっ
てドレイン電流が変化してもトレイン・ソース間電圧を
常に一定に保って確実にスイッチング動作せるとともに
ターンオフ時間の変動を防止し、かつ無用な電力消費を
防止し得るパワースイッチング素子のゲート回路を提供
するにある。

発明の構成（課題を解決するための手段）この発明は上記問題点を解決するために、パワースイッ
チング、素子のオン状態のドレイン・ソース間電圧をあ
らかじめ設定した基Ｆ￥雷電圧一致させるようにゲート
電流を自動調節する自動調節回路をパワースイッチング
素子のゲートに接続した構成としている。

（作用）上記手段により、パワースイッチング素子がオンすると
そのドレイン・ソース間電圧が基準電圧と一致するよう
にゲート電流が自動調節されるので、ターンオフ時間も
ほぼ一定に保たれる。

（実施例）以下、この発明を具体化した第一の実施例を第１図及び
第２図に従って説明すると、パワースイッチング素子Ｓ
ＩＴのゲートには抵抗Ｒ１を介してオンゲート用の第一
のトランジスタＴｒ１のエミッタが接続され、同第−の
トランジスタＴｒ１のコレクタにはオンゲート用電源Ｅ
１が接続されるとともにベース・コレクタ間には抵抗Ｒ
２が接続されている。

パワースイッチング素子ＳＩＴのドレインにはオペアン
プ１の非反転入力端子が接続され、同オペアンプ１の反
転入力端子は抵抗Ｒ３及び基準電ＩＥ２を介してパワー
スイッチング素子ＳＩＴのソースに接続されている。オ
ペアンプ１の出力端子と反転入力端子とは抵抗Ｒ４を介
して接続され、同出力端子は抵抗Ｒ５を介して前記第一
のトランジスタＴｒ１のベースに接続されている。そし
て、オペアンプ１は非反転入力端子に入力されるパワー
スイッチング素子８１丁のドレイン・ソース間電圧Ｖｄ
ｓと基準電源電圧Ｖｓ（第２図（Ｃ）参照）との差を増
幅して第一のトランジスタＴｒ１のベースに出力し、そ
の出力に基いて第一のトランジスタＴｒ１のコレクタ電
流が増減されることによりパワースイッチング素子ＳＩ
Ｔのゲート電流が増減されるようになっている。従って
、オペアンプ１及び基準電源Ｅ２でゲート電流の自動調
節回路が構成されている。

パワースイッチング素子ＳＩＴのゲートには、抵抗Ｒ６
を介してオフゲート用の第二のトランジスタＴｒ２のコ
レクタが接続され、同トランジスターｒｒ２のエミッタ
とパワースイッチング素子Ｓ１丁のソースとの間にはオ
フゲート用電源Ｅ３が接続されている。そして、第二の
トランジスタＴｒ２のベースに第２図（ａ）に示すオフ
信号ＳＧ１が入力されると同トランジスタＴｆ’２がオ
ンされ、オフグー土用電源Ｅ３からパワースイッチング
素子ＳＩＴを経てコレクタ電流が流れ、そのコレクタ電
流がパワースイッチング素子８１丁をターンオフさせる
ようになっている。

第二のトランジスタＴｒ２のコレクタは抵抗Ｒ７を介し
て第一のトランジスタＴｒ１のベースに接続されている
。

さて、上記のようなゲート回路では第二のトランジスタ
Ｔｒ２にオノ信＠ＳＧ１が入力されない状態では常にパ
ワースイッチング素子ＳＩＴがオン状態となる。すなわ
ち、オンゲート用型！Ｅｌから抵抗Ｒ２を経て第一のト
ランジスタＴｒ１にベース電流が流れ、第２図（ｅ）に
示すように、そのベース電流に基いて同トランジスタＴ
ｒ１に流れるコレクタ電流がパワースイッチング索ｆＳ
ＩＴに対するゲート電流１ｑ１となって同パワースイッ
チング素子Ｓ　Ｉ　Ｔがオン状態に保持される。この時
、パワースイッチング素子ＳＩＴの負荷抵抗が小さくて
第２図（ｂ）に示すドレイン電流１ｄが大きくなること
により第２図（Ｃ）に示すドレイン・ソース間電圧■ｄ
Ｓが基準電源電圧ＶＳより高くなると、オペアンプ１は
そのｆｆ１ＩＥ差を増幅して出力信号ＳＧ２を第一のト
ランジスタＴｒ１のベースに出力する。すると、第一の
トランジスタＴＲＩのベース電流が増大してパワースイ
ッチング素子ＳＩＴへのゲート電流１ａ１が増太し、ド
レイン・ソース間電圧Ｖｄｓかり単電源電圧Ｖｓまで低
下する。

一方、ドレイン・ソース間電圧Ｖｄｓが基準電源電圧Ｖ
Ｓより低くなると、オペアンプ１はその電圧差を増幅し
て出力する。すなわち、オンゲート用電源Ｅ１から第一
のトランジスタＴｒ１に流れるベース電流の一部がオペ
アンプ１に流れるためパワースイッチング素子ＳＩＴの
ゲート電流が減少し、ドレイン・ソース間電圧Ｖｄｓが
基準電源電圧Ｖｓまで上昇する。従って、第２図（Ｃ）
に示すようにパワースイッチング素子のドレイン・ソー
ス間電圧Ｖｄｓはドレイン電流１ｄの大小に関わらず基
準電源電圧ＶＳに近付くように収束する。

一方、パワースイッチング素子ＳＩＴがオンしている状
態から第二のトランジスタＴｒ２のベースにオフ信号Ｓ
Ｇ１が入力されると、同第二のトランジスタＴｒ２がオ
ンされ、オンゲート用電源Ｆ１から抵抗Ｒ２を経て、第
一のトランジスタＴｒ１に流れていたベース電流は抵抗
Ｒ７を経て第二のトランジスタＴｒ２のコレクタ電流と
なって遮断されるため第一のトランジスタＴｒ１がオフ
される。これと同時にオフゲート用電源Ｅ３からパワー
スイッチング素子ＳＩＴ及び抵抗Ｒ６を経て第二のトラ
ンジスタＴｒ２にコレクタ電流が流れ、そのコレクタ電
流がパワースイッチング素子ＳＩＴに対しそのオン状態
におけるゲート電流とは逆方向のゲート電流となって同
パワースイッチング素子ＳＩＴをオフさせる。

以上のようにこのゲート回路では、パワースイッチング
素子ＳＩＴのオン状態ではオペアンプ１の動作により同
パワースイッチング素子Ｓ　Ｉ　Ｔのドレイン・ソース
間電圧ｖｄＳＩｆｉ基準電源電圧ＶＳに一致するように
ゲート電流１ａｌが自動的に適正値に調整されるので、
パワースイッチング素子ＳＩＴに常に過不足なくゲート
電流が供給されて無用な電力消費を防止することができ
るとともに、同パワースイッチング素子ＳＩＴの過飽和
が防止できるためパワースイッチング素子ＳＩＴの負荷
抵抗の大小に関わらずそのターンオフ時間を常に一定と
することができる。

次に、この発明を具体化した第二の実施例を第３図及び
第４図に従って説明すると、この実施例は前記第一の実
施例のオペアンプ１をコンパレータ２に置換えたもので
あり、同コンパレータ２は第４図（Ｃ）に示す基準電源
電圧Ｖｓと、パワースイッチング素子ＳＩＴのドレイン
・ソース間電圧Ｖｄｓとを比・較し、ドレイン・ソース
間電圧ＶｄＳが基準Ｔｉ　’ｔＡ　Ｉ　ＪＩ　Ｖ　Ｓ　
Ｊ：　’）　高ｂ’　１１　合ニＧ、ｔ、Ｈレベルの信
号ＳＧ３を出力し、低い場合にはＬレベルの信号を出力
することにより、第４図（ｄ）に示すようにパルス状の
出力信号Ｓ　Ｇ　３を出力する。そして、コンパレータ
２からＨレベルの信号ＳＧ３が出力されると第一のトラ
ンジスタＴｒ１を介してパワースイッチング素子ＳＩＴ
に第４図（ｅ）に示すゲート電流ＩＣ＋２が流れてトレ
イン・ソース間電圧Ｖｄｓが下降し゛、Ｌレベルの信号
が出力されると第一のトランジスタＴｒｉがオフされて
パワースイッチング素子ＳＩＴのゲート電流１ｇ２が遮
断されるためドレイン・ソース間電圧ＶｄＳが上昇する
。このような動作が繰返されてドレイン・ソース間電圧
Ｖｄｓがほぼ基準電源電圧Ｖｓに保持される。従って、
前記実施例と同様に電力消費の効率化を図ることができ
るとともに、負荷抵抗が変化してもターンオフ時間を一
定に保つことができる。

なお、パワースイッチング素子は上記のような静？Ｉｆ
誘Ｌ９１−ランジスタＳＩＴの伯にバイポーラトランジ
スタＢＰＴ等を使用することもできる。

発明の効果以上詳述したように、この発明のゲート回路はパワース
イッチング素子のドレイン・ソース間電圧を一定に保持
するようにゲート電流を自動的に調節してスイッチング
動作を確実に行ないながら消費電力の効率化を図ること
ができるとともに、負荷抵抗の変化によるターンオフ時
間の変動も防止することかできる優れた効果を発揮する
。

【図面の簡単な説明】

第１図はこの発明を具体化した第一の実施例のゲート回
路を示す回路図、第２図はその動作を示す波形図、第３
図はこの発明を具体化した第二の実施例のゲート回路を
示す回路図、第４図はその動作を示す波形図、第５図は
この発明に関する従来のゲート回路の回路図、第６図は
パワースイッチング素子のターンオフ特性を示す説明図
である。１・・・オペアンプ（自動ｖＡ節回路）、２・・・コン
パレータ（自動調節回路）、Ｅ２・・・基準電源、ＳＩ
Ｔ・・・パワースイッチング素子。特許出願人　　　株式会社　豊田自動織機製作所代　理
　人　　　弁理士　　　恩１）傅宣第　　２　　図　　
　図面その１（ｃ）第　　４　　図　　　　図面その２（ａ）

Claims

【特許請求の範囲】

１、パワースイッチング素子のオン状態のドレイン・ソ
ース間電圧をあらかじめ設定した基準電圧と一致させる
ようにゲート電流を自動調節する自動調節回路をパワー
スイッチング素子のゲートに接続したことを特徴とする
パワースイッチング素子のゲート回路。