JPH0427074Y2 - - Google Patents
Info
- Publication number
- JPH0427074Y2 JPH0427074Y2 JP15693482U JP15693482U JPH0427074Y2 JP H0427074 Y2 JPH0427074 Y2 JP H0427074Y2 JP 15693482 U JP15693482 U JP 15693482U JP 15693482 U JP15693482 U JP 15693482U JP H0427074 Y2 JPH0427074 Y2 JP H0427074Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- relay
- resistor
- base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、タイマー等に用いられるリレーの駆
動回路に関し、特に従来リレーを一定時間しか
ONさせない駆動制御信号をそのまま用いて、リ
レーをONまたはOFF状態にする駆動回路を提供
することによつて、リレーを用いたタイマー等の
集積回路の汎用化をはかつたものである。
動回路に関し、特に従来リレーを一定時間しか
ONさせない駆動制御信号をそのまま用いて、リ
レーをONまたはOFF状態にする駆動回路を提供
することによつて、リレーを用いたタイマー等の
集積回路の汎用化をはかつたものである。
第１図は、タイマー等に用いられているリレー
の駆動回路を示しており、第２図はその波形図で
ある。第１図において、２は電源であり、電源の
正極にリレー４およびサージ吸収用ダイオード６
が接続される。このリレー４およびダイオード６
の他端はトランジスタ８のコレクタに接続され、
トランジスタ８のベースにはタイマー回路（図示
せず）等からのリレー４をONさせる駆動制御信
号を供給する回路が接続されている。
の駆動回路を示しており、第２図はその波形図で
ある。第１図において、２は電源であり、電源の
正極にリレー４およびサージ吸収用ダイオード６
が接続される。このリレー４およびダイオード６
の他端はトランジスタ８のコレクタに接続され、
トランジスタ８のベースにはタイマー回路（図示
せず）等からのリレー４をONさせる駆動制御信
号を供給する回路が接続されている。
したがつて第２図に示すように、トランジスタ
８のベースに駆動制御信号が供給されると、VBE
はトランジスタ８のスレシユホールド電圧を超
え、トランジスタ８をONさせる。この結果、リ
レー４の両端にはリレー４をONさせるに充分高
い電圧VRが加わり、リレー４はONする。
８のベースに駆動制御信号が供給されると、VBE
はトランジスタ８のスレシユホールド電圧を超
え、トランジスタ８をONさせる。この結果、リ
レー４の両端にはリレー４をONさせるに充分高
い電圧VRが加わり、リレー４はONする。
このあと駆動制御信号が供給されなくなると、
トランジスタ８はOFFし、リレー４をOFFする。
トランジスタ８はOFFし、リレー４をOFFする。
このように従来のリレー駆動回路は、リレー４
の駆動入力信号が供給される期間（タイマーなど
に用いた場合は60分）のみリレー４がONする構
成がとられているものが多い。
の駆動入力信号が供給される期間（タイマーなど
に用いた場合は60分）のみリレー４がONする構
成がとられているものが多い。
しかし、タイマーは、通常はON状態にあり、
設定時間到来とともにOFF状態となるもの、あ
るいは通常はOFF状態であり、設定時間到来と
ともにON状態となる、いわゆる単動作タイマー
もある。このような単動作タイマーに、第１図に
示すようなリレーの駆動回路を設けた場合、設定
時刻から駆動制御信号を供給し続けるか、設定時
刻まで駆動制御信号を供給するようにしなければ
ならず、このためには、タイマー回路の方を設計
変更しなければならない。しかし、タイマー回路
は近年集積回路化されており、この設計変更はコ
ストの面で大きな障害となる。
設定時間到来とともにOFF状態となるもの、あ
るいは通常はOFF状態であり、設定時間到来と
ともにON状態となる、いわゆる単動作タイマー
もある。このような単動作タイマーに、第１図に
示すようなリレーの駆動回路を設けた場合、設定
時刻から駆動制御信号を供給し続けるか、設定時
刻まで駆動制御信号を供給するようにしなければ
ならず、このためには、タイマー回路の方を設計
変更しなければならない。しかし、タイマー回路
は近年集積回路化されており、この設計変更はコ
ストの面で大きな障害となる。
本考案は上記従来の課題に鑑み為されたもので
あり、その目的は、ON、OFF時間を同時に制御
可能なタイマー回路を、一度にON時間あるいは
OFF時間のいずれか１つしか制御できない単動
作タイマーに用いることを可能とするリレーの駆
動回路を提供することによつて、タイマー回路自
体の汎用性を高めることにある。
あり、その目的は、ON、OFF時間を同時に制御
可能なタイマー回路を、一度にON時間あるいは
OFF時間のいずれか１つしか制御できない単動
作タイマーに用いることを可能とするリレーの駆
動回路を提供することによつて、タイマー回路自
体の汎用性を高めることにある。
本考案は上記目的を達成するために、トランジ
スタ２個を用いたフリツプフロツプ回路構成と
し、さらにタイマーをセツトするタイマーセツト
スイツチと、供給される駆動制御信号によつてリ
レーがON状態からOFF状態へ、あるいはOFF状
態からON状態へ反転するかを決定する２接点ス
イツチと、を設け、タイマー回路からの駆動制御
信号が供給されることによつてリレーをON状態
からOFF状態へ、OFF状態からON状態へ反転さ
せることを特徴とする。
スタ２個を用いたフリツプフロツプ回路構成と
し、さらにタイマーをセツトするタイマーセツト
スイツチと、供給される駆動制御信号によつてリ
レーがON状態からOFF状態へ、あるいはOFF状
態からON状態へ反転するかを決定する２接点ス
イツチと、を設け、タイマー回路からの駆動制御
信号が供給されることによつてリレーをON状態
からOFF状態へ、OFF状態からON状態へ反転さ
せることを特徴とする。
以下図面に基づき、本考案の実施例を説明す
る。第３図は、本考案の実施例を示す回路図であ
る。なお第１図と同一の構成のものは同一番号を
付して説明を省略する。
る。第３図は、本考案の実施例を示す回路図であ
る。なお第１図と同一の構成のものは同一番号を
付して説明を省略する。
第３図において、リレーの駆動制御信号は抵抗
１０を介して第１のトランジスタ１２に供給され
る。第１のトランジスタ１２のコレクタは抵抗１
４を介して電源２の正極へ接続され、エミツタは
電源２の負極へ接続される。また第１のトランジ
スタ１２のベース・エミツタ間には抵抗１６が接
続され、ベースと電源２の正極との間には直列接
続された２つの抵抗１８，２０が挿入されてい
る。
１０を介して第１のトランジスタ１２に供給され
る。第１のトランジスタ１２のコレクタは抵抗１
４を介して電源２の正極へ接続され、エミツタは
電源２の負極へ接続される。また第１のトランジ
スタ１２のベース・エミツタ間には抵抗１６が接
続され、ベースと電源２の正極との間には直列接
続された２つの抵抗１８，２０が挿入されてい
る。
そして第１のトランジスタ１２のコレクタはま
た抵抗２２を介して第２のトランジスタ２４に接
続されている。第２のトランジスタのコレクタに
は、タイマーがセツトされたことを表示する発光
ダイオード２６と抵抗２８を介して電源の正極へ
接続され、エミツタは電源２の負極へ接続され
る。また、第２のトランジスタ２４のベース・エ
ミツタ間には抵抗３０が接続し、ベースと電源２
の正極との間には、前記抵抗２２の抵抗値より小
さい値の抵抗３２とタイマーをセツトするタイマ
ーセツトスイツチ３４が直列接続されている。さ
らに第２のトランジスタ２４のコレクタと前記直
列接続された２つの抵抗１８，２０の接続点との
間にはダイオード３６が接続されている。
た抵抗２２を介して第２のトランジスタ２４に接
続されている。第２のトランジスタのコレクタに
は、タイマーがセツトされたことを表示する発光
ダイオード２６と抵抗２８を介して電源の正極へ
接続され、エミツタは電源２の負極へ接続され
る。また、第２のトランジスタ２４のベース・エ
ミツタ間には抵抗３０が接続し、ベースと電源２
の正極との間には、前記抵抗２２の抵抗値より小
さい値の抵抗３２とタイマーをセツトするタイマ
ーセツトスイツチ３４が直列接続されている。さ
らに第２のトランジスタ２４のコレクタと前記直
列接続された２つの抵抗１８，２０の接続点との
間にはダイオード３６が接続されている。
一方、リレー４の一端はサージ吸収用ダイオー
ド６とともに電源２の正極へ接続され、リレー４
の他端は、２接点スイツチ３８の接片３８ａに接
続される。この２接点スイツチ３８の一方の接点
３８ｂは第１のトランジスタ１２のコレクタへ接
続され、他方の接点３８ｃは第２のトランジスタ
２４のコレクタへ接続される。
ド６とともに電源２の正極へ接続され、リレー４
の他端は、２接点スイツチ３８の接片３８ａに接
続される。この２接点スイツチ３８の一方の接点
３８ｂは第１のトランジスタ１２のコレクタへ接
続され、他方の接点３８ｃは第２のトランジスタ
２４のコレクタへ接続される。
以下この回路の動作を第４図ａ，ｂを用いて説
明する。第４図ａは、２接点スイツチ３８の接片
３８ａを接点３８ｂに接続した場合の駆動制御信
号とリレー間の電圧VRの波形図である。
明する。第４図ａは、２接点スイツチ３８の接片
３８ａを接点３８ｂに接続した場合の駆動制御信
号とリレー間の電圧VRの波形図である。
このあとタイマーセツトスイツチ３４を押圧す
ると、第２のトランジスタ２４はONして発光ダ
イオード２６は点灯し、第１のトランジスタ１２
はOFFする。このときリレー４間の電圧VRの値
は、接点３８ｂの電位が、電源電圧とほぼ等しい
ため、0Vとなり、リレー４はOFFしたままとな
る。また、スイツチ３４がオフとなつても第２の
トランジスタ２４は抵抗１４，２２によつてON
を維持することになる。
ると、第２のトランジスタ２４はONして発光ダ
イオード２６は点灯し、第１のトランジスタ１２
はOFFする。このときリレー４間の電圧VRの値
は、接点３８ｂの電位が、電源電圧とほぼ等しい
ため、0Vとなり、リレー４はOFFしたままとな
る。また、スイツチ３４がオフとなつても第２の
トランジスタ２４は抵抗１４，２２によつてON
を維持することになる。
そして設定時間になつて一定時間幅の駆動制御
信号が入力すると、第１のトランジスタ１２は
ONする。この結果２接点スイツチ３８の接点３
８ｂの電位は急激に低下する。これによつてリレ
ー４間の電圧VRは、リレー４をONさせる値まで
上昇しリレー４はONする。また第１のトランジ
スタ１２がONすることによつて第２のトランジ
スタ２４のベース・エミツタ間電圧は0Vとなり、
第２のトランジスタ２４はOFFし、発光ダイオ
ード２６は消灯する。
信号が入力すると、第１のトランジスタ１２は
ONする。この結果２接点スイツチ３８の接点３
８ｂの電位は急激に低下する。これによつてリレ
ー４間の電圧VRは、リレー４をONさせる値まで
上昇しリレー４はONする。また第１のトランジ
スタ１２がONすることによつて第２のトランジ
スタ２４のベース・エミツタ間電圧は0Vとなり、
第２のトランジスタ２４はOFFし、発光ダイオ
ード２６は消灯する。
リレー４がONしてから一定時間経過すれば、
駆動制御信号は消失するが、直列接続された２つ
の抵抗１８，２０を介した電源の正極側から第１
のトランジスタ１２のベースへ電流が流れ込むか
ら、第１のトランジスタ１２はON状態を維持す
る。
駆動制御信号は消失するが、直列接続された２つ
の抵抗１８，２０を介した電源の正極側から第１
のトランジスタ１２のベースへ電流が流れ込むか
ら、第１のトランジスタ１２はON状態を維持す
る。
第４図ｂは、２接点スイツチ３８の接片３８ａ
を接点３８ｃに接続した場合の駆動制御信号およ
びリレー４間の電圧VRの波形図である。
を接点３８ｃに接続した場合の駆動制御信号およ
びリレー４間の電圧VRの波形図である。
このあとタイマーセツトスイツチ３４を押圧す
ると、第２のトランジスタ２４はONして発光ダ
イオード２６は点灯し、第１ののトランジスタ１
２はOFFする。このときリレー４間の電圧VRは、
接点３８ｃがほぼ0Vとなるために、リレー４を
ONさせる電圧まで上昇するため、リレー４は
ONする。尚、第２のトランジスタ２４は前述同
様にスイツチ３４がオフとなつても、抵抗１４，
２２を介してONを維持することになる。
ると、第２のトランジスタ２４はONして発光ダ
イオード２６は点灯し、第１ののトランジスタ１
２はOFFする。このときリレー４間の電圧VRは、
接点３８ｃがほぼ0Vとなるために、リレー４を
ONさせる電圧まで上昇するため、リレー４は
ONする。尚、第２のトランジスタ２４は前述同
様にスイツチ３４がオフとなつても、抵抗１４，
２２を介してONを維持することになる。
そして設定時間になつて一定時間幅の駆動制御
信号が入力すると、第１のトランジスタ１２は
ONし、第２のトランジスタ２４はOFFする。こ
の第２のトランジスタ２４がOFFすることによ
つて、接点３８ｃの電位は電源電圧とほぼ同じ値
まで上昇し、リレー４をOFFさせ、発光ダイオ
ード２６を消灯する。
信号が入力すると、第１のトランジスタ１２は
ONし、第２のトランジスタ２４はOFFする。こ
の第２のトランジスタ２４がOFFすることによ
つて、接点３８ｃの電位は電源電圧とほぼ同じ値
まで上昇し、リレー４をOFFさせ、発光ダイオ
ード２６を消灯する。
リレー４がOFFしてから一定時間経過すれば
駆動制御信号は消失するが、前と同様に、直列接
続された２つの抵抗１８，２０を介した電源の正
極側から第１のトランジスタ１２のベースへ電流
が流れ込むから、第１のトランジスタ１２はON
状態を、第２のトランジスタ２４はOFF状態を
維持する。
駆動制御信号は消失するが、前と同様に、直列接
続された２つの抵抗１８，２０を介した電源の正
極側から第１のトランジスタ１２のベースへ電流
が流れ込むから、第１のトランジスタ１２はON
状態を、第２のトランジスタ２４はOFF状態を
維持する。
このように本実施例によれば、一度にON時
間、OFF時間を設定できるタイマー回路の駆動
制御信号を利用して一度にON時間あるいはOFF
時間しか設定できない単動作タイマーにすること
ができるようになる。このため、単動作タイマー
を新たに作成する場合において、従来からあるタ
イマー用集積回路を用いることができ、新たにそ
れ専用の集積回路を設計する必要がなくなる。
間、OFF時間を設定できるタイマー回路の駆動
制御信号を利用して一度にON時間あるいはOFF
時間しか設定できない単動作タイマーにすること
ができるようになる。このため、単動作タイマー
を新たに作成する場合において、従来からあるタ
イマー用集積回路を用いることができ、新たにそ
れ専用の集積回路を設計する必要がなくなる。
また、本実施例においては、駆動制御信号の発
生時間は関係ないため、いかなるタイマーON時
間を有するタイマー回路も利用することができ
る。
生時間は関係ないため、いかなるタイマーON時
間を有するタイマー回路も利用することができ
る。
以上述べたように本考案によれば、従来リレー
を一定時間しかONさせない駆動制御信号をその
まま用いて、リレーをOFFからON状態に、ある
いはONからOFF状態にする駆動回路を提供する
ことによつて、１つタイマー用集積回路の汎用性
を高めることができ、これによつてタイマーのコ
ストを低減することができる。
を一定時間しかONさせない駆動制御信号をその
まま用いて、リレーをOFFからON状態に、ある
いはONからOFF状態にする駆動回路を提供する
ことによつて、１つタイマー用集積回路の汎用性
を高めることができ、これによつてタイマーのコ
ストを低減することができる。
第１図は、従来のリレー駆動回路を示す回路
図、第２図は、第１図における波形図、第３図
は、本考案の一実施例を示す回路図、第４図は、
第２図における波形図。 ２……電源、４……リレー、６……ダイオー
ド、８……トランジスタ、１０……抵抗、１２…
…第１のトランジスタ、１４・１６・１８・２０
……抵抗、２４……第２のトランジスタ、２６…
…発光ダイオード、２８・３０・３２……抵抗、
３４……タイマーセツトスイツチ、３６……ダイ
オード。
図、第２図は、第１図における波形図、第３図
は、本考案の一実施例を示す回路図、第４図は、
第２図における波形図。 ２……電源、４……リレー、６……ダイオー
ド、８……トランジスタ、１０……抵抗、１２…
…第１のトランジスタ、１４・１６・１８・２０
……抵抗、２４……第２のトランジスタ、２６…
…発光ダイオード、２８・３０・３２……抵抗、
３４……タイマーセツトスイツチ、３６……ダイ
オード。
Claims (1)
- ベースに駆動制御信号が入力され、コレクタが
抵抗を介して電源の正極に接続され、さらにエミ
ツタが電源の負極に接続された第１のトランジス
タと、前記第１のトランジスタのベース・エミツ
タ間に挿入された抵抗と、ベースと電極の正極間
に挿入された直列接続された２つの抵抗と、ベー
スが抵抗を介して前記第１のトランジスタのコレ
クタに接続され、エミツタが電源の負極に接続さ
れ、コレクタが抵抗を介して電源の正極に接続さ
れた第２のトランジスタと、前記第２のトランジ
スタのベース・エミツタ間に挿入された抵抗と、
第２のトランジスタのベースと電源の正極との間
に挿入された抵抗およびスイツチと、第２のトラ
ンジスタのコレクタと直列接続された２つの抵抗
の接続点との間に挿入されたダイオードと、電源
の正極に一端が接続され、他端が２接点スイツチ
の接片に接続されたリレーと、前記２接点スイツ
チの一方の接点が前記第１のトランジスタのコレ
クタに接続され、他方の接点が第２のトランジス
タのコレクタに接続され、前記第２のトランジス
タのベースと電源の正極との間に挿入された抵抗
は前記第１のトランジスタのコレクタと第２のト
ランジスタのベースとの間に挿入された抵抗より
抵抗値を小さく設定したことを特徴とするリレー
の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15693482U JPS5961453U (ja) | 1982-10-15 | 1982-10-15 | リレ−の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15693482U JPS5961453U (ja) | 1982-10-15 | 1982-10-15 | リレ−の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961453U JPS5961453U (ja) | 1984-04-21 |
| JPH0427074Y2 true JPH0427074Y2 (ja) | 1992-06-29 |
Family
ID=30346141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15693482U Granted JPS5961453U (ja) | 1982-10-15 | 1982-10-15 | リレ−の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961453U (ja) |
-
1982
- 1982-10-15 JP JP15693482U patent/JPS5961453U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961453U (ja) | 1984-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0427074Y2 (ja) | ||
| JPH0540591Y2 (ja) | ||
| SU574785A1 (ru) | Реле времени | |
| JPH0445303Y2 (ja) | ||
| JPS6240408Y2 (ja) | ||
| JPH0422519Y2 (ja) | ||
| JPH0424655Y2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| KR930006280Y1 (ko) | 웨이퍼 마커의 램프 제어회로 | |
| JPS6349099Y2 (ja) | ||
| JPH01307130A (ja) | 保持型リレー駆動回路 | |
| JPS6228203U (ja) | ||
| JP2606642Y2 (ja) | 突入電流抑制回路 | |
| JPS5614724A (en) | Switch circuit | |
| JPH0450660Y2 (ja) | ||
| JPH055699Y2 (ja) | ||
| JPH0625060Y2 (ja) | 電子スイッチ | |
| KR850001959Y1 (ko) | 모우터의 구동시간 조절회로 | |
| JPS6130957A (ja) | 半導体スイツチの駆動装置 | |
| JPH09261024A (ja) | スイッチング回路 | |
| JPS647701B2 (ja) | ||
| JPS63135411U (ja) | ||
| JPS63100993U (ja) | ||
| JPS61172311U (ja) | ||
| JPS62152646U (ja) |