JP4085664B2 - タイミング回路とそれを用いた電子機器 - Google Patents
タイミング回路とそれを用いた電子機器 Download PDFInfo
- Publication number
- JP4085664B2 JP4085664B2 JP2002075741A JP2002075741A JP4085664B2 JP 4085664 B2 JP4085664 B2 JP 4085664B2 JP 2002075741 A JP2002075741 A JP 2002075741A JP 2002075741 A JP2002075741 A JP 2002075741A JP 4085664 B2 JP4085664 B2 JP 4085664B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路（ＩＣ）などに用いられるタイミング回路とそれを用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、この種のタイミング回路は、図１５に示す構成となっていた。
【０００３】
すなわち、図１５に示すタイミング回路は、のこぎり波を発生する発振器と周辺回路を同期させて動作をさせるタイミング信号から構成される。
【０００４】
まず、発振器は基本部品となるコンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得るものである。コンデンサ１１への充電回路は第１の電源１からトランジスタ９のベースとコレクタを短絡し、抵抗８を介して、アースに接続した電流源を持ち、トランジスタ９とトランジスタ１０のベース間を接続したカレントミラー回路で構成する。そして、放電回路は、第２の電源２とトランジスタ３と抵抗６とベースとコレクタを短絡したトランジスタ４とで第１の定電流回路を構成し、その定電流をトランジスタ４とトランジスタ５のベース間を接続したカレントミラー回路から、トランジスタ７とトランジスタ１２のベース間を接続したカレントミラー回路を介して、第１の差動アンプ（トランジスタ１４とトランジスタ１５）によりスイッチを構成し、トランジスタ１５のコレクタに接続したコンデンサ１１から放電電流を流すものである。
【０００５】
次に、充電と放電の切換回路は、トランジスタ２９、トランジスタ３０、トランジスタ３８、トランジスタ２７、トランジスタ３３、トランジスタ２２、トランジスタ２４からなるコンパレータにおいて、まずコンデンサ１１の電圧をコンパレータの一方の入力であるトランジスタ３０のベースに接続し、他方の入力であるトランジスタ２９のベースには抵抗２６を接続する。更に抵抗２６にはコンパレータの出力である図１５中のＢ点とＣ点を入力とする第２の差動アンプ（トランジスタ１６、トランジスタ１３）の出力（トランジスタ１６のコレクタ）が接続される。更に抵抗２６には抵抗３５、トランジスタ３６、抵抗３７、トランジスタ２０、抵抗１９からなる第２の定電流回路が接続される。
【０００６】
次にこの動作について、図１５の発振回路図と図１６の動作波形図を用いて説明する。
【０００７】
第１の電源１が投入されると、コンデンサ１１にトランジスタ１０を介して充電電流が流れ、コンデンサ１１の電圧Ｖ（ＣＦ）は上昇する（図１６中のｔ１：充電期間）。また、抵抗２６の電圧Ｖ（Ａ）は定電流回路２（抵抗３５、トランジスタ３６、抵抗３７、トランジスタ２０、抵抗１９）の電流により電圧Ｖ（Ａ）ａとなる。コンパレータ３９には上記コンデンサ１１の電圧Ｖ（ＣＦ）と電圧Ｖ（Ａ）ａが入力され、コンデンサ１１の電圧Ｖ（ＣＦ）が電圧Ｖ（Ａ）ａより大きくなると、コンパレータの出力Ｂ点（波形Ｖ（Ｂ））と出力Ｃ点（波形Ｖ（Ｃ））の電圧は、Ｖ（Ｂ）＜Ｖ（Ｃ）からＶ（Ｂ）＞Ｖ（Ｃ）と反転する（図１６中のｔ１からｔ２）。その結果、Ｖ（Ｂ）とＶ（Ｃ）を入力とする差動アンプ１（トランジスタ１４とトランジスタ１５）はトランジスタ１５のコレクタに接続したコンデンサ１１から放電電流を流すと共に、差動アンプ２（トランジスタ１６、トランジスタ１３）の出力（トランジスタ１６のコレクタ）が接続される抵抗２６に電流が流れ、Ａ点は電圧Ｖ（Ａ）ｂとなる（図１６中のｔ２：放電期間）。
【０００８】
上記放電期間ｔ２はコンデンサ１１の電圧Ｖ（ＣＦ）＞Ｖ（Ａ）ｂの間続く。更に電圧Ｖ（ＣＦ）＜Ｖ（Ａ）ｂになると、充電期間ｔ１となり、最初の状態に戻り、発振が継続される。
【０００９】
次に、タイミング信号Ｔ１は上記放電期間ｔ２を利用してパルス信号を発生させ周辺回路を同期させるものであり、Ｖ（Ｂ）、Ｖ（Ｃ）の電圧変化を抵抗２１を介してトランジスタ２２とトランジスタ２４にてカレントミラー回路を構成すると、トランジスタ２４のコレクタは放電期間ｔ２にオフする。そこで、この信号を抵抗１００を介してトランジスタ１０１で増幅し、タイミング信号Ｔ１を得る（図１６（ｂ）：Ｖ（Ｔ１））。
【００１０】
図１７には上記コンデンサ１１の電圧Ｖ（ＣＦ）とＴ１信号によりＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号からそのパルスを交互に出力するスイッチを使い、スイッチング電源装置におけるプッシュプル駆動に必要なプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路構成を示し、図１８にその動作波形を示す。
【００１１】
図１５のタイミング回路からのＣＦ信号１１１（図１６（ａ））は、コンパレータ１１２の（−）に入力し、（＋）には制御電圧１１３が印加されると、その出力にはＰＷＭ信号とＰＷＭ信号に不必要なＣＦ信号１１１の右下がり波形で発生する信号も含まれるので、図１７のブランキング回路１２４にＴ１信号を印加し、不要信号を取り除きＰＷＭ信号１１４（図１８（ａ））が得られる。
【００１２】
又、図１５のタイミング回路からのＴ１信号１１８（図１６（ｂ））は、フリップフロップ１１６により２分周された信号（ＦＦ１）１１７（図１８（ｂ））となり、スイッチ１１５の切換信号となる。スイッチ１１５の入力信号は上記ＰＷＭ信号１１４であり、スイッチ１１５の出力信号は、増幅器１１９と増幅器１２０でそれぞれ増幅し、（ＰＷＭ１）１２１と（ＰＷＭ２）１２２として交互にＰＷＭ信号がでる波形（図１８（ｃ））を得る。
【００１３】
しかし、図１８（ｃ）にあるように（ＰＷＭ１）１２１と（ＰＷＭ２）１２２には“ひげ”状の波形が残り、これにより電源装置が誤動作したり、消費電力の増大を起こすという問題がある。
【００１４】
【発明が解決しようとする課題】
以上のような従来のタイミング回路１１０は、そこで発生したＣＦ信号１１１をコンパレータ１１２に入力し、その出力としてＰＷＭ信号１１４（図１８（ａ））を得、かつＴ１信号１１８（図１８（ｂ））を、フリップフロップ１１６により２分周した信号（ＦＦ１）１１７（図１８（ｂ））で、スイッチ１１５を切換えた（ＰＷＭ１）１２１と（ＰＷＭ２）１２２には“ひげ”状の波形が残り、これにより電源装置が誤動作したり、消費電力の増大を起こすという問題があった。
【００１５】
これは、発振周波数の高周波化で、回路素子による時間遅れが無視出来なくなり生じるもので、ＰＷＭ信号１１４が出力される時間よりフリップフロップ１１６により２分周した信号（ＦＦ１）１１７が出力される時間の方が遅れる為、発生するという欠点があった。
【００１６】
本発明はかかる点に鑑みてなされたもので、高周波のスイッチング電源装置における安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させるタイミング回路を提供することを目的としている。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１８】
本発明の請求項１に記載の発明は、直流電源と、この直流電源を複数に分圧した第１の分圧電圧および第２の分圧電圧と、前記第１の分圧電圧を温度補償した第１のトランジスタのエミッタフォロワーによる第１の電圧源と、前記第２の分圧電圧を温度補償した第２のトランジスタのエミッタフォロワーによる第２の電圧源と、前記第１の電圧源と第２の電圧源との間に接続された第１の抵抗と、複数のトランジスタから形成されるとともに、一方の入力に前記第２の電圧源が接続され、他方の入力にコンデンサとそれを充電する充電回路およびそれを放電する放電回路が接続されたコンパレータとを備え、前記コンパレータの出力により前記第１の抵抗に電流を流すとともに、前記放電回路のオン・オフを制御し、かつフリップフロップを反転させる構成とすることにより（ＰＷＭ１）と（ＰＷＭ２）には“ひげ”状の波形が残る事もない。
【００１９】
これにより、本発明のタイミング回路は、スイッチング電源装置における安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路を提供し、ひいては、それを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００２０】
次に、本発明の請求項２に記載の発明は、放電回路は、第２の分圧電圧を温度補償接続した第３のトランジスタのエミッタフォロワーによる第３の電圧源と、その一端がこの第３の電圧源に接続されるとともにその他端がコンパレータの出力によりオン・オフ電流を流す回路に接続された第２の抵抗と、直流電源を複数に分圧した第３の分圧電圧と、その一方の入力に前記第２の抵抗が接続されるとともにその他方の入力に前記第３の分圧電圧がエミッタフォロワーを介して接続される第１の差動アンプと、この第１の差動アンプのエミッタに接続された第３の抵抗と、この第３の抵抗と並列に接続された第４の抵抗および第４のトランジスタとからなり、第４のトランジスタを前記コンパレータの出力によりオン・オフし、第１の差動アンプの一方の出力をコンデンサに接続するとともに第４のトランジスタのコレクタでオン・オフする第５のトランジスタの出力をタイミング信号としたことを特徴とする請求項１記載のタイミング回路であり、これにより、ＰＷＭ信号を最小にした時のブランキング回路における波形残りを無くし、精度の良い安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路を提供し、ひいては、それを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００２１】
次に、本発明の請求項３に記載の発明は、請求項２において、第３の分圧電圧をエミッタフォロワーを介して得た電圧とコンデンサの端子電圧とを比較し、第５のトランジスタの出力であるタイミング信号をオフすることを特徴とするものであり、電源投入時に不要なタイミング信号をカットするものである。その結果、安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路を提供できるものである。
【００２２】
次に、本発明の請求項４に記載の発明は、請求項２において第５のトランジスタの出力をセット信号とし、電源投入時にリセットされる出力許可信号を発生させる出力許可回路を有するものである。
【００２３】
ＰＷＭ信号を発生させるコンパレータは、入力信号であるのこぎり波形のＣＦ信号と制御電圧ＣＶを比較する。ここで、電源投入時は、前記電圧がバラバラに立ち上がる為、ＰＷＭ信号も正常な信号を発生できない。そこで、発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力するものである。これにより電源装置が誤動作したり、スイッチング素子が破壊するかダメージを受けることから保護することが可能となる。
【００２４】
次に、本発明の請求項５に記載の発明は、出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、セット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源からダイオードを介して第７のトランジスタのベースに接続し、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタを接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とするものである。これにより発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力できる。これにより電源装置が誤動作したり、スイッチング素子が破壊したりダメージを受けることから保護することが可能となる。
【００２５】
次に、本発明の請求項６に記載の発明は、出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、セット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源からダイオードを介して第７のトランジスタのベースとコンデンサに接続し、このコンデンサの他端を接地するとともに、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタを接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とするものである。上記コンデンサを持つことにより、電源投入時のリセット動作が安定に行われる。これにより発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力できる。これにより電源装置が誤動作したり、スイッチング素子が破壊したりダメージを受けることから保護することが可能となる。
【００２６】
次に、本発明の請求項７に記載の発明は、出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、リセット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源から抵抗を介して第７のトランジスタのベースとコンデンサに接続し、このコンデンサの他端を接地するとともに、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタは接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とするものである。上記抵抗とコンデンサを持つことにより、出力許可信号の電圧を可変出来、かつ電源投入時のリセット動作が安定に行われる。これにより発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力できる。これにより電源装置が誤動作したり、スイッチング素子が破壊したりダメージを受けることから保護することが可能となる。
【００２７】
次に、本発明の請求項８に記載の発明は、請求項１から請求項７のいずれか一つのタイミング回路を電源装置用の半導体集積回路（ＩＣ）などに用い、それを応用した電源装置は、パーソナルコンピュータ等に用いられるマイクロプロセッサやメモリー及びその周辺回路に低電圧、大電流を供給する高周波スイッチング電源としての応用が可能であり、周囲温度の変化や発振周波数の高い状態でも安定し、かつ信頼性にも貢献できるものである。
【００２８】
【発明の実施の形態】
以下本発明の実施の形態を添付図面を用いて説明する。なお、説明にあたっては従来技術と同一部分は同一番号を付して説明する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１のタイミング回路の回路図を示すものであり、図２はその動作波形を示すものである。タイミング回路は、のこぎり波を発生する発振器と周辺回路を同期させて動作をさせるタイミング信号から構成される。
【００３０】
図１において、のこぎり波を発生する発振器の構成は、発振器の基本部品となるコンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得る。また、上記コンデンサ１１への充電回路も電源１からトランジスタ９のベースとコレクタを短絡し、抵抗８を介して、アースに接続した電流源を持ち、トランジスタ９とトランジスタ１０のベース間を接続したカレントミラー回路で構成する。
【００３１】
次に、充電から放電への切換回路は、第１の差動アンプを構成する（トランジスタ６２、トランジスタ６３）において、まずコンデンサ１１の電圧Ｖ（ＣＦ１）をトランジスタ６２のベースに接続し、他方の入力であるトランジスタ６３のベースには抵抗７３の一端とトランジスタ７４のエミッタから電圧Ｖ（Ａ１）ｂを接続する。抵抗７３の他端にはトランジスタ７２のエミッタから電圧Ｖ（Ａ１）ａを加える。
【００３２】
ここで充電が進みコンデンサ１１の電圧Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａになった時、第１の差動アンプの出力であるトランジスタ６４、トランジスタ６５で構成するアクティブロードには電流が流れず、トランジスタ６３のコレクタ電流はトランジスタ６６（コレクタとベースを短絡しダイオードの動作をする）と抵抗６７に流れる。
【００３３】
トランジスタ６６、トランジスタ６９、トランジスタ７０はカレントミラー回路を構成し、それぞれに接続した抵抗６７、抵抗６８、抵抗７１の抵抗値に反比例した電流が流れる。その結果、トランジスタ６９のコレクタは抵抗７３に電圧降下を起こさせ、トランジスタ７４のエミッタからの電圧Ｖ（Ａ１）ｂまで下がる。同様に、トランジスタ７０のコレクタは抵抗７６に電圧降下を起こさせ、トランジスタ５７のベースの電圧Ｖ（Ｂ１）を引き下げる。以上が充電から放電に切換える構成である。
【００３４】
また、抵抗８０、抵抗８１、抵抗８３、抵抗８５は電源１を分圧するもので、その電圧をトランジスタ７９、トランジスタ８２、トランジスタ８４で各回路に温度補正をして電圧を供給するものである。
【００３５】
次に、タイミング回路は、タイミング信号として発振器の放電期間の動作信号を直接フリップフロップの切換信号に使用する。
【００３６】
すなわち、コンデンサ１１の電圧Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａになった時、第１の差動アンプの出力であるトランジスタ６４、トランジスタ６５で構成するアクティブロードには電流が流れず、トランジスタ６３のコレクタ電流はトランジスタ６６（コレクタとベースを短絡しダイオードの動作をする）と抵抗６７に流れる。この時のトランジスタ６６、抵抗６７による発生電圧Ｖ（Ｄ１）を抵抗５０を介してトランジスタ５５を導通させ、ダイオード３９とダイオード４９によりトランジスタ４２・トランジスタ４３とトランジスタ７７・トランジスタ４６の状態を反転させるフリップフロップを動作させる構成である。
【００３７】
具体的な動作を図１の回路図と図２の動作波形を用いて説明する。
【００３８】
図１において、のこぎり波を発生する発振器は、コンデンサ１１への充電回路として電源１からトランジスタ９のベースとコレクタを短絡し、抵抗８を介して、アースに接続した電流源を持ち、トランジスタ９とトランジスタ１０のベース間を接続したカレントミラー回路で構成するのも同じである（図２（ａ）のｔ１：充電期間）。ここで、ｔ１：充電期間の第１の差動アンプのトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係はＶ（ＣＦ１）＜Ｖ（Ａ１）ａとなるように構成する。
【００３９】
すると第１の差動アンプのトランジスタ６２のコレクタには出力電流が流れ、アクティブロードのトランジスタ６４も電流が流れ、トランジスタ６５はオンするので、トランジスタ６６、トランジスタ６９、トランジスタ７０には電流が流れない。その結果、抵抗７３には電圧降下が生じず、抵抗８０と抵抗８１の交点電圧をＶａとすると、トランジスタ６３のベース電圧Ｖ（Ａ１）ａは、トランジスタ７９のベース・エミッタ電圧Ｖｂｅ（７９）、トランジスタ７２のベース・エミッタ電圧Ｖｂｅ（７２）、とすると
Ｖ（Ａ１）ａ＝Ｖａ＋Ｖｂｅ（７９）−Ｖｂｅ（７２）となる。
【００４０】
ここで集積回路では温度変化も含めほぼ
Ｖｂｅ（７９）＝Ｖｂｅ（７２）となり、上式はＶ（Ａ１）ａ＝Ｖａとなり、温度変化に影響されない電圧がトランジスタ６３のベース電圧Ｖ（Ａ１）ａに印加されのこぎり波の比較電圧（上限電圧＝Ｖａ）が得られる（図２（ａ）のｔ１期間）。
【００４１】
同様に抵抗７６にも電流が流れないので抵抗８１と抵抗８３の交点電圧をＶｂとすると、トランジスタ５７のベース電圧Ｖ（Ｂ１）ａは、トランジスタ７５のエミッタ電圧Ｖｅ（７５）、トランジスタ８２のベース・エミッタ電圧Ｖｂｅ（８２）、トランジスタ７５のベース・エミッタ電圧Ｖｂｅ（７５）、とすると
Ｖ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂ＋Ｖｂｅ（８２）−Ｖｂｅ（７５）となる。
【００４２】
ここで集積回路では温度変化も含めほぼ
Ｖｂｅ（８２）＝Ｖｂｅ（７５）となり、上式はＶ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂとなる（図２（ｂ）のｔ１期間）。
【００４３】
コンデンサ１１に充電が進むと差動アンプ４のトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係は上記と逆転し、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる。
【００４４】
すると第１の差動アンプのトランジスタ６２のコレクタには出力電流が流れず、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、トランジスタ６６・抵抗６７による電圧降下によりＶ（Ｄ１）電圧が発生し、トランジスタ６９、トランジスタ７０に電流が流れる。その結果、上記に接続した抵抗７６と抵抗７３は電圧降下を発生するとともに、抵抗５０を介してトランジスタ５５は導通し、フリップフロップ回路の高速化を可能とする。
【００４５】
そして抵抗７６の電圧降下を検出して放電回路はコンデンサ１１から放電電流を引き出す。
【００４６】
次に、抵抗７３の電圧降下がトランジスタ７４のエミッタ電圧Ｖｅ（７４）以下になるよう抵抗値と流れる電流を設定すると、この時のトランジスタ６３のベース電圧Ｖ（Ａ１）ｂはトランジスタ７４のエミッタ電圧Ｖｅ（７４）以下にはならずこの電圧Ｖｅ（７４）でクランプされる。また、上記から
Ｖｅ（７４）＝Ｖｅ（７５）＝Ｖｂであり、
Ｖ（Ａ１）ｂ＝Ｖｅ（７４）＝Ｖｅ（７５）＝Ｖｂであるから温度に影響されない電圧でのこぎり波の比較電圧（下限電圧＝Ｖｂ）が得られる（図２（ａ）のｔ２：放電期間）。この状態はＶ（ＣＦ１）＜Ｖ（Ａ１）ｂになるまで続き、その後再び充電状態になり発振が継続する。
【００４７】
この時のトランジスタ６６、抵抗６７による発生電圧Ｖ（Ｄ１）を抵抗５０を介してトランジスタ５５を導通させ、ダイオード３９とダイオード４９によりトランジスタ４２・トランジスタ４３とトランジスタ７７・トランジスタ４６の状態を反転させるフリップフロップを動作させるタイミング回路が構成される。
【００４８】
次に、図３にタイミング回路１１０ａからののこぎり波のＣＦ信号１１１をコンパレータ１１２で制御電圧１１３と比較することによって得られるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号から、そのパルスを交互に出力するスイッチを、タイミング回路１１０ａ内のフリップフロップからのＦＦ１信号１１７ａで切換え、プッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路構成を示すとともに、図４にその動作波形を示す。
【００４９】
図３のタイミング回路１１０ａからのＣＦ信号１１１（図４（ａ））は、コンパレータ１１２の（−）に入力し、（＋）には制御電圧１１３（図４（ａ））が印加されると、その出力にはＰＷＭ信号とＰＷＭ信号に不必要なＣＦ信号１１１の右下がり波形で発生する信号も含まれるので、図３のブランキング回路１２４にＤ１信号１３０を印加し、不要信号を取り除きＰＷＭ信号１１４（図４（ａ））が得られる。
【００５０】
又、図３のタイミング回路１１０ａ内のＤ１信号１３０（図４（ｂ））は、フリップフロップにより２分周されたＦＦ１信号１１７a（図４（ｂ））となり、スイッチ１１５の切換信号となる。スイッチ１１５の入力信号は上記ＰＷＭ信号１１４であり、スイッチ１１５の出力信号は、増幅器１１９と増幅器１２０でそれぞれ増幅し、（ＰＷＭ１）１２１と（ＰＷＭ２）１２２として交互にＰＷＭ信号がでる波形（図４（ｃ））を得る。
【００５１】
ここで、タイミング回路１１０ａ内のＤ１信号１３０は、従来回路図（図１５）に有ったトランジスタ１０１による反転アンプが無く、発振器を構成する信号を直接使用するためフリップフロップにより２分周されたＦＦ１信号１１７ａは、従来に比べ数十nsec早くなる。その結果、スイッチ１１５の切換も早くなり、図４（ｃ）にあるように（ＰＷＭ１）１２１と（ＰＷＭ２）１２２には従来例で発生した“ひげ”状の波形が発生せず、安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）が得られる。
【００５２】
（実施の形態２）
図５は本発明の実施の形態２におけるタイミング回路の具体的回路図を示すものである。
【００５３】
図５において、のこぎり波を発生する発振器の構成は、発振器のコンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得るのは上記と同様である。
【００５４】
ここで、本実施の形態での発振器の放電回路からタイミング信号Ｔ２を得る回路は、トランジスタ５６とトランジスタ５７とで構成する差動アンプ３のエミッタ接続点に抵抗５８を接続する。また、抵抗８３と抵抗８５の交点電圧Ｖｃにベースを接続したトランジスタ８４のエミッタからの電圧をトランジスタ５６のベースに加え、実施の形態１で説明した抵抗７６の電圧降下出力をトランジスタ５７のベースに入力し、放電期間の制御信号とする。
【００５５】
そして、差動アンプ３のエミッタには抵抗５８と並列に抵抗５９とトランジスタ６０を接続し、そのトランジスタ６０を前記コンパレータの出力により放電期間のみオンさせトランジスタ５６のコレクタからコンデンサ１１の電荷を放電させる構成をとる。
【００５６】
このことにより、放電期間は差動アンプ３のエミッタから抵抗５８と抵抗５９に並列して放電電流を流すことが可能となる。更に、トランジスタ６０のコレクタから抵抗１３７を介してトランジスタ１３６をオン・オフし、そのコレクタに定電流回路のトランジスタ１３５を負荷とする（図５のトランジスタ１３６とトランジスタ１３９は通常トランジスタ１３９が導通している）ことでタイミング信号Ｔ２（１３８）が得られる。
【００５７】
これにより、充電期間に差動アンプのトランジスタ５７を電源１から接続し抵抗５８を介して流していた（アイドリング電流）を削減しながら、希望する時間遅れを有するタイミング信号Ｔ２が可能となる。これにより、ＰＷＭ信号を最小にした時のブランキング回路における波形残りを無くし、精度の良い安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる。
【００５８】
具体的な動作は、図５の回路図と図２の動作波形を用いて説明する。
【００５９】
図５において、のこぎり波を発生する発振器は、コンデンサ１１に充電が進むと差動アンプ４のトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係は上記と逆転し、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる。すると差動アンプ４のトランジスタ６２のコレクタには出力電流が流れず、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、トランジスタ６６、トランジスタ６９、トランジスタ７０に電流が流れる。その結果、上記に接続した抵抗７６と抵抗７３には電圧降下を発生する。
【００６０】
抵抗７６の電圧降下をＶ（Ｂ１）ｂとすると、差動アンプ３のトランジスタ５６のベース電圧Ｖ（Ｃ１）とトランジスタ５７のベース電圧Ｖ（Ｂ１）ｂとの関係はＶ（Ｃ１）＞Ｖ（Ｂ１）ｂとなりトランジスタ５６が導通しコンデンサ１１から放電電流を引き出す。
【００６１】
この時の放電電流Ｉｏはトランジスタ５６のエミッタ電圧で決まり、その電圧をＶｅ（５６）とすると、抵抗８３と抵抗８５の交点電圧Ｖｃはトランジスタ８４とトランジスタ５６のＶｂｅが相殺され
Ｖｅ（５６）＝Ｖｃ＋Ｖｂｅ（８４）−Ｖｂｅ（５６）＝Ｖｃとなり、
Ｉｏ＝Ｖｃ／Ｒ５８ （Ｒ５８は抵抗５８の抵抗値）
放電電流Ｉｏは温度に影響されない放電電流となる（図２のｔ２：放電期間）。
【００６２】
この状態はＶ（ＣＦ１）＜Ｖ（Ａ１）ｂになるまで続き、その後再び充電状態になり発振が継続する。
【００６３】
又、短い放電期間ｔ２を得るために、充電期間ｔ１に電源１からトランジスタ５７を介して大きな電流を流しておく必要があった。更に充電期間ｔ１は放電期間ｔ２の９０％以上でありＩ（Ｒ５８）は消費電流に大きく影響する。
【００６４】
そこで、放電期間ｔ２に差動アンプ４の出力アクティブロードの負荷であるトランジスタ６６と抵抗６７に発生する電圧Ｖ（Ｄ１）（図２（ｂ））を用いて、抵抗９０を介してトランジスタ６０をオンさせる。そのトランジスタ６０のコレクタに抵抗５９を直列接続し、抵抗５８と並列に接続すると放電期間の電流は両方の抵抗に流すことが可能となり、アイドリング電流Ｉ（Ｒ５８）は従来回路の１０％に削減可能となる。さらに、トランジスタ６０のコレクタに抵抗１３７を介してトランジスタ１３６を接続し、その負荷として定電流源用のトランジスタ１３５を接続する（図５のトランジスタ１３９とトランジスタ１４０は通常トランジスタ１３９が導通している）ことでタイミング信号Ｔ２（１３８）を得る。このタイミング信号Ｔ２は上記電圧Ｖ（Ｄ１）に対して、約１００nsec遅れた信号を得ることが可能となる。
【００６５】
図６に示すスイッチング電源装置におけるプッシュプル駆動に必要なプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路構成において、コンパレータ１１２の出力にはＰＷＭ信号とＰＷＭ信号に不必要なＣＦ信号１１１の右下がり波形で発生する信号を、図６のブランキング回路１２４に上記タイミング信号Ｔ２を印加すると、コンパレータで発生する時間遅れとタイミングが一致し、不要信号を綺麗に取り除きＰＷＭ信号１１４が得られ、フリップフロップにより２分周されたＦＦ１信号１１７ａにより、スイッチ１１５の切換を行うと、スイッチ１１５の出力信号は、増幅器１１９と増幅器１２０でそれぞれ増幅し、（ＰＷＭ１）１２１と（ＰＷＭ２）１２２として交互に不要な信号を含まないＰＷＭ信号を得ることが可能となる。
【００６６】
（実施の形態３）
上記実施の形態２において図５のトランジスタ１３９とトランジスタ１４０の動作は通常トランジスタ１３９が導通しているとしたが、この回路が無い場合（トランジスタ１３５のコレクタとトランジスタ１３６のコレクタが接続してタイミング信号Ｔ２（１３８）を取り出した波形を図７に示す。
【００６７】
直流電源１が投入された直後、図５の回路が定常状態になるまでＤ１信号が発生しないのでトランジスタ１３６はオフであり、そのコレクタ電圧は高くなり不要なタイミング信号Ｔ２が発生する（図７（ｂ））。
【００６８】
そこで、この不要なタイミング信号Ｔ２を除去するのが図５のトランジスタ１４０のコレクタとトランジスタ１３９である。
【００６９】
回路構成は、トランジスタ１３９のベースには分圧電圧Ｖｃをトランジスタ８４のエミッタフォロワーした電圧（コンデンサ１１の発振下限電圧）を印加し、トランジスタ１４０のベースにはコンデンサ１１の端子電圧を印加する。すなわち、コンデンサ１１が正常に発振するまではトランジスタ１４０が導通し、電流源のトランジスタ１３５の電流はトランジスタ１３９には流さない。その結果、不要なタイミング信号Ｔ２は発生しない（図８（ｂ））。
【００７０】
（実施の形態４）
図９は本発明の実施の形態４におけるタイミング回路１１０ｃとプッシュプル駆動信号発生回路を示す。図５におけるトランジスタ１３６の出力であるタイミング信号Ｔ２は実施の形態３で説明したように、電源投入後発振器が正常に動作してから発生する。そこで、図９のタイミング回路１１０ｃにおいて、出力許可回路１３１は発振器で発生したタイミング信号Ｔ２をセット信号とし、電源投入時にリセットする出力許可信号１３３を発生させるものである。
【００７１】
図９の回路図と図１０の動作波形図で説明する。ＰＷＭ信号１１４を発生させるコンパレータ１１２は、入力信号であるのこぎり波形のＣＦ信号１１１と制御電圧（ＣＶ）１１３を比較する。ここで、電源投入時は、前記電圧がバラバラに立ち上がるため、図１０（ａ）の如く制御電圧（ＣＶ）が早く立ち上がり、その後、発振器のコンデンサ１１の電圧：ＣＦ信号１１１が立ち上がる。
【００７２】
その結果、不要なＰＷＭ信号（図１０（ａ）左下）が発生する。これは、電源装置のスイッチング素子を破壊する要因になる。
【００７３】
そこで、発振器が安定し、正常な最初のタイミング信号Ｔ２（図１０（ｂ））が発生してから、出力許可回路１３１にタイミング信号Ｔ２をセット信号とする出力許可信号１３３（図１０（ｃ））を発生させる。ここで、出力許可回路１３１は電源投入時にリセットしておく。そして、この出力許可信号（ＩＮＢ）１３３（図１０（ｃ））で増幅器１１９と増幅器１２０を制御して正常な１２１のＰＷＭ１，１２２のＰＷＭ２のみを出力（図１０（ｄ）、（ｅ））するものである。これにより、異常に幅の広いＰＷＭ信号による電源装置の誤動作や、スイッチング素子の破壊やダメージを受けることから保護することが可能となる。
【００７４】
（実施の形態５）
図１１は本発明の実施の形態５におけるタイミング回路の具体的回路図を示すものである。
【００７５】
図１１において、出力許可回路はトランジスタ１４４とトランジスタ１４５の相互のエミッタを接地し、かつ相互のコレクタを電流源のトランジスタ１４１と接続し、セット信号としてタイミング信号Ｔ２（１３８）を抵抗１４３を介してトランジスタ１４４のベースに接続する。又、電流源のトランジスタ１４２からダイオード１４６を介してトランジスタ１４５のベースに接続する。又、トランジスタ１４７のベースはトランジスタ１４５のコレクタと接続し、そのエミッタは接地し、そのコレクタは電流源のトランジスタ１４２に接続し出力許可信号ＩＮＢ（１３３）とする。
【００７６】
動作は、まず直流電源１が投入されると、電流源のトランジスタ１４１からトランジスタ１４７のベースに流れ、トランジスタ１４７がオンする。ここで、電流源のトランジスタ１４２からも同時に電流は供給されるが、ダイオード１４６があり約０．７Ｖの電圧上昇分トランジスタ１４５のベースには供給が遅れトランジスタ１４７が先にオンする。出力許可信号ＩＮＢ（１３３）はローレベルであり、出力許可回路はリセットされる。
【００７７】
次に、発振器が安定し、正常な最初のタイミング信号Ｔ２（１３８）が抵抗１４３を介してトランジスタ１４４のベースに印加されるとトランジスタ１４４がオンして、トランジスタ１４７がオフする。すると、トランジスタ１４７のコレクタ電圧は上昇し、電流源のトランジスタ１４２からの電流はダイオード１４６とトランジスタ１４５のベースに供給されトランジスタ１４５がオンし、出力許可回路はセットされ、出力許可信号ＩＮＢ（１３３）はハイレベルとなり、この状態が維持される（図１０（ｂ）、（ｃ））。
【００７８】
（実施の形態６）
図１２は本発明の実施の形態６におけるタイミング回路の具体的回路図を示すものである。
【００７９】
図１２において、出力許可回路はトランジスタ１４４とトランジスタ１４５の相互のエミッタを接地し、かつ相互のコレクタを電流源のトランジスタ１４１と接続し、セット信号としてタイミング信号Ｔ２（１３８）を抵抗１４３を介してトランジスタ１４４のベースに接続する。又、電流源のトランジスタ１４２からダイオード１４６を介してトランジスタ１４５のベースとコンデンサ１４８の一方を接続し他方を接地する。又、トランジスタ１４７のベースはトランジスタ１４５のコレクタと接続し、そのエミッタは接地し、そのコレクタは電流源のトランジスタ１４２に接続し出力許可信号ＩＮＢ（１３３）とする。
【００８０】
動作は、まず直流電源１が投入されると、電流源のトランジスタ１４１からトランジスタ１４７のベースに流れ、トランジスタ１４７がオンする。ここで、電流源のトランジスタ１４２からも同時に電流は供給されるが、ダイオード１４６があり約０．７Ｖの電圧上昇分トランジスタ１４５のベースには供給が遅れトランジスタ１４７が先にオンする。しかし、トランジスタのバラツキ（ベース・エミッタ間電圧やｈｆｅ）、温度（高温）、ノイズ等によりトランジスタ１４５がトランジスタ１４７より先にオンする誤動作が生じることがある。
【００８１】
そこで、トランジスタ１４５のベースにコンデンサ１４８を加え、電流源のトランジスタ１４２から供給する電流がコンデンサ１４８に充電され、充電電圧が約０．７Ｖまで上昇する時間を持たせることで、確実にトランジスタ１４７をオンさせ、出力許可回路をリセットする。
【００８２】
次に、発振器が安定し、正常な最初のタイミング信号Ｔ２（１３８）が抵抗１４３を介してトランジスタ１４４のベースに印加されるとトランジスタ１４４がオンして、トランジスタ１４７がオフする。すると、トランジスタ１４７のコレクタ電圧は上昇し、電流源のトランジスタ１４２からの電流はダイオード１４６とトランジスタ１４５のベースに供給されトランジスタ１４５がオンし、出力許可回路はセットされ、出力許可信号ＩＮＢ（１３３）はハイレベルとなり、この状態が維持される（図１０（ｂ）、（ｃ））。
【００８３】
（実施の形態７）
図１３は本発明の実施の形態７におけるタイミング回路の具体的回路図を示すものである。
【００８４】
図１３において、出力許可回路はトランジスタ１４４とトランジスタ１４５の相互のエミッタを接地し、かつ相互のコレクタを電流源のトランジスタ１４１と接続し、セット信号としてタイミング信号Ｔ２（１３８）を抵抗１４３を介してトランジスタ１４４のベースに接続する。又、電流源のトランジスタ１４２から抵抗１４９を介してトランジスタ１４５のベースとコンデンサ１４８の一方を接続し他方を接地する。又、トランジスタ１４７のベースはトランジスタ１４５に接続する。又、トランジスタ１４７のベースはトランジスタ１４５のコレクタと接続し、そのエミッタは接地し、そのコレクタは電流源のトランジスタ１４２に接続し出力許可信号ＩＮＢ（１３３）とする。
【００８５】
動作は、まず直流電源１が投入されると、電流源のトランジスタ１４１からトランジスタ１４７のベースに流れ、トランジスタ１４７がオンする。ここで、電流源のトランジスタ１４２からも同時に電流は供給され、抵抗１４９を介してコンデンサ１４８を充電する。このコンデンサ１４８の充電電圧はトランジスタ１４５のベースに接続しており、充電電圧上昇に時間がかかりトランジスタ１４５よりもトランジスタ１４７が、確実にオンし、出力許可回路はリセット状態となる。
【００８６】
次に、発振器が安定し、正常な最初のタイミング信号Ｔ２（１３８）が抵抗１４３を介してトランジスタ１４４のベースに印加されるとトランジスタ１４４がオンして、トランジスタ１４７がオフする。すると、トランジスタ１４７のコレクタ電圧は上昇し、電流源のトランジスタ１４２からの電流はダイオード１４６とトランジスタ１４５のベースに供給されトランジスタ１４５がオンし、出力許可回路はセットされ、出力許可信号ＩＮＢ（１３３）はハイレベルとなり、この状態が維持される（図１０（ｂ）、（ｃ））。
【００８７】
ここで、出力許可信号ＩＮＢ（１３３）のハイレベル電圧（Ｖinb）はトランジスタ１４５のベース電圧（０．７Ｖ）と電流源であるトランジスタ１４２の電流（Ｉinb）、抵抗１４９の抵抗値（Ｒ１４９）で決まる。
【００８８】
すなわち、Ｖinb＝０．７＋Ｉinb×Ｒ１４９となり、任意に設定可能となり、図９の増幅器１１９と増幅器１２０の制御が容易となる。
【００８９】
（実施の形態８）
上記で説明したように、図１４は本発明の実施の形態８におけるタイミング回路と、この出力であるタイミング信号により、プッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させ、プッシュプル型のスイッチング電源装置の構成例を示す。図１４において、上記で説明したＰＷＭ１（１２１）とＰＷＭ２（１２２）はそれぞれスイッチング素子（ＦＥＴ）２００及び２０１のゲートに接続し、トランス２０２を駆動する。トランス２０２の出力はダイオード２０３とダイオード２０４で整流しチョークコイル２０５とコンデンサ２０６で平滑する。その出力２０７の電圧はエラーアンプ２０９で基準電源２０８と比較する。
【００９０】
エラーアンプ２０９の出力はフォトカプラ２１０で絶縁して、その出力はコンパレータ１１２の制御電圧１１３に入力し、他方の入力ののこぎり波のＣＦ信号と比較されＰＷＭ信号を得る。以上の構成により、精度の良い大電流を供給する高周波スイッチング電源が可能となる。
【００９１】
本発明のタイミング回路は電源装置用の半導体集積回路（ＩＣ）などに用い、それを応用した電源装置は、パーソナルコンピュータ等に用いられるマイクロプロセッサやメモリー及びその周辺回路に低電圧、大電流を供給する高周波スイッチング電源としての応用が可能である。
【００９２】
【発明の効果】
以上のように本発明によれば、周囲温度の変化や発振周波数の高い状態でも安定し、ひいては、この発振器を電源装置用の半導体集積回路（ＩＣ）などに用い、その電源装置を組み込んだ電子機器も安定し、かつ信頼性にも貢献でき産業的価値の大なるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるタイミング回路の電気的回路図
【図２】本発明の実施の形態１におけるタイミング回路の動作説明をするための特性図
【図３】本発明の実施の形態１におけるタイミング回路の周辺回路構成を示すブロック図
【図４】本発明の実施の形態１におけるタイミング回路の周辺回路の動作説明をするための特性図
【図５】本発明の実施の形態２におけるタイミング回路の電気的回路図
【図６】本発明の実施の形態２におけるタイミング回路の周辺回路構成を示すブロック図
【図７】本発明の実施の形態３におけるタイミング回路の動作説明をするための特性図
【図８】本発明の実施の形態３におけるタイミング回路の動作説明をするための特性図
【図９】本発明の実施の形態４におけるタイミング回路の周辺回路構成を示すブロック図
【図１０】本発明の実施の形態４におけるタイミング回路の動作説明をするための特性図
【図１１】本発明の実施の形態５におけるタイミング回路の電気的回路図
【図１２】本発明の実施の形態６におけるタイミング回路の電気的回路図
【図１３】本発明の実施の形態７におけるタイミング回路の電気的回路図
【図１４】本発明の実施の形態８におけるタイミング回路の周辺回路構成を示すブロック図
【図１５】従来のタイミング回路の電気的回路図
【図１６】従来のタイミング回路の動作説明をするための特性図
【図１７】従来のタイミング回路の周辺回路構成を示すブロック図
【図１８】従来のタイミング回路の動作説明をするための特性図
【符号の説明】
１，２ 直流電源
３，４，５，９，１０，１３，１４，１５，１６，１７ トランジスタ
６，８，１８，１９，２１，２３，２５，２６，２８，３１ 抵抗
１１，１４８，２０６ コンデンサ
２０，２２，２４，２９，３０，３３，３６ トランジスタ
３２，３４，３７，４０，４１，５８，５９，７３，７６，８０ 抵抗
３８，４２，４３，４４，４５，４６，４８，５１，５２ トランジスタ
３９，４９，１４６，２０３，２０４ ダイオード
５５，５６，５７，６０，６２，６３，６４，６５，６６ トランジスタ
６９，７０，７２，７４，７５，７７，７８，７９，８２ トランジスタ
８１，８３，８５，９０，１００，１４３ 抵抗
８４，８６，１３６，１４１，１４２，１４４，１４５ トランジスタ
１１０ａ タイミング回路１
１１０ｂ タイミング回路２
１１０ｃ タイミング回路３
１１２ コンパレータ
１１５ スイッチ回路
１１９，１２０ 増幅器
１２４ ブランキング回路
１４７ トランジスタ
２００，２０１ ＦＥＴ
２０２ トランス
２０９ エラーアンプ
２１０ フォトカプラ
Ｖａ，Ｖｂ，Ｖｃ 分圧電圧
【発明の属する技術分野】
本発明は半導体集積回路（ＩＣ）などに用いられるタイミング回路とそれを用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、この種のタイミング回路は、図１５に示す構成となっていた。
【０００３】
すなわち、図１５に示すタイミング回路は、のこぎり波を発生する発振器と周辺回路を同期させて動作をさせるタイミング信号から構成される。
【０００４】
まず、発振器は基本部品となるコンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得るものである。コンデンサ１１への充電回路は第１の電源１からトランジスタ９のベースとコレクタを短絡し、抵抗８を介して、アースに接続した電流源を持ち、トランジスタ９とトランジスタ１０のベース間を接続したカレントミラー回路で構成する。そして、放電回路は、第２の電源２とトランジスタ３と抵抗６とベースとコレクタを短絡したトランジスタ４とで第１の定電流回路を構成し、その定電流をトランジスタ４とトランジスタ５のベース間を接続したカレントミラー回路から、トランジスタ７とトランジスタ１２のベース間を接続したカレントミラー回路を介して、第１の差動アンプ（トランジスタ１４とトランジスタ１５）によりスイッチを構成し、トランジスタ１５のコレクタに接続したコンデンサ１１から放電電流を流すものである。
【０００５】
次に、充電と放電の切換回路は、トランジスタ２９、トランジスタ３０、トランジスタ３８、トランジスタ２７、トランジスタ３３、トランジスタ２２、トランジスタ２４からなるコンパレータにおいて、まずコンデンサ１１の電圧をコンパレータの一方の入力であるトランジスタ３０のベースに接続し、他方の入力であるトランジスタ２９のベースには抵抗２６を接続する。更に抵抗２６にはコンパレータの出力である図１５中のＢ点とＣ点を入力とする第２の差動アンプ（トランジスタ１６、トランジスタ１３）の出力（トランジスタ１６のコレクタ）が接続される。更に抵抗２６には抵抗３５、トランジスタ３６、抵抗３７、トランジスタ２０、抵抗１９からなる第２の定電流回路が接続される。
【０００６】
次にこの動作について、図１５の発振回路図と図１６の動作波形図を用いて説明する。
【０００７】
第１の電源１が投入されると、コンデンサ１１にトランジスタ１０を介して充電電流が流れ、コンデンサ１１の電圧Ｖ（ＣＦ）は上昇する（図１６中のｔ１：充電期間）。また、抵抗２６の電圧Ｖ（Ａ）は定電流回路２（抵抗３５、トランジスタ３６、抵抗３７、トランジスタ２０、抵抗１９）の電流により電圧Ｖ（Ａ）ａとなる。コンパレータ３９には上記コンデンサ１１の電圧Ｖ（ＣＦ）と電圧Ｖ（Ａ）ａが入力され、コンデンサ１１の電圧Ｖ（ＣＦ）が電圧Ｖ（Ａ）ａより大きくなると、コンパレータの出力Ｂ点（波形Ｖ（Ｂ））と出力Ｃ点（波形Ｖ（Ｃ））の電圧は、Ｖ（Ｂ）＜Ｖ（Ｃ）からＶ（Ｂ）＞Ｖ（Ｃ）と反転する（図１６中のｔ１からｔ２）。その結果、Ｖ（Ｂ）とＶ（Ｃ）を入力とする差動アンプ１（トランジスタ１４とトランジスタ１５）はトランジスタ１５のコレクタに接続したコンデンサ１１から放電電流を流すと共に、差動アンプ２（トランジスタ１６、トランジスタ１３）の出力（トランジスタ１６のコレクタ）が接続される抵抗２６に電流が流れ、Ａ点は電圧Ｖ（Ａ）ｂとなる（図１６中のｔ２：放電期間）。
【０００８】
上記放電期間ｔ２はコンデンサ１１の電圧Ｖ（ＣＦ）＞Ｖ（Ａ）ｂの間続く。更に電圧Ｖ（ＣＦ）＜Ｖ（Ａ）ｂになると、充電期間ｔ１となり、最初の状態に戻り、発振が継続される。
【０００９】
次に、タイミング信号Ｔ１は上記放電期間ｔ２を利用してパルス信号を発生させ周辺回路を同期させるものであり、Ｖ（Ｂ）、Ｖ（Ｃ）の電圧変化を抵抗２１を介してトランジスタ２２とトランジスタ２４にてカレントミラー回路を構成すると、トランジスタ２４のコレクタは放電期間ｔ２にオフする。そこで、この信号を抵抗１００を介してトランジスタ１０１で増幅し、タイミング信号Ｔ１を得る（図１６（ｂ）：Ｖ（Ｔ１））。
【００１０】
図１７には上記コンデンサ１１の電圧Ｖ（ＣＦ）とＴ１信号によりＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号からそのパルスを交互に出力するスイッチを使い、スイッチング電源装置におけるプッシュプル駆動に必要なプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路構成を示し、図１８にその動作波形を示す。
【００１１】
図１５のタイミング回路からのＣＦ信号１１１（図１６（ａ））は、コンパレータ１１２の（−）に入力し、（＋）には制御電圧１１３が印加されると、その出力にはＰＷＭ信号とＰＷＭ信号に不必要なＣＦ信号１１１の右下がり波形で発生する信号も含まれるので、図１７のブランキング回路１２４にＴ１信号を印加し、不要信号を取り除きＰＷＭ信号１１４（図１８（ａ））が得られる。
【００１２】
又、図１５のタイミング回路からのＴ１信号１１８（図１６（ｂ））は、フリップフロップ１１６により２分周された信号（ＦＦ１）１１７（図１８（ｂ））となり、スイッチ１１５の切換信号となる。スイッチ１１５の入力信号は上記ＰＷＭ信号１１４であり、スイッチ１１５の出力信号は、増幅器１１９と増幅器１２０でそれぞれ増幅し、（ＰＷＭ１）１２１と（ＰＷＭ２）１２２として交互にＰＷＭ信号がでる波形（図１８（ｃ））を得る。
【００１３】
しかし、図１８（ｃ）にあるように（ＰＷＭ１）１２１と（ＰＷＭ２）１２２には“ひげ”状の波形が残り、これにより電源装置が誤動作したり、消費電力の増大を起こすという問題がある。
【００１４】
【発明が解決しようとする課題】
以上のような従来のタイミング回路１１０は、そこで発生したＣＦ信号１１１をコンパレータ１１２に入力し、その出力としてＰＷＭ信号１１４（図１８（ａ））を得、かつＴ１信号１１８（図１８（ｂ））を、フリップフロップ１１６により２分周した信号（ＦＦ１）１１７（図１８（ｂ））で、スイッチ１１５を切換えた（ＰＷＭ１）１２１と（ＰＷＭ２）１２２には“ひげ”状の波形が残り、これにより電源装置が誤動作したり、消費電力の増大を起こすという問題があった。
【００１５】
これは、発振周波数の高周波化で、回路素子による時間遅れが無視出来なくなり生じるもので、ＰＷＭ信号１１４が出力される時間よりフリップフロップ１１６により２分周した信号（ＦＦ１）１１７が出力される時間の方が遅れる為、発生するという欠点があった。
【００１６】
本発明はかかる点に鑑みてなされたもので、高周波のスイッチング電源装置における安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させるタイミング回路を提供することを目的としている。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１８】
本発明の請求項１に記載の発明は、直流電源と、この直流電源を複数に分圧した第１の分圧電圧および第２の分圧電圧と、前記第１の分圧電圧を温度補償した第１のトランジスタのエミッタフォロワーによる第１の電圧源と、前記第２の分圧電圧を温度補償した第２のトランジスタのエミッタフォロワーによる第２の電圧源と、前記第１の電圧源と第２の電圧源との間に接続された第１の抵抗と、複数のトランジスタから形成されるとともに、一方の入力に前記第２の電圧源が接続され、他方の入力にコンデンサとそれを充電する充電回路およびそれを放電する放電回路が接続されたコンパレータとを備え、前記コンパレータの出力により前記第１の抵抗に電流を流すとともに、前記放電回路のオン・オフを制御し、かつフリップフロップを反転させる構成とすることにより（ＰＷＭ１）と（ＰＷＭ２）には“ひげ”状の波形が残る事もない。
【００１９】
これにより、本発明のタイミング回路は、スイッチング電源装置における安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路を提供し、ひいては、それを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００２０】
次に、本発明の請求項２に記載の発明は、放電回路は、第２の分圧電圧を温度補償接続した第３のトランジスタのエミッタフォロワーによる第３の電圧源と、その一端がこの第３の電圧源に接続されるとともにその他端がコンパレータの出力によりオン・オフ電流を流す回路に接続された第２の抵抗と、直流電源を複数に分圧した第３の分圧電圧と、その一方の入力に前記第２の抵抗が接続されるとともにその他方の入力に前記第３の分圧電圧がエミッタフォロワーを介して接続される第１の差動アンプと、この第１の差動アンプのエミッタに接続された第３の抵抗と、この第３の抵抗と並列に接続された第４の抵抗および第４のトランジスタとからなり、第４のトランジスタを前記コンパレータの出力によりオン・オフし、第１の差動アンプの一方の出力をコンデンサに接続するとともに第４のトランジスタのコレクタでオン・オフする第５のトランジスタの出力をタイミング信号としたことを特徴とする請求項１記載のタイミング回路であり、これにより、ＰＷＭ信号を最小にした時のブランキング回路における波形残りを無くし、精度の良い安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路を提供し、ひいては、それを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００２１】
次に、本発明の請求項３に記載の発明は、請求項２において、第３の分圧電圧をエミッタフォロワーを介して得た電圧とコンデンサの端子電圧とを比較し、第５のトランジスタの出力であるタイミング信号をオフすることを特徴とするものであり、電源投入時に不要なタイミング信号をカットするものである。その結果、安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路を提供できるものである。
【００２２】
次に、本発明の請求項４に記載の発明は、請求項２において第５のトランジスタの出力をセット信号とし、電源投入時にリセットされる出力許可信号を発生させる出力許可回路を有するものである。
【００２３】
ＰＷＭ信号を発生させるコンパレータは、入力信号であるのこぎり波形のＣＦ信号と制御電圧ＣＶを比較する。ここで、電源投入時は、前記電圧がバラバラに立ち上がる為、ＰＷＭ信号も正常な信号を発生できない。そこで、発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力するものである。これにより電源装置が誤動作したり、スイッチング素子が破壊するかダメージを受けることから保護することが可能となる。
【００２４】
次に、本発明の請求項５に記載の発明は、出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、セット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源からダイオードを介して第７のトランジスタのベースに接続し、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタを接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とするものである。これにより発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力できる。これにより電源装置が誤動作したり、スイッチング素子が破壊したりダメージを受けることから保護することが可能となる。
【００２５】
次に、本発明の請求項６に記載の発明は、出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、セット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源からダイオードを介して第７のトランジスタのベースとコンデンサに接続し、このコンデンサの他端を接地するとともに、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタを接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とするものである。上記コンデンサを持つことにより、電源投入時のリセット動作が安定に行われる。これにより発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力できる。これにより電源装置が誤動作したり、スイッチング素子が破壊したりダメージを受けることから保護することが可能となる。
【００２６】
次に、本発明の請求項７に記載の発明は、出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、リセット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源から抵抗を介して第７のトランジスタのベースとコンデンサに接続し、このコンデンサの他端を接地するとともに、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタは接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とするものである。上記抵抗とコンデンサを持つことにより、出力許可信号の電圧を可変出来、かつ電源投入時のリセット動作が安定に行われる。これにより発振器が安定し、正常な最初のタイミング信号Ｔ２が発生してから出力許可回路によりＰＷＭ１とＰＷＭ２を出力する増幅器を制御して正常なＰＷＭ１，ＰＷＭ２を出力できる。これにより電源装置が誤動作したり、スイッチング素子が破壊したりダメージを受けることから保護することが可能となる。
【００２７】
次に、本発明の請求項８に記載の発明は、請求項１から請求項７のいずれか一つのタイミング回路を電源装置用の半導体集積回路（ＩＣ）などに用い、それを応用した電源装置は、パーソナルコンピュータ等に用いられるマイクロプロセッサやメモリー及びその周辺回路に低電圧、大電流を供給する高周波スイッチング電源としての応用が可能であり、周囲温度の変化や発振周波数の高い状態でも安定し、かつ信頼性にも貢献できるものである。
【００２８】
【発明の実施の形態】
以下本発明の実施の形態を添付図面を用いて説明する。なお、説明にあたっては従来技術と同一部分は同一番号を付して説明する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１のタイミング回路の回路図を示すものであり、図２はその動作波形を示すものである。タイミング回路は、のこぎり波を発生する発振器と周辺回路を同期させて動作をさせるタイミング信号から構成される。
【００３０】
図１において、のこぎり波を発生する発振器の構成は、発振器の基本部品となるコンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得る。また、上記コンデンサ１１への充電回路も電源１からトランジスタ９のベースとコレクタを短絡し、抵抗８を介して、アースに接続した電流源を持ち、トランジスタ９とトランジスタ１０のベース間を接続したカレントミラー回路で構成する。
【００３１】
次に、充電から放電への切換回路は、第１の差動アンプを構成する（トランジスタ６２、トランジスタ６３）において、まずコンデンサ１１の電圧Ｖ（ＣＦ１）をトランジスタ６２のベースに接続し、他方の入力であるトランジスタ６３のベースには抵抗７３の一端とトランジスタ７４のエミッタから電圧Ｖ（Ａ１）ｂを接続する。抵抗７３の他端にはトランジスタ７２のエミッタから電圧Ｖ（Ａ１）ａを加える。
【００３２】
ここで充電が進みコンデンサ１１の電圧Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａになった時、第１の差動アンプの出力であるトランジスタ６４、トランジスタ６５で構成するアクティブロードには電流が流れず、トランジスタ６３のコレクタ電流はトランジスタ６６（コレクタとベースを短絡しダイオードの動作をする）と抵抗６７に流れる。
【００３３】
トランジスタ６６、トランジスタ６９、トランジスタ７０はカレントミラー回路を構成し、それぞれに接続した抵抗６７、抵抗６８、抵抗７１の抵抗値に反比例した電流が流れる。その結果、トランジスタ６９のコレクタは抵抗７３に電圧降下を起こさせ、トランジスタ７４のエミッタからの電圧Ｖ（Ａ１）ｂまで下がる。同様に、トランジスタ７０のコレクタは抵抗７６に電圧降下を起こさせ、トランジスタ５７のベースの電圧Ｖ（Ｂ１）を引き下げる。以上が充電から放電に切換える構成である。
【００３４】
また、抵抗８０、抵抗８１、抵抗８３、抵抗８５は電源１を分圧するもので、その電圧をトランジスタ７９、トランジスタ８２、トランジスタ８４で各回路に温度補正をして電圧を供給するものである。
【００３５】
次に、タイミング回路は、タイミング信号として発振器の放電期間の動作信号を直接フリップフロップの切換信号に使用する。
【００３６】
すなわち、コンデンサ１１の電圧Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａになった時、第１の差動アンプの出力であるトランジスタ６４、トランジスタ６５で構成するアクティブロードには電流が流れず、トランジスタ６３のコレクタ電流はトランジスタ６６（コレクタとベースを短絡しダイオードの動作をする）と抵抗６７に流れる。この時のトランジスタ６６、抵抗６７による発生電圧Ｖ（Ｄ１）を抵抗５０を介してトランジスタ５５を導通させ、ダイオード３９とダイオード４９によりトランジスタ４２・トランジスタ４３とトランジスタ７７・トランジスタ４６の状態を反転させるフリップフロップを動作させる構成である。
【００３７】
具体的な動作を図１の回路図と図２の動作波形を用いて説明する。
【００３８】
図１において、のこぎり波を発生する発振器は、コンデンサ１１への充電回路として電源１からトランジスタ９のベースとコレクタを短絡し、抵抗８を介して、アースに接続した電流源を持ち、トランジスタ９とトランジスタ１０のベース間を接続したカレントミラー回路で構成するのも同じである（図２（ａ）のｔ１：充電期間）。ここで、ｔ１：充電期間の第１の差動アンプのトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係はＶ（ＣＦ１）＜Ｖ（Ａ１）ａとなるように構成する。
【００３９】
すると第１の差動アンプのトランジスタ６２のコレクタには出力電流が流れ、アクティブロードのトランジスタ６４も電流が流れ、トランジスタ６５はオンするので、トランジスタ６６、トランジスタ６９、トランジスタ７０には電流が流れない。その結果、抵抗７３には電圧降下が生じず、抵抗８０と抵抗８１の交点電圧をＶａとすると、トランジスタ６３のベース電圧Ｖ（Ａ１）ａは、トランジスタ７９のベース・エミッタ電圧Ｖｂｅ（７９）、トランジスタ７２のベース・エミッタ電圧Ｖｂｅ（７２）、とすると
Ｖ（Ａ１）ａ＝Ｖａ＋Ｖｂｅ（７９）−Ｖｂｅ（７２）となる。
【００４０】
ここで集積回路では温度変化も含めほぼ
Ｖｂｅ（７９）＝Ｖｂｅ（７２）となり、上式はＶ（Ａ１）ａ＝Ｖａとなり、温度変化に影響されない電圧がトランジスタ６３のベース電圧Ｖ（Ａ１）ａに印加されのこぎり波の比較電圧（上限電圧＝Ｖａ）が得られる（図２（ａ）のｔ１期間）。
【００４１】
同様に抵抗７６にも電流が流れないので抵抗８１と抵抗８３の交点電圧をＶｂとすると、トランジスタ５７のベース電圧Ｖ（Ｂ１）ａは、トランジスタ７５のエミッタ電圧Ｖｅ（７５）、トランジスタ８２のベース・エミッタ電圧Ｖｂｅ（８２）、トランジスタ７５のベース・エミッタ電圧Ｖｂｅ（７５）、とすると
Ｖ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂ＋Ｖｂｅ（８２）−Ｖｂｅ（７５）となる。
【００４２】
ここで集積回路では温度変化も含めほぼ
Ｖｂｅ（８２）＝Ｖｂｅ（７５）となり、上式はＶ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂとなる（図２（ｂ）のｔ１期間）。
【００４３】
コンデンサ１１に充電が進むと差動アンプ４のトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係は上記と逆転し、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる。
【００４４】
すると第１の差動アンプのトランジスタ６２のコレクタには出力電流が流れず、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、トランジスタ６６・抵抗６７による電圧降下によりＶ（Ｄ１）電圧が発生し、トランジスタ６９、トランジスタ７０に電流が流れる。その結果、上記に接続した抵抗７６と抵抗７３は電圧降下を発生するとともに、抵抗５０を介してトランジスタ５５は導通し、フリップフロップ回路の高速化を可能とする。
【００４５】
そして抵抗７６の電圧降下を検出して放電回路はコンデンサ１１から放電電流を引き出す。
【００４６】
次に、抵抗７３の電圧降下がトランジスタ７４のエミッタ電圧Ｖｅ（７４）以下になるよう抵抗値と流れる電流を設定すると、この時のトランジスタ６３のベース電圧Ｖ（Ａ１）ｂはトランジスタ７４のエミッタ電圧Ｖｅ（７４）以下にはならずこの電圧Ｖｅ（７４）でクランプされる。また、上記から
Ｖｅ（７４）＝Ｖｅ（７５）＝Ｖｂであり、
Ｖ（Ａ１）ｂ＝Ｖｅ（７４）＝Ｖｅ（７５）＝Ｖｂであるから温度に影響されない電圧でのこぎり波の比較電圧（下限電圧＝Ｖｂ）が得られる（図２（ａ）のｔ２：放電期間）。この状態はＶ（ＣＦ１）＜Ｖ（Ａ１）ｂになるまで続き、その後再び充電状態になり発振が継続する。
【００４７】
この時のトランジスタ６６、抵抗６７による発生電圧Ｖ（Ｄ１）を抵抗５０を介してトランジスタ５５を導通させ、ダイオード３９とダイオード４９によりトランジスタ４２・トランジスタ４３とトランジスタ７７・トランジスタ４６の状態を反転させるフリップフロップを動作させるタイミング回路が構成される。
【００４８】
次に、図３にタイミング回路１１０ａからののこぎり波のＣＦ信号１１１をコンパレータ１１２で制御電圧１１３と比較することによって得られるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号から、そのパルスを交互に出力するスイッチを、タイミング回路１１０ａ内のフリップフロップからのＦＦ１信号１１７ａで切換え、プッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路構成を示すとともに、図４にその動作波形を示す。
【００４９】
図３のタイミング回路１１０ａからのＣＦ信号１１１（図４（ａ））は、コンパレータ１１２の（−）に入力し、（＋）には制御電圧１１３（図４（ａ））が印加されると、その出力にはＰＷＭ信号とＰＷＭ信号に不必要なＣＦ信号１１１の右下がり波形で発生する信号も含まれるので、図３のブランキング回路１２４にＤ１信号１３０を印加し、不要信号を取り除きＰＷＭ信号１１４（図４（ａ））が得られる。
【００５０】
又、図３のタイミング回路１１０ａ内のＤ１信号１３０（図４（ｂ））は、フリップフロップにより２分周されたＦＦ１信号１１７a（図４（ｂ））となり、スイッチ１１５の切換信号となる。スイッチ１１５の入力信号は上記ＰＷＭ信号１１４であり、スイッチ１１５の出力信号は、増幅器１１９と増幅器１２０でそれぞれ増幅し、（ＰＷＭ１）１２１と（ＰＷＭ２）１２２として交互にＰＷＭ信号がでる波形（図４（ｃ））を得る。
【００５１】
ここで、タイミング回路１１０ａ内のＤ１信号１３０は、従来回路図（図１５）に有ったトランジスタ１０１による反転アンプが無く、発振器を構成する信号を直接使用するためフリップフロップにより２分周されたＦＦ１信号１１７ａは、従来に比べ数十nsec早くなる。その結果、スイッチ１１５の切換も早くなり、図４（ｃ）にあるように（ＰＷＭ１）１２１と（ＰＷＭ２）１２２には従来例で発生した“ひげ”状の波形が発生せず、安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）が得られる。
【００５２】
（実施の形態２）
図５は本発明の実施の形態２におけるタイミング回路の具体的回路図を示すものである。
【００５３】
図５において、のこぎり波を発生する発振器の構成は、発振器のコンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得るのは上記と同様である。
【００５４】
ここで、本実施の形態での発振器の放電回路からタイミング信号Ｔ２を得る回路は、トランジスタ５６とトランジスタ５７とで構成する差動アンプ３のエミッタ接続点に抵抗５８を接続する。また、抵抗８３と抵抗８５の交点電圧Ｖｃにベースを接続したトランジスタ８４のエミッタからの電圧をトランジスタ５６のベースに加え、実施の形態１で説明した抵抗７６の電圧降下出力をトランジスタ５７のベースに入力し、放電期間の制御信号とする。
【００５５】
そして、差動アンプ３のエミッタには抵抗５８と並列に抵抗５９とトランジスタ６０を接続し、そのトランジスタ６０を前記コンパレータの出力により放電期間のみオンさせトランジスタ５６のコレクタからコンデンサ１１の電荷を放電させる構成をとる。
【００５６】
このことにより、放電期間は差動アンプ３のエミッタから抵抗５８と抵抗５９に並列して放電電流を流すことが可能となる。更に、トランジスタ６０のコレクタから抵抗１３７を介してトランジスタ１３６をオン・オフし、そのコレクタに定電流回路のトランジスタ１３５を負荷とする（図５のトランジスタ１３６とトランジスタ１３９は通常トランジスタ１３９が導通している）ことでタイミング信号Ｔ２（１３８）が得られる。
【００５７】
これにより、充電期間に差動アンプのトランジスタ５７を電源１から接続し抵抗５８を介して流していた（アイドリング電流）を削減しながら、希望する時間遅れを有するタイミング信号Ｔ２が可能となる。これにより、ＰＷＭ信号を最小にした時のブランキング回路における波形残りを無くし、精度の良い安定したプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる。
【００５８】
具体的な動作は、図５の回路図と図２の動作波形を用いて説明する。
【００５９】
図５において、のこぎり波を発生する発振器は、コンデンサ１１に充電が進むと差動アンプ４のトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係は上記と逆転し、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる。すると差動アンプ４のトランジスタ６２のコレクタには出力電流が流れず、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、トランジスタ６６、トランジスタ６９、トランジスタ７０に電流が流れる。その結果、上記に接続した抵抗７６と抵抗７３には電圧降下を発生する。
【００６０】
抵抗７６の電圧降下をＶ（Ｂ１）ｂとすると、差動アンプ３のトランジスタ５６のベース電圧Ｖ（Ｃ１）とトランジスタ５７のベース電圧Ｖ（Ｂ１）ｂとの関係はＶ（Ｃ１）＞Ｖ（Ｂ１）ｂとなりトランジスタ５６が導通しコンデンサ１１から放電電流を引き出す。
【００６１】
この時の放電電流Ｉｏはトランジスタ５６のエミッタ電圧で決まり、その電圧をＶｅ（５６）とすると、抵抗８３と抵抗８５の交点電圧Ｖｃはトランジスタ８４とトランジスタ５６のＶｂｅが相殺され
Ｖｅ（５６）＝Ｖｃ＋Ｖｂｅ（８４）−Ｖｂｅ（５６）＝Ｖｃとなり、
Ｉｏ＝Ｖｃ／Ｒ５８ （Ｒ５８は抵抗５８の抵抗値）
放電電流Ｉｏは温度に影響されない放電電流となる（図２のｔ２：放電期間）。
【００６２】
この状態はＶ（ＣＦ１）＜Ｖ（Ａ１）ｂになるまで続き、その後再び充電状態になり発振が継続する。
【００６３】
又、短い放電期間ｔ２を得るために、充電期間ｔ１に電源１からトランジスタ５７を介して大きな電流を流しておく必要があった。更に充電期間ｔ１は放電期間ｔ２の９０％以上でありＩ（Ｒ５８）は消費電流に大きく影響する。
【００６４】
そこで、放電期間ｔ２に差動アンプ４の出力アクティブロードの負荷であるトランジスタ６６と抵抗６７に発生する電圧Ｖ（Ｄ１）（図２（ｂ））を用いて、抵抗９０を介してトランジスタ６０をオンさせる。そのトランジスタ６０のコレクタに抵抗５９を直列接続し、抵抗５８と並列に接続すると放電期間の電流は両方の抵抗に流すことが可能となり、アイドリング電流Ｉ（Ｒ５８）は従来回路の１０％に削減可能となる。さらに、トランジスタ６０のコレクタに抵抗１３７を介してトランジスタ１３６を接続し、その負荷として定電流源用のトランジスタ１３５を接続する（図５のトランジスタ１３９とトランジスタ１４０は通常トランジスタ１３９が導通している）ことでタイミング信号Ｔ２（１３８）を得る。このタイミング信号Ｔ２は上記電圧Ｖ（Ｄ１）に対して、約１００nsec遅れた信号を得ることが可能となる。
【００６５】
図６に示すスイッチング電源装置におけるプッシュプル駆動に必要なプッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させる回路構成において、コンパレータ１１２の出力にはＰＷＭ信号とＰＷＭ信号に不必要なＣＦ信号１１１の右下がり波形で発生する信号を、図６のブランキング回路１２４に上記タイミング信号Ｔ２を印加すると、コンパレータで発生する時間遅れとタイミングが一致し、不要信号を綺麗に取り除きＰＷＭ信号１１４が得られ、フリップフロップにより２分周されたＦＦ１信号１１７ａにより、スイッチ１１５の切換を行うと、スイッチ１１５の出力信号は、増幅器１１９と増幅器１２０でそれぞれ増幅し、（ＰＷＭ１）１２１と（ＰＷＭ２）１２２として交互に不要な信号を含まないＰＷＭ信号を得ることが可能となる。
【００６６】
（実施の形態３）
上記実施の形態２において図５のトランジスタ１３９とトランジスタ１４０の動作は通常トランジスタ１３９が導通しているとしたが、この回路が無い場合（トランジスタ１３５のコレクタとトランジスタ１３６のコレクタが接続してタイミング信号Ｔ２（１３８）を取り出した波形を図７に示す。
【００６７】
直流電源１が投入された直後、図５の回路が定常状態になるまでＤ１信号が発生しないのでトランジスタ１３６はオフであり、そのコレクタ電圧は高くなり不要なタイミング信号Ｔ２が発生する（図７（ｂ））。
【００６８】
そこで、この不要なタイミング信号Ｔ２を除去するのが図５のトランジスタ１４０のコレクタとトランジスタ１３９である。
【００６９】
回路構成は、トランジスタ１３９のベースには分圧電圧Ｖｃをトランジスタ８４のエミッタフォロワーした電圧（コンデンサ１１の発振下限電圧）を印加し、トランジスタ１４０のベースにはコンデンサ１１の端子電圧を印加する。すなわち、コンデンサ１１が正常に発振するまではトランジスタ１４０が導通し、電流源のトランジスタ１３５の電流はトランジスタ１３９には流さない。その結果、不要なタイミング信号Ｔ２は発生しない（図８（ｂ））。
【００７０】
（実施の形態４）
図９は本発明の実施の形態４におけるタイミング回路１１０ｃとプッシュプル駆動信号発生回路を示す。図５におけるトランジスタ１３６の出力であるタイミング信号Ｔ２は実施の形態３で説明したように、電源投入後発振器が正常に動作してから発生する。そこで、図９のタイミング回路１１０ｃにおいて、出力許可回路１３１は発振器で発生したタイミング信号Ｔ２をセット信号とし、電源投入時にリセットする出力許可信号１３３を発生させるものである。
【００７１】
図９の回路図と図１０の動作波形図で説明する。ＰＷＭ信号１１４を発生させるコンパレータ１１２は、入力信号であるのこぎり波形のＣＦ信号１１１と制御電圧（ＣＶ）１１３を比較する。ここで、電源投入時は、前記電圧がバラバラに立ち上がるため、図１０（ａ）の如く制御電圧（ＣＶ）が早く立ち上がり、その後、発振器のコンデンサ１１の電圧：ＣＦ信号１１１が立ち上がる。
【００７２】
その結果、不要なＰＷＭ信号（図１０（ａ）左下）が発生する。これは、電源装置のスイッチング素子を破壊する要因になる。
【００７３】
そこで、発振器が安定し、正常な最初のタイミング信号Ｔ２（図１０（ｂ））が発生してから、出力許可回路１３１にタイミング信号Ｔ２をセット信号とする出力許可信号１３３（図１０（ｃ））を発生させる。ここで、出力許可回路１３１は電源投入時にリセットしておく。そして、この出力許可信号（ＩＮＢ）１３３（図１０（ｃ））で増幅器１１９と増幅器１２０を制御して正常な１２１のＰＷＭ１，１２２のＰＷＭ２のみを出力（図１０（ｄ）、（ｅ））するものである。これにより、異常に幅の広いＰＷＭ信号による電源装置の誤動作や、スイッチング素子の破壊やダメージを受けることから保護することが可能となる。
【００７４】
（実施の形態５）
図１１は本発明の実施の形態５におけるタイミング回路の具体的回路図を示すものである。
【００７５】
図１１において、出力許可回路はトランジスタ１４４とトランジスタ１４５の相互のエミッタを接地し、かつ相互のコレクタを電流源のトランジスタ１４１と接続し、セット信号としてタイミング信号Ｔ２（１３８）を抵抗１４３を介してトランジスタ１４４のベースに接続する。又、電流源のトランジスタ１４２からダイオード１４６を介してトランジスタ１４５のベースに接続する。又、トランジスタ１４７のベースはトランジスタ１４５のコレクタと接続し、そのエミッタは接地し、そのコレクタは電流源のトランジスタ１４２に接続し出力許可信号ＩＮＢ（１３３）とする。
【００７６】
動作は、まず直流電源１が投入されると、電流源のトランジスタ１４１からトランジスタ１４７のベースに流れ、トランジスタ１４７がオンする。ここで、電流源のトランジスタ１４２からも同時に電流は供給されるが、ダイオード１４６があり約０．７Ｖの電圧上昇分トランジスタ１４５のベースには供給が遅れトランジスタ１４７が先にオンする。出力許可信号ＩＮＢ（１３３）はローレベルであり、出力許可回路はリセットされる。
【００７７】
次に、発振器が安定し、正常な最初のタイミング信号Ｔ２（１３８）が抵抗１４３を介してトランジスタ１４４のベースに印加されるとトランジスタ１４４がオンして、トランジスタ１４７がオフする。すると、トランジスタ１４７のコレクタ電圧は上昇し、電流源のトランジスタ１４２からの電流はダイオード１４６とトランジスタ１４５のベースに供給されトランジスタ１４５がオンし、出力許可回路はセットされ、出力許可信号ＩＮＢ（１３３）はハイレベルとなり、この状態が維持される（図１０（ｂ）、（ｃ））。
【００７８】
（実施の形態６）
図１２は本発明の実施の形態６におけるタイミング回路の具体的回路図を示すものである。
【００７９】
図１２において、出力許可回路はトランジスタ１４４とトランジスタ１４５の相互のエミッタを接地し、かつ相互のコレクタを電流源のトランジスタ１４１と接続し、セット信号としてタイミング信号Ｔ２（１３８）を抵抗１４３を介してトランジスタ１４４のベースに接続する。又、電流源のトランジスタ１４２からダイオード１４６を介してトランジスタ１４５のベースとコンデンサ１４８の一方を接続し他方を接地する。又、トランジスタ１４７のベースはトランジスタ１４５のコレクタと接続し、そのエミッタは接地し、そのコレクタは電流源のトランジスタ１４２に接続し出力許可信号ＩＮＢ（１３３）とする。
【００８０】
動作は、まず直流電源１が投入されると、電流源のトランジスタ１４１からトランジスタ１４７のベースに流れ、トランジスタ１４７がオンする。ここで、電流源のトランジスタ１４２からも同時に電流は供給されるが、ダイオード１４６があり約０．７Ｖの電圧上昇分トランジスタ１４５のベースには供給が遅れトランジスタ１４７が先にオンする。しかし、トランジスタのバラツキ（ベース・エミッタ間電圧やｈｆｅ）、温度（高温）、ノイズ等によりトランジスタ１４５がトランジスタ１４７より先にオンする誤動作が生じることがある。
【００８１】
そこで、トランジスタ１４５のベースにコンデンサ１４８を加え、電流源のトランジスタ１４２から供給する電流がコンデンサ１４８に充電され、充電電圧が約０．７Ｖまで上昇する時間を持たせることで、確実にトランジスタ１４７をオンさせ、出力許可回路をリセットする。
【００８２】
次に、発振器が安定し、正常な最初のタイミング信号Ｔ２（１３８）が抵抗１４３を介してトランジスタ１４４のベースに印加されるとトランジスタ１４４がオンして、トランジスタ１４７がオフする。すると、トランジスタ１４７のコレクタ電圧は上昇し、電流源のトランジスタ１４２からの電流はダイオード１４６とトランジスタ１４５のベースに供給されトランジスタ１４５がオンし、出力許可回路はセットされ、出力許可信号ＩＮＢ（１３３）はハイレベルとなり、この状態が維持される（図１０（ｂ）、（ｃ））。
【００８３】
（実施の形態７）
図１３は本発明の実施の形態７におけるタイミング回路の具体的回路図を示すものである。
【００８４】
図１３において、出力許可回路はトランジスタ１４４とトランジスタ１４５の相互のエミッタを接地し、かつ相互のコレクタを電流源のトランジスタ１４１と接続し、セット信号としてタイミング信号Ｔ２（１３８）を抵抗１４３を介してトランジスタ１４４のベースに接続する。又、電流源のトランジスタ１４２から抵抗１４９を介してトランジスタ１４５のベースとコンデンサ１４８の一方を接続し他方を接地する。又、トランジスタ１４７のベースはトランジスタ１４５に接続する。又、トランジスタ１４７のベースはトランジスタ１４５のコレクタと接続し、そのエミッタは接地し、そのコレクタは電流源のトランジスタ１４２に接続し出力許可信号ＩＮＢ（１３３）とする。
【００８５】
動作は、まず直流電源１が投入されると、電流源のトランジスタ１４１からトランジスタ１４７のベースに流れ、トランジスタ１４７がオンする。ここで、電流源のトランジスタ１４２からも同時に電流は供給され、抵抗１４９を介してコンデンサ１４８を充電する。このコンデンサ１４８の充電電圧はトランジスタ１４５のベースに接続しており、充電電圧上昇に時間がかかりトランジスタ１４５よりもトランジスタ１４７が、確実にオンし、出力許可回路はリセット状態となる。
【００８６】
次に、発振器が安定し、正常な最初のタイミング信号Ｔ２（１３８）が抵抗１４３を介してトランジスタ１４４のベースに印加されるとトランジスタ１４４がオンして、トランジスタ１４７がオフする。すると、トランジスタ１４７のコレクタ電圧は上昇し、電流源のトランジスタ１４２からの電流はダイオード１４６とトランジスタ１４５のベースに供給されトランジスタ１４５がオンし、出力許可回路はセットされ、出力許可信号ＩＮＢ（１３３）はハイレベルとなり、この状態が維持される（図１０（ｂ）、（ｃ））。
【００８７】
ここで、出力許可信号ＩＮＢ（１３３）のハイレベル電圧（Ｖinb）はトランジスタ１４５のベース電圧（０．７Ｖ）と電流源であるトランジスタ１４２の電流（Ｉinb）、抵抗１４９の抵抗値（Ｒ１４９）で決まる。
【００８８】
すなわち、Ｖinb＝０．７＋Ｉinb×Ｒ１４９となり、任意に設定可能となり、図９の増幅器１１９と増幅器１２０の制御が容易となる。
【００８９】
（実施の形態８）
上記で説明したように、図１４は本発明の実施の形態８におけるタイミング回路と、この出力であるタイミング信号により、プッシュプル駆動信号（ＰＷＭ１及びＰＷＭ２）を発生させ、プッシュプル型のスイッチング電源装置の構成例を示す。図１４において、上記で説明したＰＷＭ１（１２１）とＰＷＭ２（１２２）はそれぞれスイッチング素子（ＦＥＴ）２００及び２０１のゲートに接続し、トランス２０２を駆動する。トランス２０２の出力はダイオード２０３とダイオード２０４で整流しチョークコイル２０５とコンデンサ２０６で平滑する。その出力２０７の電圧はエラーアンプ２０９で基準電源２０８と比較する。
【００９０】
エラーアンプ２０９の出力はフォトカプラ２１０で絶縁して、その出力はコンパレータ１１２の制御電圧１１３に入力し、他方の入力ののこぎり波のＣＦ信号と比較されＰＷＭ信号を得る。以上の構成により、精度の良い大電流を供給する高周波スイッチング電源が可能となる。
【００９１】
本発明のタイミング回路は電源装置用の半導体集積回路（ＩＣ）などに用い、それを応用した電源装置は、パーソナルコンピュータ等に用いられるマイクロプロセッサやメモリー及びその周辺回路に低電圧、大電流を供給する高周波スイッチング電源としての応用が可能である。
【００９２】
【発明の効果】
以上のように本発明によれば、周囲温度の変化や発振周波数の高い状態でも安定し、ひいては、この発振器を電源装置用の半導体集積回路（ＩＣ）などに用い、その電源装置を組み込んだ電子機器も安定し、かつ信頼性にも貢献でき産業的価値の大なるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるタイミング回路の電気的回路図
【図２】本発明の実施の形態１におけるタイミング回路の動作説明をするための特性図
【図３】本発明の実施の形態１におけるタイミング回路の周辺回路構成を示すブロック図
【図４】本発明の実施の形態１におけるタイミング回路の周辺回路の動作説明をするための特性図
【図５】本発明の実施の形態２におけるタイミング回路の電気的回路図
【図６】本発明の実施の形態２におけるタイミング回路の周辺回路構成を示すブロック図
【図７】本発明の実施の形態３におけるタイミング回路の動作説明をするための特性図
【図８】本発明の実施の形態３におけるタイミング回路の動作説明をするための特性図
【図９】本発明の実施の形態４におけるタイミング回路の周辺回路構成を示すブロック図
【図１０】本発明の実施の形態４におけるタイミング回路の動作説明をするための特性図
【図１１】本発明の実施の形態５におけるタイミング回路の電気的回路図
【図１２】本発明の実施の形態６におけるタイミング回路の電気的回路図
【図１３】本発明の実施の形態７におけるタイミング回路の電気的回路図
【図１４】本発明の実施の形態８におけるタイミング回路の周辺回路構成を示すブロック図
【図１５】従来のタイミング回路の電気的回路図
【図１６】従来のタイミング回路の動作説明をするための特性図
【図１７】従来のタイミング回路の周辺回路構成を示すブロック図
【図１８】従来のタイミング回路の動作説明をするための特性図
【符号の説明】
１，２ 直流電源
３，４，５，９，１０，１３，１４，１５，１６，１７ トランジスタ
６，８，１８，１９，２１，２３，２５，２６，２８，３１ 抵抗
１１，１４８，２０６ コンデンサ
２０，２２，２４，２９，３０，３３，３６ トランジスタ
３２，３４，３７，４０，４１，５８，５９，７３，７６，８０ 抵抗
３８，４２，４３，４４，４５，４６，４８，５１，５２ トランジスタ
３９，４９，１４６，２０３，２０４ ダイオード
５５，５６，５７，６０，６２，６３，６４，６５，６６ トランジスタ
６９，７０，７２，７４，７５，７７，７８，７９，８２ トランジスタ
８１，８３，８５，９０，１００，１４３ 抵抗
８４，８６，１３６，１４１，１４２，１４４，１４５ トランジスタ
１１０ａ タイミング回路１
１１０ｂ タイミング回路２
１１０ｃ タイミング回路３
１１２ コンパレータ
１１５ スイッチ回路
１１９，１２０ 増幅器
１２４ ブランキング回路
１４７ トランジスタ
２００，２０１ ＦＥＴ
２０２ トランス
２０９ エラーアンプ
２１０ フォトカプラ
Ｖａ，Ｖｂ，Ｖｃ 分圧電圧
Claims (8)
- 直流電源と、この直流電源を複数に分圧した第１の分圧電圧および第２の分圧電圧と、前記第１の分圧電圧を温度補償した第１のトランジスタのエミッタフォロワーによる第１の電圧源と、前記第２の分圧電圧を温度補償した第２のトランジスタのエミッタフォロワーによる第２の電圧源と、前記第１の電圧源と第２の電圧源との間に接続された第１の抵抗と、複数のトランジスタから形成されるとともに、一方の入力に前記第２の電圧源が接続され、他方の入力にコンデンサとそれを充電する充電回路およびそれを放電する放電回路が接続されたコンパレータとを備え、前記コンパレータの出力により前記第１の抵抗に電流を流すとともに、前記放電回路のオン・オフを制御し、かつフリップフロップを反転させることを特徴とするタイミング回路。
- 放電回路は、第２の分圧電圧を温度補償接続した第３のトランジスタのエミッタフォロワーによる第３の電圧源と、その一端がこの第３の電圧源に接続されるとともにその他端がコンパレータの出力によりオン・オフ電流を流す回路に接続された第２の抵抗と、直流電源を複数に分圧した第３の分圧電圧と、その一方の入力に前記第２の抵抗が接続されるとともにその他方の入力に前記第３の分圧電圧がエミッタフォロワーを介して接続される第１の差動アンプと、この第１の差動アンプのエミッタに接続された第３の抵抗と、この第３の抵抗と並列に接続された第４の抵抗および第４のトランジスタとからなり、第４のトランジスタを前記コンパレータの出力によりオン・オフし、第１の差動アンプの一方の出力をコンデンサに接続するとともに第４のトランジスタのコレクタでオン・オフする第５のトランジスタの出力をタイミング信号としたことを特徴とする請求項１記載のタイミング回路。
- 第３の分圧電圧をエミッタフォロワーを介して得た電圧とコンデンサの端子電圧とを比較し、第５のトランジスタの出力であるタイミング信号をオフすることを特徴とする請求項２記載のタイミング回路。
- 第５のトランジスタの出力をセット信号とし、電源投入時にリセットされる出力許可信号を発生させる出力許可回路を有する請求項２記載のタイミング回路。
- 出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、セット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源からダイオードを介して第７のトランジスタのベースに接続し、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタを接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とする請求項４記載のタイミング回路。
- 出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、セット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源からダイオードを介して第７のトランジスタのベースとコンデンサに接続し、このコンデンサの他端を接地するとともに、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタを接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とする請求項４記載のタイミング回路。
- 出力許可回路は、第６のトランジスタと第７のトランジスタの相互のエミッタを接地し、かつ相互のコレクタを第１の電流源と接続し、リセット信号として第５のトランジスタの出力を第６のトランジスタのベースに接続し、第２の電流源から抵抗を介して第７のトランジスタのベースとコンデンサに接続し、このコンデンサの他端を接地するとともに、第８のトランジスタのベースを第７のトランジスタのコレクタと接続し、そのエミッタは接地するとともに、そのコレクタを第２の電流源に接続して出力許可信号とすることを特徴とする請求項４記載のタイミング回路。
- 請求項１から請求項７のいずれか一つのタイミング回路を使用した電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075741A JP4085664B2 (ja) | 2002-03-19 | 2002-03-19 | タイミング回路とそれを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075741A JP4085664B2 (ja) | 2002-03-19 | 2002-03-19 | タイミング回路とそれを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003274638A JP2003274638A (ja) | 2003-09-26 |
| JP4085664B2 true JP4085664B2 (ja) | 2008-05-14 |
Family
ID=29204734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075741A Expired - Fee Related JP4085664B2 (ja) | 2002-03-19 | 2002-03-19 | タイミング回路とそれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085664B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622306B2 (ja) * | 2004-05-17 | 2011-02-02 | パナソニック株式会社 | 信号発生器 |
-
2002
- 2002-03-19 JP JP2002075741A patent/JP4085664B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003274638A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058030A (en) | Multiple output DC-to-DC converter having enhanced noise margin and related methods | |
| JP3410765B2 (ja) | Ｃｍｏｓパワーオンリセット回路 | |
| US7583133B2 (en) | Self-oscillating regulated low-ripple charge pump and method | |
| JP2000069746A (ja) | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ | |
| US4963840A (en) | Delay-controlled relaxation oscillator with reduced power consumption | |
| JPH07110132B2 (ja) | 電圧変換装置 | |
| JP2009022075A (ja) | ソフトスタート回路およびｄｃ−ｄｃコンバータ | |
| US5587650A (en) | High precision switching regulator circuit | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| US6300810B1 (en) | Voltage down converter with switched hysteresis | |
| JP4085664B2 (ja) | タイミング回路とそれを用いた電子機器 | |
| JP3553212B2 (ja) | パルス巾変調器及びパルス巾変調型スイッチング電源 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US11289998B2 (en) | Current limiting technique for buck converters | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JPH10225101A (ja) | チャージアップ回路 | |
| JPH10289024A (ja) | 定電圧回路 | |
| JP4830238B2 (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP2808743B2 (ja) | 同期型スイッチング電源 | |
| US20010000214A1 (en) | Oscillator which consumes less power and becomes stabile in short time | |
| JPH1115541A (ja) | 電源安定化回路および電源安定化回路を備えたｐｌｌ回路 | |
| JP3915530B2 (ja) | 発振器とそれを用いた電子機器 | |
| JP2002034237A (ja) | 車載用電源装置 | |
| JP3620003B2 (ja) | 発振回路 | |
| JPH0122273Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |