JPH08294018A - 電源段バイアス回路の効率と安定性が改良されたドライバ回路 - Google Patents
電源段バイアス回路の効率と安定性が改良されたドライバ回路Info
- Publication number
- JPH08294018A JPH08294018A JP7335439A JP33543995A JPH08294018A JP H08294018 A JPH08294018 A JP H08294018A JP 7335439 A JP7335439 A JP 7335439A JP 33543995 A JP33543995 A JP 33543995A JP H08294018 A JPH08294018 A JP H08294018A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistors
- voltage
- transistor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/30—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines
- H04N3/32—Velocity varied in dependence upon picture information
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 本発明はピーク信号出力レベルを低下させる
ことなく静止状態の電力消費を最小化するドライバ回路
の提供を目的とする。 【解決手段】 本発明のビーム走査速度変調(BSVM)ドラ
イバ回路は、プッシュプル構成で接続され、ビデオ帯域
幅を有するBSVM信号を受けるため接続された夫々の信号
入力電極と、相互に接続され、かつ、BSVMコイルと接続
された夫々の対応する電極と、夫々の主導通パスとを有
する第１及び第２のトランジスタからなる。トランジス
タの主導通パスに接続された夫々のバイアス回路は、閾
値電圧に依存して導通状態と実質的に非導通状態をとる
非線形装置を有し、第１及び第２のトランジスタが静止
状態にあるとき閾値電圧に略等しい夫々のバイアス閾値
を設定する。各非線形装置は閾値レベルでバイアスされ
たときかなり大きい抵抗を、各トランジスタが導通する
ときかなり小さい抵抗を示す。
ことなく静止状態の電力消費を最小化するドライバ回路
の提供を目的とする。 【解決手段】 本発明のビーム走査速度変調(BSVM)ドラ
イバ回路は、プッシュプル構成で接続され、ビデオ帯域
幅を有するBSVM信号を受けるため接続された夫々の信号
入力電極と、相互に接続され、かつ、BSVMコイルと接続
された夫々の対応する電極と、夫々の主導通パスとを有
する第１及び第２のトランジスタからなる。トランジス
タの主導通パスに接続された夫々のバイアス回路は、閾
値電圧に依存して導通状態と実質的に非導通状態をとる
非線形装置を有し、第１及び第２のトランジスタが静止
状態にあるとき閾値電圧に略等しい夫々のバイアス閾値
を設定する。各非線形装置は閾値レベルでバイアスされ
たときかなり大きい抵抗を、各トランジスタが導通する
ときかなり小さい抵抗を示す。
Description
【０００１】
【発明の属する技術分野】本発明はドライバ回路に係
り、特に、テレビジョン走査速度変調（ＳＶＭ）コイル
及び同様の負荷をドライブするため使用されるようなプ
ッシュプルトランジスタを有する平衡ドライブ段に関す
る。
り、特に、テレビジョン走査速度変調（ＳＶＭ）コイル
及び同様の負荷をドライブするため使用されるようなプ
ッシュプルトランジスタを有する平衡ドライブ段に関す
る。
【０００２】
【従来の技術】ビーム走査速度変調（ＢＳＶＭ）とも呼
ばれるテレビジョン走査速度変調（ＳＶＭ）のようなド
ライバ回路は、表示されたビデオ信号から得られた電流
の信号で画像管上のＳＶＭコイルをドライブするためプ
ッシュプルトランジスタの電流源回路を屡々使用する。
ＳＶＭコイルは一つの出力増幅段内で直接ドライブされ
る場合があり、或いは、幾分低電力のプッシュプルトラ
ンジスタの電流源は、ＳＶＭコイルをドライブするプッ
シュプルエミッタフォロワーのようなより高い電力段に
接続される場合がある。
ばれるテレビジョン走査速度変調（ＳＶＭ）のようなド
ライバ回路は、表示されたビデオ信号から得られた電流
の信号で画像管上のＳＶＭコイルをドライブするためプ
ッシュプルトランジスタの電流源回路を屡々使用する。
ＳＶＭコイルは一つの出力増幅段内で直接ドライブされ
る場合があり、或いは、幾分低電力のプッシュプルトラ
ンジスタの電流源は、ＳＶＭコイルをドライブするプッ
シュプルエミッタフォロワーのようなより高い電力段に
接続される場合がある。
【０００３】ＳＶＭコイルは、ビデオ輝度の遷移のシャ
ープさを増強するような方式でビーム走査速度を変調す
る主偏向場を補う磁界を発生させるようドライブされ
る。例えば、暗い領域と明るい領域の間の遷移の際、ビ
ームは、ディスプレイ上の明るい方の領域上でより緩や
かに通過させられ、明るい方の領域はそうしない場合よ
りも明るく見え、一方、暗い方の部分の上ではより速く
通過させられる。ＳＶＭドライブ信号は、ビデオ信号の
輝度成分の微係数から部分的に得られ、画像のシャープ
さに与える影響がディスプレイ上の様々な位置で一致す
るよう水平及び垂直レートパラボラによって変調するこ
とが可能である。
ープさを増強するような方式でビーム走査速度を変調す
る主偏向場を補う磁界を発生させるようドライブされ
る。例えば、暗い領域と明るい領域の間の遷移の際、ビ
ームは、ディスプレイ上の明るい方の領域上でより緩や
かに通過させられ、明るい方の領域はそうしない場合よ
りも明るく見え、一方、暗い方の部分の上ではより速く
通過させられる。ＳＶＭドライブ信号は、ビデオ信号の
輝度成分の微係数から部分的に得られ、画像のシャープ
さに与える影響がディスプレイ上の様々な位置で一致す
るよう水平及び垂直レートパラボラによって変調するこ
とが可能である。
【０００４】ＳＶＭドライバ段は、典型的に、ＳＶＭコ
イル内で少なくとも±１アンペアのオーダーの電流と、
±５０ボルトのオーダーの電圧をドライブするのに十分
な電力を有する。ＳＶＭドライバは、例えば、従来のＮ
ＴＳＣ方式に対し１０ＭＨｚまで、ノンインターレース
形走査に対しより高く、及び、高品位テレビジョンに対
し４０ＭＨｚまでのビデオ周波数で機能することが必要
である。
イル内で少なくとも±１アンペアのオーダーの電流と、
±５０ボルトのオーダーの電圧をドライブするのに十分
な電力を有する。ＳＶＭドライバは、例えば、従来のＮ
ＴＳＣ方式に対し１０ＭＨｚまで、ノンインターレース
形走査に対しより高く、及び、高品位テレビジョンに対
し４０ＭＨｚまでのビデオ周波数で機能することが必要
である。
【０００５】図１は従来のプッシュプル電流ドライバ出
力段の概略図であり、ＳＶＭコイルをドライブする場合
が示されている。ＳＶＭコイル又は他の負荷２０は、交
流入力信号Ｖａｃに従って直流電源Ｖｄｃからドライブ
される必要があり、交流入力信号Ｖａｃは、相補形プッ
シュプルトランジスタＱ１及びＱ２のベースにキャパシ
タＣ１及びＣ２によって交流結合されている。トランジ
スタＱ１及びＱ２は、夫々、ＮＰＮ形及びＰＮＰ形トラ
ンジスタであり、逆に動作させられる。トランジスタＱ
１がオフの場合、トランジスタＱ２はオンし、電流源Ｖ
ｄｃから負荷に電流を供給し、キャパシタＣ３を充電す
る。トランジスタＱ２がオフの場合、トランジスタＱ１
はオンし、負荷を介してキャパシタＣ３を放電させる。
抵抗Ｒ１からＲ６はバイアスを提供する。負荷と直列し
たキャパシタＣ３は、負荷が反対の極性でドライブされ
得るよう平均直流値を発生する。
力段の概略図であり、ＳＶＭコイルをドライブする場合
が示されている。ＳＶＭコイル又は他の負荷２０は、交
流入力信号Ｖａｃに従って直流電源Ｖｄｃからドライブ
される必要があり、交流入力信号Ｖａｃは、相補形プッ
シュプルトランジスタＱ１及びＱ２のベースにキャパシ
タＣ１及びＣ２によって交流結合されている。トランジ
スタＱ１及びＱ２は、夫々、ＮＰＮ形及びＰＮＰ形トラ
ンジスタであり、逆に動作させられる。トランジスタＱ
１がオフの場合、トランジスタＱ２はオンし、電流源Ｖ
ｄｃから負荷に電流を供給し、キャパシタＣ３を充電す
る。トランジスタＱ２がオフの場合、トランジスタＱ１
はオンし、負荷を介してキャパシタＣ３を放電させる。
抵抗Ｒ１からＲ６はバイアスを提供する。負荷と直列し
たキャパシタＣ３は、負荷が反対の極性でドライブされ
得るよう平均直流値を発生する。
【０００６】この形のドライバ段は高いピーク電力を必
要とするが、効率のためトランジスタＱ１とＱ２を流れ
る直流コレクタ電流バイアスの注意深い制御が必要であ
る。更に、波形の歪みを最小限に抑えることに利点があ
る。上記利点を得るには回路の設計要求の衝突が生じ
る。直流コレクタ電流バイアスは、静止(quiescent) 、
即ち、「オフ」しているとき、夫々のトランジスタＱ１
又はＱ２を介する電流の導通を含み、トランジスタＱ１
及びＱ２を流れることが望ましい。上記バイアス電流
は、回路内に小さい信号周波数応答を保ち、上記段を通
る信号の歪みを低減させる傾向がある。静止したコレク
タ電流バイアスは、典型的には、１０ｍＡのオーダーに
ある。歪みの影響を回避することを除けば、不必要な直
流静止電流を流すことは一般的に望ましくない。その理
由は、不必要な直流静止電流によって全体として上記段
の静止電力消費が直接的に誘起されるからである。
要とするが、効率のためトランジスタＱ１とＱ２を流れ
る直流コレクタ電流バイアスの注意深い制御が必要であ
る。更に、波形の歪みを最小限に抑えることに利点があ
る。上記利点を得るには回路の設計要求の衝突が生じ
る。直流コレクタ電流バイアスは、静止(quiescent) 、
即ち、「オフ」しているとき、夫々のトランジスタＱ１
又はＱ２を介する電流の導通を含み、トランジスタＱ１
及びＱ２を流れることが望ましい。上記バイアス電流
は、回路内に小さい信号周波数応答を保ち、上記段を通
る信号の歪みを低減させる傾向がある。静止したコレク
タ電流バイアスは、典型的には、１０ｍＡのオーダーに
ある。歪みの影響を回避することを除けば、不必要な直
流静止電流を流すことは一般的に望ましくない。その理
由は、不必要な直流静止電流によって全体として上記段
の静止電力消費が直接的に誘起されるからである。
【０００７】直流電源電圧“Ｖｄｃ”は、典型的には直
流＋１４０ボルトである。１０ｍＡの静止コレクタ電流
を考えると、静止バイアス電流によって約１．４ワット
（トランジスタ１個当たり０．７ワット）の電力消費が
生じる。５０ｍＡの場合、静止電力消費は２個のトラン
ジスタに対し７ワット（１個当たり３．５ワット）であ
る。
流＋１４０ボルトである。１０ｍＡの静止コレクタ電流
を考えると、静止バイアス電流によって約１．４ワット
（トランジスタ１個当たり０．７ワット）の電力消費が
生じる。５０ｍＡの場合、静止電力消費は２個のトラン
ジスタに対し７ワット（１個当たり３．５ワット）であ
る。
【０００８】ＳＶＭコイルをドライブするため高いピー
ク電力要求条件が必要とされるにも係わらず、実際のデ
ューティサイクルは一般的に小さい。デューティサイク
ルは、出力段の電源電流又は電圧を表わす信号をフィー
ドバックさせることにより制御され、これは、高い電力
を要求する比較的稀な場合に対しＳＶＭの信号振幅を減
少させる場合がある。かくして、効率的な設計は、かな
り小さいＳＶＭのデューティサイクルの利点を活用し、
それに従って出力段の大きさを定める。更に、電力の浪
費を回避し、適度に大きい熱シンクの必要性を回避する
ため、プッシュプルドライバの静止電力消費を最小限に
抑えることが適当である。
ク電力要求条件が必要とされるにも係わらず、実際のデ
ューティサイクルは一般的に小さい。デューティサイク
ルは、出力段の電源電流又は電圧を表わす信号をフィー
ドバックさせることにより制御され、これは、高い電力
を要求する比較的稀な場合に対しＳＶＭの信号振幅を減
少させる場合がある。かくして、効率的な設計は、かな
り小さいＳＶＭのデューティサイクルの利点を活用し、
それに従って出力段の大きさを定める。更に、電力の浪
費を回避し、適度に大きい熱シンクの必要性を回避する
ため、プッシュプルドライバの静止電力消費を最小限に
抑えることが適当である。
【０００９】図１に示した従来の回路は、トランジスタ
Ｑ１及びＱ２の静止直流電流バイアス（特に、トランジ
スタの温度に変化がある場合）を制御するために、特に
利点がある訳ではない。その理由は、静止電流をより良
く制限するための設計の選択には逆の動作的影響がある
からである。例えば、トランジスタＱ１及びＱ２と直列
の抵抗Ｒ５及びＲ６は、小さい静止電流を得るため大き
くすることが可能である。抵抗が大きくなるに従って、
トランジスタのベース−エミッタ電圧に比較してより大
きい電圧降下が得られるので、Ｖｂｅと温度に対する静
止電流の依存は低減される。それとは別に、又は、それ
に加えて、トランジスタＱ１及びＱ２をバイアスするた
め使用された残りの抵抗Ｒ１乃至Ｒ４は、静止電流を最
小限に抑えるよう選択することができる。設計者がＲ５
及びＲ６を大きくするよう選択した場合、極端に大きい
抵抗の値が必要になる。設計者が抵抗Ｒ１乃至Ｒ４を介
してバイアスを変える（即ち、抵抗Ｒ２及びＲ３を大き
く、Ｒ１及びＲ４を小さくさせて静止電流を減少させ
る）ことを選択した場合、小さい信号応答の欠点が生
じ、クロスオーバー歪みが発生する。
Ｑ１及びＱ２の静止直流電流バイアス（特に、トランジ
スタの温度に変化がある場合）を制御するために、特に
利点がある訳ではない。その理由は、静止電流をより良
く制限するための設計の選択には逆の動作的影響がある
からである。例えば、トランジスタＱ１及びＱ２と直列
の抵抗Ｒ５及びＲ６は、小さい静止電流を得るため大き
くすることが可能である。抵抗が大きくなるに従って、
トランジスタのベース−エミッタ電圧に比較してより大
きい電圧降下が得られるので、Ｖｂｅと温度に対する静
止電流の依存は低減される。それとは別に、又は、それ
に加えて、トランジスタＱ１及びＱ２をバイアスするた
め使用された残りの抵抗Ｒ１乃至Ｒ４は、静止電流を最
小限に抑えるよう選択することができる。設計者がＲ５
及びＲ６を大きくするよう選択した場合、極端に大きい
抵抗の値が必要になる。設計者が抵抗Ｒ１乃至Ｒ４を介
してバイアスを変える（即ち、抵抗Ｒ２及びＲ３を大き
く、Ｒ１及びＲ４を小さくさせて静止電流を減少させ
る）ことを選択した場合、小さい信号応答の欠点が生
じ、クロスオーバー歪みが発生する。
【００１０】例えば、抵抗Ｒ５及びＲ６は、良好な温度
安定性の１ｍＡの静止負荷で０．５ボルトを発生するよ
う大きさを定められている場合、上記抵抗の値は５０オ
ームである。この値を静止条件中許容することが可能で
あるが、±１アンペアのピークドライブ電流で、抵抗Ｒ
５、Ｒ６は５０ボルトのピーク降下を生じる。高電力抵
抗器が必要とされる。その上、夫々の抵抗Ｒ５又はＲ６
の両端の電圧降下の点で負荷の両端に高い利用可能なピ
ーク電圧を維持するため電源電圧Ｖｃｃを略１００ボル
ト増加させる必要がある。静止電流を制限するための上
記解決策は、ピーク電圧及び電力消費の要求条件とは合
致しない。
安定性の１ｍＡの静止負荷で０．５ボルトを発生するよ
う大きさを定められている場合、上記抵抗の値は５０オ
ームである。この値を静止条件中許容することが可能で
あるが、±１アンペアのピークドライブ電流で、抵抗Ｒ
５、Ｒ６は５０ボルトのピーク降下を生じる。高電力抵
抗器が必要とされる。その上、夫々の抵抗Ｒ５又はＲ６
の両端の電圧降下の点で負荷の両端に高い利用可能なピ
ーク電圧を維持するため電源電圧Ｖｃｃを略１００ボル
ト増加させる必要がある。静止電流を制限するための上
記解決策は、ピーク電圧及び電力消費の要求条件とは合
致しない。
【００１１】図１の回路の対する可能性のある改良は、
図２の従来技術のエミッタフォロワー形の例に示すよう
に二つのＶｂｅ補償ダイオードを追加することである。
可能であれば、同一機能の素子を識別するため夫々の図
において同一の参照符号が使用されている。一つのダイ
オードＣＲ１は抵抗Ｒ１と直列に導通し、別のダイオー
ドは抵抗Ｒ４と直列に導通している。ダイオード接合の
電圧は、トランジスタＱ１及びＱ２のベース−エミッタ
電圧と適合し、ベース−エミッタ電圧を補償することが
期待されている。この点で改良がなされているが、ドラ
イバ段のバイアスに関係する問題は解決されない。最適
な性能と電気的効率のため、ダイオード接合の電圧をト
ランジスタのベース−エミッタ電圧に正確に適合させる
必要がある。ダイオードは、熱的変化の間に追従するよ
う適合し続けるためトランジスタＱ１及びＱ２の熱シン
クに熱的に接続される必要がある。電圧の適合は、ダイ
オードを流れる電流を調整すること、又は、ダイオード
のある接合電圧を特定することにより改良されるが、こ
のような技術は、ダイオードのトランジスタへの熱的接
続を実現するため必要とされる構造及び製造段階のた
め、回路のコストを追加する。
図２の従来技術のエミッタフォロワー形の例に示すよう
に二つのＶｂｅ補償ダイオードを追加することである。
可能であれば、同一機能の素子を識別するため夫々の図
において同一の参照符号が使用されている。一つのダイ
オードＣＲ１は抵抗Ｒ１と直列に導通し、別のダイオー
ドは抵抗Ｒ４と直列に導通している。ダイオード接合の
電圧は、トランジスタＱ１及びＱ２のベース−エミッタ
電圧と適合し、ベース−エミッタ電圧を補償することが
期待されている。この点で改良がなされているが、ドラ
イバ段のバイアスに関係する問題は解決されない。最適
な性能と電気的効率のため、ダイオード接合の電圧をト
ランジスタのベース−エミッタ電圧に正確に適合させる
必要がある。ダイオードは、熱的変化の間に追従するよ
う適合し続けるためトランジスタＱ１及びＱ２の熱シン
クに熱的に接続される必要がある。電圧の適合は、ダイ
オードを流れる電流を調整すること、又は、ダイオード
のある接合電圧を特定することにより改良されるが、こ
のような技術は、ダイオードのトランジスタへの熱的接
続を実現するため必要とされる構造及び製造段階のた
め、回路のコストを追加する。
【００１２】特別の接合電圧の適合及び／又は熱的追従
がない場合、特に、通常の製品変動との間で接合電圧の
不適合が生じる可能性がある。この不適合は、±１００
ｍＶのオーダーである場合があり、良好な再現性と適度
な熱的安定性のため抵抗Ｒ１及びＲ４の両端に少なくと
も２００ｍＶの静止直流電圧を必要とするので実質的で
ある。従って、抵抗Ｒ５及びＲ６は、設計の中心静止コ
レクタ電流が１０ｍＡの場合、２０オームであることが
必要である。更に、静止電流は、ある程度の不適合が与
えられた場合、５ｍＡから２０ｍＡまで変わる可能性が
ある。±１アンペアの出力で、抵抗Ｒ５及びＲ６は２０
ボルトのピーク電圧を発生する。これに関し、抵抗Ｒ
５、Ｒ６が５０ボルトピークを発生する図１の元の回路
例で改良がなされているが、未だ十分ではない。
がない場合、特に、通常の製品変動との間で接合電圧の
不適合が生じる可能性がある。この不適合は、±１００
ｍＶのオーダーである場合があり、良好な再現性と適度
な熱的安定性のため抵抗Ｒ１及びＲ４の両端に少なくと
も２００ｍＶの静止直流電圧を必要とするので実質的で
ある。従って、抵抗Ｒ５及びＲ６は、設計の中心静止コ
レクタ電流が１０ｍＡの場合、２０オームであることが
必要である。更に、静止電流は、ある程度の不適合が与
えられた場合、５ｍＡから２０ｍＡまで変わる可能性が
ある。±１アンペアの出力で、抵抗Ｒ５及びＲ６は２０
ボルトのピーク電圧を発生する。これに関し、抵抗Ｒ
５、Ｒ６が５０ボルトピークを発生する図１の元の回路
例で改良がなされているが、未だ十分ではない。
【００１３】
【発明が解決しようとする課題】図２の回路には、プッ
シュプルエミッタフォロワーの出力段を有する従来のオ
ーディオドライバが示されている。エミッタフォロワー
として構成されているにも係わらず、この回路には、小
さい静止バイアスと、バイアスの安定性と、接合電圧の
適合と、相対的な効率の悪さと、又は、最適に満たない
出力ドライブ電圧性能とを持続する問題に関し、上記と
同様の制限がある。
シュプルエミッタフォロワーの出力段を有する従来のオ
ーディオドライバが示されている。エミッタフォロワー
として構成されているにも係わらず、この回路には、小
さい静止バイアスと、バイアスの安定性と、接合電圧の
適合と、相対的な効率の悪さと、又は、最適に満たない
出力ドライブ電圧性能とを持続する問題に関し、上記と
同様の制限がある。
【００１４】従って、小さく、かつ、安定な静止バイア
スを維持する要求と、高いピーク出力の要求の間の衝突
を解決することにより利点が得られる。この解決策は、
図１及び２の従来の回路の限定された構成部品の仕様、
熱的接続配置、高電力抵抗又は他の欠点に依存しないこ
とが好ましい。
スを維持する要求と、高いピーク出力の要求の間の衝突
を解決することにより利点が得られる。この解決策は、
図１及び２の従来の回路の限定された構成部品の仕様、
熱的接続配置、高電力抵抗又は他の欠点に依存しないこ
とが好ましい。
【００１５】
【課題を解決するための手段】本発明によれば、上記解
決策は、ドライブトランジスタのエミッタと直列にある
ダイオードのような非線形素子を用いて実現される。か
かる回路は、ダイオードがかなり大きい抵抗を有する静
止状態において、ダイオードの両端に小さい順方向電
圧、即ち、完全に導通性のダイオードの電圧降下より僅
かに小さい電圧だけを定めるようバイアスされる。ピー
ク負荷のとき、ダイオードの抵抗は小さくなるので、小
さい静止電流と高いピークドライブ電圧の両方が実現さ
れる。
決策は、ドライブトランジスタのエミッタと直列にある
ダイオードのような非線形素子を用いて実現される。か
かる回路は、ダイオードがかなり大きい抵抗を有する静
止状態において、ダイオードの両端に小さい順方向電
圧、即ち、完全に導通性のダイオードの電圧降下より僅
かに小さい電圧だけを定めるようバイアスされる。ピー
ク負荷のとき、ダイオードの抵抗は小さくなるので、小
さい静止電流と高いピークドライブ電圧の両方が実現さ
れる。
【００１６】本発明の配置によれば、好ましくは、相補
形プッシュプルドライバ段の各々の側の静止電流の引出
しは、非線形素子、特に、上記段のトランジスタのエミ
ッタ−コレクタ接合と直列のダイオードを設けることに
より減少させられる。ダイオードは、静止電流状態でダ
イオードが順方向の導通電圧よりも僅かに低く順方向に
バイアスされようバイアスされている、。ダイオード
は、静止条件では、静止電流の散逸を最小限に抑える大
きい抵抗を有することが効果的である。ダイオードは、
ピーク電流条件で、小さい電圧降下を伴うかなり小さい
抵抗を示し、これによって、ピーク電流の際、利用可能
な電圧の中のより大きい割合を負荷に供給する。ドライ
バ段は、静止電流に対するピーク電流の非常に良好な割
合を発生する。
形プッシュプルドライバ段の各々の側の静止電流の引出
しは、非線形素子、特に、上記段のトランジスタのエミ
ッタ−コレクタ接合と直列のダイオードを設けることに
より減少させられる。ダイオードは、静止電流状態でダ
イオードが順方向の導通電圧よりも僅かに低く順方向に
バイアスされようバイアスされている、。ダイオード
は、静止条件では、静止電流の散逸を最小限に抑える大
きい抵抗を有することが効果的である。ダイオードは、
ピーク電流条件で、小さい電圧降下を伴うかなり小さい
抵抗を示し、これによって、ピーク電流の際、利用可能
な電圧の中のより大きい割合を負荷に供給する。ドライ
バ段は、静止電流に対するピーク電流の非常に良好な割
合を発生する。
【００１７】本発明の配置によるビーム走査速度変調
（ＢＳＶＭ）ドライバ回路は：プッシュプル構成で接続
され、ビデオ帯域幅を有するビーム走査速度変調信号を
受けるため接続された夫々の信号入力電極と、相互に接
続され、かつ、ビーム走査速度変調コイルに接続された
夫々の対応する電極と、夫々の主導通パスとを有する第
１及び第２のトランジスタと；上記トランジスタの上記
主導通パスに接続され、閾値電圧に依存して導通状態と
実質的に非導通状態をとる非線形装置を有し、上記第１
及び第２のトランジスタが静止状態にあるとき上記閾値
電圧に略等しい夫々のバイアス閾値を設定する夫々のバ
イアス回路とからなる。
（ＢＳＶＭ）ドライバ回路は：プッシュプル構成で接続
され、ビデオ帯域幅を有するビーム走査速度変調信号を
受けるため接続された夫々の信号入力電極と、相互に接
続され、かつ、ビーム走査速度変調コイルに接続された
夫々の対応する電極と、夫々の主導通パスとを有する第
１及び第２のトランジスタと；上記トランジスタの上記
主導通パスに接続され、閾値電圧に依存して導通状態と
実質的に非導通状態をとる非線形装置を有し、上記第１
及び第２のトランジスタが静止状態にあるとき上記閾値
電圧に略等しい夫々のバイアス閾値を設定する夫々のバ
イアス回路とからなる。
【００１８】本発明の他の配置によるドライバ回路は：
プッシュプル構成で接続され、ビデオ帯域幅を有するビ
ーム走査速度変調信号を受けるため接続された夫々の信
号入力電極と、相互に接続され、かつ、ビーム走査速度
変調コイルに接続された夫々の対応する電極と、夫々の
主導通パスとを有する第１及び第２のトランジスタと；
上記トランジスタの上記主導通パスに接続され、閾値電
圧に依存して導通状態と実質的に非導通状態とをとる非
線形装置を有し、上記非線形装置が静止状態の上記第１
及び第２のランジスタの主導通パスを実質的に制限し、
上記トランジスタのピークドライブ電圧を制限する傾向
のある電圧降下を実質的に生じることなく、ピーク信号
電流を送るよう夫々のバイアス閾値を設定する夫々のバ
イアス回路とからなる。
プッシュプル構成で接続され、ビデオ帯域幅を有するビ
ーム走査速度変調信号を受けるため接続された夫々の信
号入力電極と、相互に接続され、かつ、ビーム走査速度
変調コイルに接続された夫々の対応する電極と、夫々の
主導通パスとを有する第１及び第２のトランジスタと；
上記トランジスタの上記主導通パスに接続され、閾値電
圧に依存して導通状態と実質的に非導通状態とをとる非
線形装置を有し、上記非線形装置が静止状態の上記第１
及び第２のランジスタの主導通パスを実質的に制限し、
上記トランジスタのピークドライブ電圧を制限する傾向
のある電圧降下を実質的に生じることなく、ピーク信号
電流を送るよう夫々のバイアス閾値を設定する夫々のバ
イアス回路とからなる。
【００１９】上記バイアス閾値は、上記第１及び第２の
トランジスタが静止状態にあるとき、上記閾値電圧に略
一致する。本発明の更なる配置によるドライバ回路は：
プッシュプル構成で接続され、入力信号に接続された夫
々の信号入力端子と、相互に接続され、かつ、負荷に接
続された夫々の対応する電極と、夫々の主導通パスとを
有する第１及び第２のトランジスタと；夫々の上記主導
通パスに接続され、各々の両端間の閾値電圧に依存して
導通及び実質的に非導通状態をとる非線形導通装置と；
上記第１及び第２のトランジスタが静止状態にあると
き、上記閾値電圧に略等しい夫々のバイアス閾値を設定
する上記非線形装置用の夫々のバイアス回路とからな
る。
トランジスタが静止状態にあるとき、上記閾値電圧に略
一致する。本発明の更なる配置によるドライバ回路は：
プッシュプル構成で接続され、入力信号に接続された夫
々の信号入力端子と、相互に接続され、かつ、負荷に接
続された夫々の対応する電極と、夫々の主導通パスとを
有する第１及び第２のトランジスタと；夫々の上記主導
通パスに接続され、各々の両端間の閾値電圧に依存して
導通及び実質的に非導通状態をとる非線形導通装置と；
上記第１及び第２のトランジスタが静止状態にあると
き、上記閾値電圧に略等しい夫々のバイアス閾値を設定
する上記非線形装置用の夫々のバイアス回路とからな
る。
【００２０】上記各実施例において、各非線形装置は、
上記主導通パスの一つと直列に接続されたダイオードか
らなる場合がある。第１の抵抗は、上記各ダイオードと
並列に接続され、第２の抵抗は上記ダイオードと直列に
接続されてもよい。本発明の他の配置によるドライバ回
路は、静止信号レベルとピーク信号レベルの間で変わる
入力信号を供給する手段と；電源と上記入力信号供給手
段とに接続され、上記入力信号に従って導通するよう配
置されているトランジスタと；上記トランジスタのエミ
ッタと直列に接続され、上記トランジスタが上記静止信
号レベルで導通しているとき、より大きい抵抗を有し、
上記トランジスタが上記ピーク信号レベルで導通してい
るとき、より小さい抵抗を有するダイオードと；上記ダ
イオードの順方向バイアス導通電圧よりも小さいバイア
ス電圧を上記静止信号レベルで上記ダイオードの両端に
維持する、上記ダイオードと並列の第１の抵抗及び上記
ダイオードと直列の第２の抵抗と；上記第１の抵抗と並
列に接続されたキャパシタとからなる。
上記主導通パスの一つと直列に接続されたダイオードか
らなる場合がある。第１の抵抗は、上記各ダイオードと
並列に接続され、第２の抵抗は上記ダイオードと直列に
接続されてもよい。本発明の他の配置によるドライバ回
路は、静止信号レベルとピーク信号レベルの間で変わる
入力信号を供給する手段と；電源と上記入力信号供給手
段とに接続され、上記入力信号に従って導通するよう配
置されているトランジスタと；上記トランジスタのエミ
ッタと直列に接続され、上記トランジスタが上記静止信
号レベルで導通しているとき、より大きい抵抗を有し、
上記トランジスタが上記ピーク信号レベルで導通してい
るとき、より小さい抵抗を有するダイオードと；上記ダ
イオードの順方向バイアス導通電圧よりも小さいバイア
ス電圧を上記静止信号レベルで上記ダイオードの両端に
維持する、上記ダイオードと並列の第１の抵抗及び上記
ダイオードと直列の第２の抵抗と；上記第１の抵抗と並
列に接続されたキャパシタとからなる。
【００２１】上記全ての実施例において、各非線形装置
は、上記閾値レベルでバイアスされたとき、かなり大き
い方の抵抗を示し、上記夫々のトランジスタが上記非線
形装置を介して導通しているとき、かなり小さい方の抵
抗を示す。上記全ての実施例において、第１及び第２の
トランジスタは相補形トランジスタでも構わない。
は、上記閾値レベルでバイアスされたとき、かなり大き
い方の抵抗を示し、上記夫々のトランジスタが上記非線
形装置を介して導通しているとき、かなり小さい方の抵
抗を示す。上記全ての実施例において、第１及び第２の
トランジスタは相補形トランジスタでも構わない。
【００２２】
【発明の実施の形態】図３及び４には、ダイオードＣＲ
３は、出力トランジスタＱ１のエミッタと直列に接続さ
れた本発明によるドライバ段の二つの異なる形態が示さ
れ、同一参照符号が対応する回路素子を識別するため使
用されている。図３及び４に示された回路は、一つの出
力トランジスタをバイアスするための回路を詳細に表わ
し、図５及び６に示したような相補形プッシュプルトラ
ンジスタ配置のための相補的な方式で繰り返すことが可
能である。
３は、出力トランジスタＱ１のエミッタと直列に接続さ
れた本発明によるドライバ段の二つの異なる形態が示さ
れ、同一参照符号が対応する回路素子を識別するため使
用されている。図３及び４に示された回路は、一つの出
力トランジスタをバイアスするための回路を詳細に表わ
し、図５及び６に示したような相補形プッシュプルトラ
ンジスタ配置のための相補的な方式で繰り返すことが可
能である。
【００２３】例示された本発明の各実施例において、バ
イアス回路１はトランジスタＱ１と関係があり、バイア
ス回路２はトランジスタＱ２と関係がある。図示した各
バイアス回路には、例えば、ダイオードのような非線形
装置と、非線形装置と直列の第１の抵抗と、非線形装置
と並列の第２の抵抗と、非線形装置と並列のキャパシタ
がある。図３、５及び６では、キャパシタは更に第２の
抵抗と並列にある。
イアス回路１はトランジスタＱ１と関係があり、バイア
ス回路２はトランジスタＱ２と関係がある。図示した各
バイアス回路には、例えば、ダイオードのような非線形
装置と、非線形装置と直列の第１の抵抗と、非線形装置
と並列の第２の抵抗と、非線形装置と並列のキャパシタ
がある。図３、５及び６では、キャパシタは更に第２の
抵抗と並列にある。
【００２４】図３に示しているように、非線形回路又は
素子ＣＲ３は、出力トランジスタＱ１のエミッタと直列
に配置され、静止バイアス条件中に見られるように低い
方の電流レベルでかなり大きい方の抵抗を、ピーク信号
条件中に見られるように高い方の電流に対しかなり低い
方の抵抗を有することを特徴とする。この特徴は素子Ｃ
Ｒ３のバイアス条件によって実現される。出力トランジ
スタＱ１のバイアス条件は、最小静止電流が、例えば、
１０ｍＡで維持されるように抵抗値の選択によって決め
られる。しかし、静止電流レベルで、非線形素子、即
ち、ダイオードＣＲ１の両端の電圧は、ピーク電流レベ
ルで導通するときダイオードＣＲ１の両端に生じる約
０．７ボルトの順方向にバイアスされた導通ダイオード
の降下よりも僅かに下で維持される。従って、ダイオー
ドＣＲ１の抵抗は、静止電流レベルで大きい方にあり、
ピーク電流レベルで低い方にある。
素子ＣＲ３は、出力トランジスタＱ１のエミッタと直列
に配置され、静止バイアス条件中に見られるように低い
方の電流レベルでかなり大きい方の抵抗を、ピーク信号
条件中に見られるように高い方の電流に対しかなり低い
方の抵抗を有することを特徴とする。この特徴は素子Ｃ
Ｒ３のバイアス条件によって実現される。出力トランジ
スタＱ１のバイアス条件は、最小静止電流が、例えば、
１０ｍＡで維持されるように抵抗値の選択によって決め
られる。しかし、静止電流レベルで、非線形素子、即
ち、ダイオードＣＲ１の両端の電圧は、ピーク電流レベ
ルで導通するときダイオードＣＲ１の両端に生じる約
０．７ボルトの順方向にバイアスされた導通ダイオード
の降下よりも僅かに下で維持される。従って、ダイオー
ドＣＲ１の抵抗は、静止電流レベルで大きい方にあり、
ピーク電流レベルで低い方にある。
【００２５】例えば、抵抗Ｒ７の値を４７オームとし、
抵抗Ｒ５の値を４．７オームとすることが可能である。
良好な低信号レベル応答を得るため適当な１０ｍＡの最
小静止電流レベルを保つため、トランジスタＱ１のエミ
ッタの電圧は０．５１７ボルトである。トランジスタＱ
１のベース−エミッタ電圧の誤差の許容値が±１００ｍ
Ｖである最悪の場合、静止電流は略±２ｍＡだけ変化す
るに過ぎない。
抵抗Ｒ５の値を４．７オームとすることが可能である。
良好な低信号レベル応答を得るため適当な１０ｍＡの最
小静止電流レベルを保つため、トランジスタＱ１のエミ
ッタの電圧は０．５１７ボルトである。トランジスタＱ
１のベース−エミッタ電圧の誤差の許容値が±１００ｍ
Ｖである最悪の場合、静止電流は略±２ｍＡだけ変化す
るに過ぎない。
【００２６】上記回路内のダイオードＣＲ１の目的は、
実質的な電圧降下を生じることなくピーク信号を伝達
し、負荷、例えば、テレビジョン又は同様の表示手段の
走査速度変調コイルの両端のピーク電圧出力を減少させ
ることである。抵抗Ｒ５、Ｒ７の値は、上記段の静止条
件でダイオードＣＲ１の重要な導通はないが、ダイオー
ドＣＲ１の両端の電圧はダイオードの順方向にバイアス
された接合の電圧に適度に近くなるよう選択される。
実質的な電圧降下を生じることなくピーク信号を伝達
し、負荷、例えば、テレビジョン又は同様の表示手段の
走査速度変調コイルの両端のピーク電圧出力を減少させ
ることである。抵抗Ｒ５、Ｒ７の値は、上記段の静止条
件でダイオードＣＲ１の重要な導通はないが、ダイオー
ドＣＲ１の両端の電圧はダイオードの順方向にバイアス
された接合の電圧に適度に近くなるよう選択される。
【００２７】トランジスタＱ１のエミッタと直列、か
つ、ダイオードＣＲ３と並列のキャパシタＣ４は、高周
波（交流）エミッタ電流を伝達するため機能する。ダイ
オードＣＲ３が存在しない場合、大きい信号電流は、ト
ランジスタＱ１のエミッタ電流のデューティサイクルを
著しく低減させ、図５及び６に示されたようなプッシュ
プル配置に有意な量の「クロスオーバ」歪みを生じさせ
る新しい直流条件まで、キャパシタＣ４を充電する。こ
のような歪みは平均交流信号振幅が増加するにつれて増
大する。ダイオードＣＲ３は高い平均信号電流でキャパ
シタＣ４上の電圧をクランプするよう機能する。
つ、ダイオードＣＲ３と並列のキャパシタＣ４は、高周
波（交流）エミッタ電流を伝達するため機能する。ダイ
オードＣＲ３が存在しない場合、大きい信号電流は、ト
ランジスタＱ１のエミッタ電流のデューティサイクルを
著しく低減させ、図５及び６に示されたようなプッシュ
プル配置に有意な量の「クロスオーバ」歪みを生じさせ
る新しい直流条件まで、キャパシタＣ４を充電する。こ
のような歪みは平均交流信号振幅が増加するにつれて増
大する。ダイオードＣＲ３は高い平均信号電流でキャパ
シタＣ４上の電圧をクランプするよう機能する。
【００２８】ダイオードＣＲ３の両端の導通接合電圧は
ダイオードＣＲ３の両端の静止電圧と正確には一致しな
いので、図示した回路はクロスオーバ歪みを完全には除
去しない。これは、ダイオードＣＲ３の両端の接合電圧
の適度な許容度と、環境温度変化と、ダイオードの電圧
／電流条件の特性とに起因している。しかし、本発明に
よれば、歪みは最小限に抑えられ、ダイオードＣＲ３が
省かれた場合よりも遙かに小さい。クロスオーバ歪み
は、例えば、全体的なフィードバック技術を使用する通
常の技術と、より厳密に出力を制御するための入力誤差
増幅器（図示せず）とを用いて更に低減される。
ダイオードＣＲ３の両端の静止電圧と正確には一致しな
いので、図示した回路はクロスオーバ歪みを完全には除
去しない。これは、ダイオードＣＲ３の両端の接合電圧
の適度な許容度と、環境温度変化と、ダイオードの電圧
／電流条件の特性とに起因している。しかし、本発明に
よれば、歪みは最小限に抑えられ、ダイオードＣＲ３が
省かれた場合よりも遙かに小さい。クロスオーバ歪み
は、例えば、全体的なフィードバック技術を使用する通
常の技術と、より厳密に出力を制御するための入力誤差
増幅器（図示せず）とを用いて更に低減される。
【００２９】ダイオードＣＲ３のような典型的なシリコ
ン整流器は、約０．４乃至０．５ボルトがダイオード両
端の静止電圧として最適である。この電圧は十分に低い
ので、適度な環境温度でのトランジスタＱ１のバイアス
の良好な安定性が得られ、かつ、ダイオードＣＲ３がト
ランジスタＱ１の静止コレクタ電流を増加させる実質的
な静止電流を導通させるのを防止する。更に、ダイオー
ドＣＲ３上の０．４乃至０．５ボルトの静止バイアス
は、ダイオードの導通電圧にも近いので、ダイオードＣ
Ｒ３を介して高い信号電流を導通させるのに十分な大き
さがある。
ン整流器は、約０．４乃至０．５ボルトがダイオード両
端の静止電圧として最適である。この電圧は十分に低い
ので、適度な環境温度でのトランジスタＱ１のバイアス
の良好な安定性が得られ、かつ、ダイオードＣＲ３がト
ランジスタＱ１の静止コレクタ電流を増加させる実質的
な静止電流を導通させるのを防止する。更に、ダイオー
ドＣＲ３上の０．４乃至０．５ボルトの静止バイアス
は、ダイオードの導通電圧にも近いので、ダイオードＣ
Ｒ３を介して高い信号電流を導通させるのに十分な大き
さがある。
【００３０】図３及び４には二つの他の構成が示され、
その各構成は図５及び６に示したプッシュプル配置に使
用することができる。何れの場合でも、ダイオードＣＲ
３（及び図５と６におけるダイオードＣＲ４）は、夫々
の出力トランジスタＱ１（及びＱ２）と直列である。電
流は直列抵抗Ｒ５を介してダイオードに接続される。図
３及び５の抵抗Ｒ７は、静止電流レベルで実質的に非導
通のダイオードＣＲ３の両端の電圧を決める分圧器を形
成し；図４及び６において、この電圧は抵抗Ｒ８の値に
よって実質的に定められる。
その各構成は図５及び６に示したプッシュプル配置に使
用することができる。何れの場合でも、ダイオードＣＲ
３（及び図５と６におけるダイオードＣＲ４）は、夫々
の出力トランジスタＱ１（及びＱ２）と直列である。電
流は直列抵抗Ｒ５を介してダイオードに接続される。図
３及び５の抵抗Ｒ７は、静止電流レベルで実質的に非導
通のダイオードＣＲ３の両端の電圧を決める分圧器を形
成し；図４及び６において、この電圧は抵抗Ｒ８の値に
よって実質的に定められる。
【００３１】図５及び６に示したように、図３及び４の
ドライバ段は、プッシュプル出力段に直接適用し得る。
従って、入力信号ＶａｃはキャパシタＣ１、Ｃ２によっ
て相補ＮＰＮ形及びＰＮＰ形トランジスタＱ１、Ｑ２に
交流結合されている。ダイオードＣＲ３及びＣＲ４は、
静止電流レベルで実質的に導通しないように夫々の直列
及び並列抵抗Ｒ５、Ｒ７又はＲ６、Ｒ９によって各々バ
イアスされている。大きい電流のとき、導通は直列接続
されたダイオードＣＲ３、ＣＲ４及び抵抗Ｒ５、Ｒ６の
夫々を介している。図５において、トランジスタＱ１、
Ｑ２のベースは、抵抗Ｒ１、Ｒ２又はＲ３、Ｒ４によっ
てキャパシタＣ３に接続されている。キャパシタＣ３
は、負荷と直列にあり、トランジスタＱ１が導通すると
き負荷を介して放電され、一般的に電源電圧Ｖｄｃの約
半分の平均電圧を維持する。図６において、抵抗Ｒ２と
Ｒ３は、トラジスタのベースと負荷の間に接続され、同
様の効果が得られる。
ドライバ段は、プッシュプル出力段に直接適用し得る。
従って、入力信号ＶａｃはキャパシタＣ１、Ｃ２によっ
て相補ＮＰＮ形及びＰＮＰ形トランジスタＱ１、Ｑ２に
交流結合されている。ダイオードＣＲ３及びＣＲ４は、
静止電流レベルで実質的に導通しないように夫々の直列
及び並列抵抗Ｒ５、Ｒ７又はＲ６、Ｒ９によって各々バ
イアスされている。大きい電流のとき、導通は直列接続
されたダイオードＣＲ３、ＣＲ４及び抵抗Ｒ５、Ｒ６の
夫々を介している。図５において、トランジスタＱ１、
Ｑ２のベースは、抵抗Ｒ１、Ｒ２又はＲ３、Ｒ４によっ
てキャパシタＣ３に接続されている。キャパシタＣ３
は、負荷と直列にあり、トランジスタＱ１が導通すると
き負荷を介して放電され、一般的に電源電圧Ｖｄｃの約
半分の平均電圧を維持する。図６において、抵抗Ｒ２と
Ｒ３は、トラジスタのベースと負荷の間に接続され、同
様の効果が得られる。
【００３２】図７には本発明によるドライバ段が示さ
れ、特定の構成部品の値と対応する静止電流レベルが記
入されている。かかる実施例は、上記の如く、プッシュ
プル相補形の構成で配置することが可能である。図２に
示した従来のオーディオ増幅器の構成のように、プッシ
ュプルトランジスタのエミッタが互いに接続され、か
つ、負荷に接続されたプッシュプル増幅器に図３乃至７
に示した本発明を利用し得ることは当業者によって認め
られるであろう。
れ、特定の構成部品の値と対応する静止電流レベルが記
入されている。かかる実施例は、上記の如く、プッシュ
プル相補形の構成で配置することが可能である。図２に
示した従来のオーディオ増幅器の構成のように、プッシ
ュプルトランジスタのエミッタが互いに接続され、か
つ、負荷に接続されたプッシュプル増幅器に図３乃至７
に示した本発明を利用し得ることは当業者によって認め
られるであろう。
【００３３】
【発明の効果】本発明によれば、低電流レベルでプッシ
ュプル段に良好な程度のバイアス安定性が得られ、ピー
ク信号電流に対し良好な電力効率が得られる。本発明
は、走査速度変調コイルドライバと、ピーク電流が静止
バイアス電流よりも非常に大きい他のドライバに対し特
に利点がある。クロスオーバ歪みは、全てではないが、
ＳＶＭドライバのような多数の応用に認められ、全体的
なフィードバックの利用と、ドライバ段による入力信号
のより正確な追従を生じさせる誤差増幅器とによって著
しく低減させることが可能である。更に、バイアス回路
は、安定な小さい静止コレクタ電流バイアスと、高い電
気的効率又は高い電力ドライブ性能が望まれる、例え
ば、オーディオ増幅器のドライバ段又は他の電圧出力段
のような別のドライバのエミッタ回路に適用することが
可能である。
ュプル段に良好な程度のバイアス安定性が得られ、ピー
ク信号電流に対し良好な電力効率が得られる。本発明
は、走査速度変調コイルドライバと、ピーク電流が静止
バイアス電流よりも非常に大きい他のドライバに対し特
に利点がある。クロスオーバ歪みは、全てではないが、
ＳＶＭドライバのような多数の応用に認められ、全体的
なフィードバックの利用と、ドライバ段による入力信号
のより正確な追従を生じさせる誤差増幅器とによって著
しく低減させることが可能である。更に、バイアス回路
は、安定な小さい静止コレクタ電流バイアスと、高い電
気的効率又は高い電力ドライブ性能が望まれる、例え
ば、オーディオ増幅器のドライバ段又は他の電圧出力段
のような別のドライバのエミッタ回路に適用することが
可能である。
【図１】従来技術のプッシュプルドライバ回路の概略図
である。
である。
【図２】従来技術のプッシュプルエミッタフォロワーと
して構成されたドライバ回路の概略図である。
して構成されたドライバ回路の概略図である。
【図３】本発明の一実施例のドライバ段バイアス回路の
概要図である。
概要図である。
【図４】本発明の他の実施例のバイアス回路の概要図で
ある。
ある。
【図５】図３に対応し、プッシュプルドライバとして構
成された本発明の更なる実施例である。
成された本発明の更なる実施例である。
【図６】図４に対応し、プッシュプルドライバとして構
成された本発明の更なる実施例である。
成された本発明の更なる実施例である。
【図７】構成要素の値と、得られた電流レベル及び電圧
降下と共に図４に従う実際的な実施例を示す概要図であ
る。
降下と共に図４に従う実際的な実施例を示す概要図であ
る。
２０ 走査速度変調（ＳＶＭ）コイル Ｃ１，Ｃ２，Ｃ３，Ｃ４ キャパシタ ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４ ダイオード Ｑ１，Ｑ２ トランジスタ Ｒ１，．．．，Ｒ６，Ｒ７，Ｒ８ 抵抗 Ｖａｃ 交流入力信号 Ｖｄｃ 直流電源
Claims (4)
- 【請求項１】 プッシュプル構成で接続され、ビデオ帯
域幅を有するビーム走査速度変調信号を受けるため接続
された夫々の信号入力電極と、相互に接続され、かつ、
ビーム走査速度変調コイルに接続された夫々の対応する
電極と、夫々の主導通パスとを有する第１及び第２のト
ランジスタと；該トランジスタの該主導通パスに接続さ
れ、閾値電圧に依存して導通状態と実質的に非導通状態
をとる非線形装置を有し、該第１及び第２のトランジス
タが静止状態にあるとき該閾値電圧に略等しい夫々のバ
イアス閾値を設定する夫々のバイアス回路とからなる、
ビーム走査速度変調ドライバ回路。 - 【請求項２】 プッシュプル構成で接続され、ビデオ帯
域幅を有するビーム走査速度変調信号を受けるため接続
された夫々の信号入力電極と、相互に接続され、かつ、
ビーム走査速度変調コイルに接続された夫々の対応する
電極と、夫々の主導通パスとを有する第１及び第２のト
ランジスタと；該トランジスタの該主導通パスに接続さ
れ、閾値電圧に依存して導通状態と実質的に非導通状態
をとる非線形装置を有し、該非線形装置が静止状態の該
第１及び第２のランジスタの主導通パスを実質的に制限
し、該トランジスタのピークドライブ電圧を制限する傾
向のある電圧降下を実質的に生じることなく、ピーク信
号電流を送るよう夫々のバイアス閾値を設定する夫々の
バイアス回路とからなる、ビーム走査速度変調ドライバ
回路。 - 【請求項３】 プッシュプル構成で接続され、入力信号
に接続された夫々の信号入力端子と、相互に接続され、
かつ、負荷に接続された夫々の対応する電極と、夫々の
主導通パスとを有する第１及び第２のトランジスタと；
夫々の該主導通パスに接続され、各々の両端間の閾値電
圧に依存して導通及び実質的に非導通状態をとる非線形
導通装置と；該第１及び第２のトランジスタが静止状態
にあるとき、該閾値電圧に略等しい夫々のバイアス閾値
を設定する該非線形装置用の夫々のバイアス回路とから
なる、ドライバ回路。 - 【請求項４】 静止信号レベルとピーク信号レベルの間
で変わる入力信号を供給する手段と；電源と上記入力信
号供給手段とに接続され、上記入力信号に従って導通す
るよう配置されているトランジスタと；上記トランジス
タのエミッタと直列に接続され、上記トランジスタが上
記静止信号レベルで導通しているとき、より大きい抵抗
を有し、上記トランジスタが上記ピーク信号レベルで導
通しているとき、より小さい抵抗を有するダイオード
と；上記ダイオードの順方向バイアス導通電圧よりも小
さいバイアス電圧を上記静止信号レベルで上記ダイオー
ドの両端に維持する、上記ダイオードと並列の第１の抵
抗及び上記ダイオードと直列の第２の抵抗と；上記第１
の抵抗と並列に接続されたキャパシタとからなるドライ
バ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US366295 | 1994-12-28 | ||
| US08/366,295 US5534810A (en) | 1994-12-28 | 1994-12-28 | Power stage bias circuit with improved efficiency and stability |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08294018A true JPH08294018A (ja) | 1996-11-05 |
| JP4064475B2 JP4064475B2 (ja) | 2008-03-19 |
Family
ID=23442449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33543995A Expired - Fee Related JP4064475B2 (ja) | 1994-12-28 | 1995-12-22 | 電源段バイアス回路の効率と安定性が改良されたドライバ回路 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5534810A (ja) |
| EP (1) | EP0720354B1 (ja) |
| JP (1) | JP4064475B2 (ja) |
| KR (1) | KR100405223B1 (ja) |
| CN (1) | CN1132434A (ja) |
| AU (1) | AU693293B2 (ja) |
| DE (1) | DE69521981T2 (ja) |
| MY (1) | MY114411A (ja) |
| PT (1) | PT720354E (ja) |
| SG (1) | SG41965A1 (ja) |
| TW (1) | TW421911B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19628131C2 (de) * | 1996-07-12 | 2003-07-17 | Semikron Elektronik Gmbh | Gatespannungsbegrenzung für eine Schaltungsanordnung |
| US6054898A (en) * | 1996-08-30 | 2000-04-25 | Kabushiki Kaisha Kenwood | Semiconductor device having SEPP connected NPN and PNP transistors |
| FR2813439B1 (fr) * | 2000-08-30 | 2003-01-31 | St Microelectronics Sa | Circuit integre muni d'une protection contre les decharges electrostatiques |
| US6703883B2 (en) * | 2001-03-29 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Low current clock sensor |
| US7750687B2 (en) * | 2006-10-11 | 2010-07-06 | Infineon Technologies Ag | Circuit arrangement comprising a level shifter and method |
| CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发（上海）有限公司 | 用于高频信号的功效推挽式缓冲电路、系统和方法 |
| US8149023B2 (en) | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
| US8415988B2 (en) * | 2010-07-29 | 2013-04-09 | Truesense Imaging, Inc. | Clock driver for a capacitance clock input |
| CN103048852A (zh) * | 2012-12-14 | 2013-04-17 | 广东安居宝数码科技股份有限公司 | 移动滤光片切换驱动电路 |
| EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
| JP6509621B2 (ja) * | 2015-04-22 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI692203B (zh) * | 2017-05-26 | 2020-04-21 | 新唐科技股份有限公司 | 位準轉換電路 |
| EP3662533B1 (en) * | 2017-08-02 | 2023-05-03 | KYOCERA AVX Components Corporation | Transmission line bias resistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072300A (en) * | 1990-08-02 | 1991-12-10 | Thomson Consumer Electronics, Inc. | Beam scan velocity modulation apparatus with disabling circuit |
| GB9205295D0 (en) * | 1992-03-11 | 1992-04-22 | Jones Keith | Controlling amplifiers |
-
1994
- 1994-12-28 US US08/366,295 patent/US5534810A/en not_active Expired - Lifetime
-
1995
- 1995-04-10 TW TW084103448A patent/TW421911B/zh not_active IP Right Cessation
- 1995-12-19 DE DE69521981T patent/DE69521981T2/de not_active Expired - Fee Related
- 1995-12-19 EP EP95120071A patent/EP0720354B1/en not_active Expired - Lifetime
- 1995-12-19 PT PT95120071T patent/PT720354E/pt unknown
- 1995-12-22 JP JP33543995A patent/JP4064475B2/ja not_active Expired - Fee Related
- 1995-12-22 MY MYPI95004071A patent/MY114411A/en unknown
- 1995-12-22 SG SG1995002292A patent/SG41965A1/en unknown
- 1995-12-27 CN CN95119091A patent/CN1132434A/zh active Pending
- 1995-12-28 AU AU40741/95A patent/AU693293B2/en not_active Ceased
- 1995-12-28 KR KR1019950060993A patent/KR100405223B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG41965A1 (en) | 1997-08-15 |
| TW421911B (en) | 2001-02-11 |
| AU4074195A (en) | 1996-07-04 |
| DE69521981T2 (de) | 2001-11-15 |
| KR960028191A (ko) | 1996-07-22 |
| EP0720354B1 (en) | 2001-08-01 |
| CN1132434A (zh) | 1996-10-02 |
| EP0720354A2 (en) | 1996-07-03 |
| PT720354E (pt) | 2002-01-30 |
| DE69521981D1 (de) | 2001-09-06 |
| KR100405223B1 (ko) | 2004-02-25 |
| AU693293B2 (en) | 1998-06-25 |
| EP0720354A3 (en) | 1998-12-09 |
| MY114411A (en) | 2002-10-31 |
| JP4064475B2 (ja) | 2008-03-19 |
| US5534810A (en) | 1996-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2425668C (en) | Multiple-voltage supply power amplifier with dynamic headroom control | |
| JP4064475B2 (ja) | 電源段バイアス回路の効率と安定性が改良されたドライバ回路 | |
| US3979641A (en) | Vertical deflection output circuitry for television receiver | |
| US6236273B1 (en) | High efficiency power amplifier | |
| US4401954A (en) | Power amplifier | |
| JP3263418B2 (ja) | 電源回路 | |
| JPH02226872A (ja) | 双対電源出力増幅器 | |
| US5157347A (en) | Switching bridge amplifier | |
| KR100417661B1 (ko) | 키네스코프구동장치 | |
| US4205273A (en) | Pulse signal amplifier | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JP3847628B2 (ja) | 低電圧駆動回路及び方法 | |
| US4028630A (en) | Push-pull amplifier arrangement | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| KR100474620B1 (ko) | 오프세트가낮은편향회로 | |
| US4771217A (en) | Vertical deflection circuit for a cathode-ray tube having a vertical image-position adjustment circuit | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JPH0521877A (ja) | レーザダイオードドライバ | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS6244574Y2 (ja) | ||
| US5212429A (en) | Raster position adjusting circuit | |
| JP2000106507A (ja) | 電圧増幅器 | |
| JPH04241507A (ja) | クリップ回路 | |
| JPS59140705A (ja) | 増幅回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051020 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |